專利名稱：半導(dǎo)體結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法，尤其涉及避免切割道上的 膜層在晶片切割的過程中脫層的 一種半導(dǎo)體結(jié)構(gòu)及其制作方法。
背景技術(shù)：
隨著科技的進(jìn)步，半導(dǎo)體制造伊然已成為最重要的產(chǎn)業(yè)之一，然而， 半導(dǎo)體為因應(yīng)不同的需求，其制造過程也就變得越來越復(fù)雜，因此，要制 造出高良率且低成本的芯片，也就變得越來越不容易了。
為了在半導(dǎo)體芯片制造過程中，隨時(shí)獲得工藝優(yōu)劣的信息，因此在半 導(dǎo)體芯片(chip)的周邊，也就是晶片上具有多個(gè)相互平行與垂直的切割道
(scribe line)切割道上，會(huì)特別設(shè)計(jì)多個(gè)測(cè)試鍵(test key),而這些測(cè)試鍵再經(jīng) 由測(cè)試焊墊接出并接受各種檢測(cè)，以監(jiān)控各階段工藝的優(yōu)劣。
當(dāng)晶片上的元件制作完成后， 一般會(huì)在晶片上形成一層保護(hù)層，此保 護(hù)層僅暴露出芯片上與切割道上的焊墊，以避免晶片上的元件受到外界濕 氣或其他污染物的影響。
圖1為現(xiàn)有位于切割道上一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖。請(qǐng)參照?qǐng)D1， 介電層102配置于切割道區(qū)的基底100上。介電層102中具有作為測(cè)試之 用的內(nèi)連線結(jié)構(gòu)或其他元件結(jié)構(gòu)(未繪示)，而這些內(nèi)連線結(jié)構(gòu)或其他元件結(jié) 構(gòu)與配置于介電層102上的測(cè)試焊墊104電性連接，使得測(cè)試人員可以經(jīng) 由探針或其他方式對(duì)介電層102中的內(nèi)連線結(jié)構(gòu)或其他元件結(jié)構(gòu)進(jìn)行檢測(cè)， 以隨時(shí)監(jiān)控芯片中元件的優(yōu)劣。此外，保護(hù)層106配置于介電層102上而 僅暴露出測(cè)試焊墊104，以避免元件受到外界濕氣的影響。
然而，在各種測(cè)試鍵經(jīng)過檢測(cè)之后，會(huì)利用鉆石刀具(diamond blade) 沿著晶片的切割道切割，以將晶片分割為多個(gè)芯片。由于晶片上覆蓋有多 種不同材料層，因此在晶片切割操作期間，位于切割道上的材料層，會(huì)因 彼此材料性質(zhì)有所差異，而在切割道上產(chǎn)生龜裂或脫層(delamination)的問 題，其中脫層現(xiàn)象往往會(huì)使得外界的濕氣經(jīng)由脫層處進(jìn)入芯片中，導(dǎo)致元
件的可靠度降低，或使得芯片上的元件損壞。
舉例來說，當(dāng)鉆石刀具沿著晶片的切割道切割時(shí)，測(cè)試焊墊104受到 應(yīng)力的影響而擠壓保護(hù)層106,使得保護(hù)層106產(chǎn)生脫層，進(jìn)而使得位于芯 片外圍的保護(hù)環(huán)(die seal ring)受到破壞，而外界濕氣便會(huì)藉由保護(hù)層106與 介電層102之間的交界面進(jìn)入芯片中，使芯片上的元件的可靠度降低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體結(jié)構(gòu)，可以避免在晶片切割的過程中 濕氣進(jìn)入芯片上的元件中。
本發(fā)明的另一目的是提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，可以避免切割 道上的膜層在晶片切割的過程中產(chǎn)生脫層。
本發(fā)明的再一目的是提供一種半導(dǎo)體結(jié)構(gòu)，可以避免保護(hù)環(huán)在晶片切 割的過程中損壞。
本發(fā)明的又一目的是提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，可以提高芯片 上的元件的可靠度。
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，此半導(dǎo)體結(jié)構(gòu)位于晶片的切割道區(qū)的基 底上。此半導(dǎo)體結(jié)構(gòu)包括一第一介電層、 一第一測(cè)試焊墊以及一保護(hù)層。 第一介電層配置于基底上。第一測(cè)試焊墊配置于第一介電層上。保護(hù)層配 置于第一介電層上且位于第一測(cè)試焊墊周圍，其中保護(hù)層與第一測(cè)試焊墊 的相對(duì)二側(cè)之間分別具有一個(gè)溝槽，且溝槽至少位于第一測(cè)試焊墊與切割 道區(qū)的邊界之間。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的溝槽的底部例如位于 第一介電層中。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，還可以于第一介電層與基底 之間配置有至少一個(gè)第二介電層。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，還可以于至少一個(gè)第二介電 層上配置有一第二測(cè)試焊墊，且第二測(cè)試焊墊位于第一測(cè)試焊墊下方。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的溝槽的底部例如暴露 出最鄰近基底的第二測(cè)試焊墊下的第二介電層的表面。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的溝槽的底部例如位于 最鄰近基底的第二測(cè)試焊墊下的第二介電層中。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的溝槽例如環(huán)繞第一測(cè) 試焊墊。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的溝槽例如環(huán)繞部分第 一測(cè)試焊墊。
本發(fā)明另提出 一種半導(dǎo)體結(jié)構(gòu)的制作方法，此方法是先提供一基底， 此基底具有一切割道區(qū)。然后，于基底上形成第一介電層。接著，于切割 道區(qū)的第一介電層上形成第一測(cè)試焊墊。隨后，于第一介電層上形成保護(hù) 層，并覆蓋第一測(cè)試焊墊。之后，進(jìn)行第一蝕刻工藝，移除覆蓋第一測(cè)試 焊墊的表面的保護(hù)層，暴露出第一測(cè)試焊墊以及于保護(hù)層與第一測(cè)試焊墊 的相對(duì)二側(cè)之間分別形成溝槽，且此溝槽至少位于第一測(cè)試焊墊與切割道
區(qū)的邊界之間。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第一蝕刻 工藝還可以移除部分第一介電層，使溝槽的底部位于第一介電層中。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述在形成第一 介電層之前，還可以于基底上形成至少一個(gè)第二介電層。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，還可以于切割道 區(qū)的至少一個(gè)第二介電層上形成第二測(cè)試焊墊，且第二測(cè)試焊墊位于第一 測(cè)試焊墊下方。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述在進(jìn)行第一 蝕刻工藝之后，還可以進(jìn)行第二蝕刻工藝，移除第一介電層以及部分第二 介電層，以使溝槽的底部暴露出最鄰近基底的第二測(cè)試焊墊下的第二介電 層的表面。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述在進(jìn)行第一 蝕刻工藝之后，還可以進(jìn)行第二蝕刻工藝，移除第一介電層以及部分第二 介電層，以使溝槽的底部位于最鄰近基底的第二測(cè)試焊墊下的第二介電層 中。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的溝槽例如 環(huán)繞第一測(cè)試焊墊。
依照本發(fā)明的實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的溝槽例如 環(huán)繞部分第一測(cè)試焊墊。
本發(fā)明再提出一種半導(dǎo)體結(jié)構(gòu)，此半導(dǎo)體結(jié)構(gòu)位于晶片的切割道區(qū)的
基底上。此半導(dǎo)體結(jié)構(gòu)包括一第一介電層、 一第一測(cè)試焊墊以及一保護(hù)層。 第一介電層配置于基底上。第一測(cè)試焊墊配置于第一介電層上。保護(hù)層配 置于第一介電層上且位于第一測(cè)試焊墊周圍，其中保護(hù)層與第一測(cè)試焊墊 之間具有多個(gè)溝槽，且這些溝槽至少位于第 一測(cè)試焊墊與切割道區(qū)的邊界 之間。
本發(fā)明又提出一種半導(dǎo)體結(jié)構(gòu)的制作方法，此方法是先提供一基底， 此基底具有一切割道區(qū)。然后，于基底上形成第一介電層。接著，于切割 道區(qū)的第一介電層上形成第一測(cè)試焊墊。隨后，于第一介電層上形成保護(hù) 層，并覆蓋第一測(cè)試焊墊。之后，進(jìn)行第一蝕刻工藝，移除覆蓋第一測(cè)試 焊墊的表面的部分保護(hù)層，暴露出第一測(cè)試焊墊以及于保護(hù)層與第一測(cè)試 焊墊之間形成多個(gè)溝槽，且這些溝槽至少位于第 一測(cè)試焊墊與切割道區(qū)的 邊界之間。
本發(fā)明因于測(cè)試焊墊與切割道區(qū)的邊界之間配置有溝槽，因此在晶片 切割的過程中，避免了測(cè)試焊墊因切割所產(chǎn)生的應(yīng)力導(dǎo)致旁邊的膜層(如保 護(hù)層或介電層)受到擠壓而脫層的問題，進(jìn)一步避免了外界的濕氣藉由脫層 處經(jīng)過膜層之間的交界面進(jìn)入芯片中而使元件的可靠度降低的問題。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉 優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1為現(xiàn)有位于切割道上的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖2A至圖2C為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流程剖
面圖3A為圖2C中位于切割道區(qū)的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3B為依照本發(fā)明另一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3C為依照本發(fā)明再一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3D為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3E為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3F為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3G為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖3H為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視示意圖； 圖4A至圖4C為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流 程剖面圖5為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的剖面示意圖。
主要元件符號(hào)說明
100、 200:基底
102、 202、 212:介電層
104、 204、 214:測(cè)試焊墊
106、 206:保護(hù)層
201:切割道區(qū)
203:邊界
208:圖案化光致抗蝕劑層 210、 211、 213:溝槽
具體實(shí)施例方式
圖2A至圖2C為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流程剖 面圖。首先，請(qǐng)參照?qǐng)D2A,提供基底200?；?00具有切割道區(qū)201與 元件區(qū)(未繪示)。然后，于基底200上形成介電層202。介電層202的材料 例如是低介電常數(shù)(low-k)材料。此外，在位于切割道區(qū)201的介電層202 中已形成有與元件區(qū)的介電層202中相同的內(nèi)連線結(jié)構(gòu)或其他元件結(jié)構(gòu)(未 繪示)，而這些內(nèi)連線結(jié)構(gòu)或其他元件結(jié)構(gòu)即作為測(cè)試鍵。接著，于切割道 區(qū)201的介電層202上形成測(cè)試焊墊204，而測(cè)試焊墊204與上述的內(nèi)連線 結(jié)構(gòu)或其他元件結(jié)構(gòu)電性連接，使得測(cè)試人員可以利用探針或其他方式對(duì) 切割道區(qū)201的介電層202中的測(cè)試鍵進(jìn)行檢測(cè)，以隨時(shí)監(jiān)控元件區(qū)的元 件的優(yōu)劣。測(cè)試焊墊204的材料例如為鋁，形成方法例如是先于介電層202 上形成一層焊墊材料層(未繪示)，然后再將焊墊材料層圖案化。
隨后，請(qǐng)參照?qǐng)D2B,于介電層202上形成保護(hù)層206，并覆蓋測(cè)試焊 墊204。保護(hù)層206的材料例如為氧化硅、氮化硅、氮氧化硅或一般熟知的 絕緣材料，形成方法例如為化學(xué)氣相沉積法。然后，于保護(hù)層206上形成 圖案化光致抗蝕劑層208。圖案化光致抗蝕劑層208暴露出位于測(cè)試焊墊 204上方的保護(hù)層206,以及后續(xù)形成溝槽的位置。
之后，請(qǐng)參照?qǐng)D2C，以圖案化光致抗蝕劑層208為掩模進(jìn)行蝕刻工藝，
移除覆蓋測(cè)試焊墊204的表面以及預(yù)定形成溝槽的位置的保護(hù)層206，暴露 出測(cè)試焊墊204以及于保護(hù)層206與測(cè)試焊墊204的相對(duì)二側(cè)之間分別形 成一個(gè)溝槽210,且溝槽210位于測(cè)試焊墊204與切割道區(qū)201的邊界203 之間。溝槽210暴露出介電層202的表面。然后，移除圖案化光致抗蝕劑 層208。
特別一提的是，上述形成測(cè)試焊墊204、測(cè)試鍵、介電層202以及保護(hù) 層206步驟一般是與元件區(qū)的工藝整合在一起，而不需要另外增加工藝。 此外，上述的蝕刻工藝除了移除覆蓋測(cè)試焊墊204的表面以及預(yù)定形成溝 槽的位置的保護(hù)層206之外，也同時(shí)移除覆蓋元件區(qū)的接合焊墊(bonding pad)的保護(hù)層206。
圖3A為圖2C中位于切割道區(qū)的半導(dǎo)體結(jié)構(gòu)的上視示意圖。以下將以 圖2C為例，對(duì)本發(fā)明的半導(dǎo)體結(jié)構(gòu)作說明。
請(qǐng)同時(shí)參照?qǐng)D2C與圖3A,本發(fā)明的半導(dǎo)體結(jié)構(gòu)位于切割道區(qū)201的 基底200上。此半導(dǎo)體結(jié)構(gòu)包括介電層202、測(cè)試焊墊204以及保護(hù)層206。 介電層202配置于基底200上。測(cè)試焊墊204配置于介電層202上。保護(hù) 層206配置于介電層202上且位于測(cè)試焊墊204周圍。保護(hù)層206與測(cè)試 焊墊204的相對(duì)二側(cè)之間分別具有一個(gè)溝槽210，且溝槽210位于測(cè)試焊墊 204與切割道區(qū)201的邊界203之間。在本實(shí)施例中，由于保護(hù)層206與測(cè) 試焊墊204之間具有溝槽210，且溝槽210位于測(cè)試焊墊204與切割道區(qū) 201的邊界203之間，也就是說溝槽210的延伸方向位于晶片的切割方向上， 因此當(dāng)測(cè)試焊墊204在晶片切割的過程中被切割時(shí)，由于在保護(hù)層206與 測(cè)試焊墊204之間具有溝槽210,測(cè)試焊墊204所產(chǎn)生的應(yīng)力便不會(huì)對(duì)保護(hù) 層206產(chǎn)生影響而使保護(hù)層206脫層，進(jìn)而避免了因保護(hù)層206脫層導(dǎo)致 外界濕氣藉由保護(hù)層206與介電層202之間的交界面進(jìn)入元件區(qū)的問題發(fā) 生。
除此之外，在另一實(shí)施例中，溝槽210的底部也可以位于介電層202 中，也就是說，在上述蝕刻工藝中，除了移除部分保護(hù)層206之外，還可 以移除部分介電層202，使溝槽210的底部位于介電層202中，可以更有效 地避免保護(hù)層206因測(cè)試焊墊204于切割晶片時(shí)所產(chǎn)生應(yīng)力而導(dǎo)致脫層。
另外，在另一實(shí)施例中，溝槽210的形狀除了可以是如圖3A中所示位 于測(cè)試焊墊204的相對(duì)兩側(cè)且對(duì)齊測(cè)試焊墊204的邊緣之外，溝槽210還
可以超過測(cè)試焊墊204的邊緣，而測(cè)試焊墊204的相對(duì)兩側(cè)的溝槽210的 長(zhǎng)度也可以不相等(如圖3B所示)。在另一實(shí)施例中，溝槽210除了僅位于 測(cè)試焊墊204與切割道區(qū)201的邊界203之間之外，還可以部分環(huán)繞測(cè)試 焊墊204(如圖3C所示)或環(huán)繞測(cè)試焊墊204(如圖3D所示)。
特別值得一提的是，在利用蝕刻工藝形成溝槽210的步驟中，除了利 用圖案化光致抗蝕劑層208作為掩模形成上述的溝槽210之外，還可以利 用具有不同圖案的圖案化光致抗蝕劑層作為掩模進(jìn)行蝕刻工藝，以形成多 個(gè)溝槽211來代替測(cè)試焊墊204兩側(cè)的每一個(gè)溝槽210,且溝槽211所組成 的形狀同樣可以是對(duì)齊測(cè)試焊墊204的邊緣、超過測(cè)試焊墊204的邊緣、 部分環(huán)繞測(cè)試焊墊204或環(huán)繞測(cè)試焊墊204，請(qǐng)參照?qǐng)D3E、 3F、 3G、 3H。
此外，在上述圖2A中，在形成介電層202之前，還可以于基底200上 形成至少一層介電層212。以下以于基底200上形成二層介電層212為例， 對(duì)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法做說明。
圖4A至圖4C為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流 程剖面圖。首先，請(qǐng)參照?qǐng)D4A，提供基底200。然后，于基底200上形成 第一層介電層212。第一層介電層212的材料例如是低介電常數(shù)材料，且在 切割道區(qū)201的第一層介電層212中已形成有測(cè)試鍵(未繪示)。接著，于切 割道區(qū)201的第一層介電層212上形成第一個(gè)測(cè)試焊墊214,而測(cè)試焊墊 214與上述的測(cè)試鍵電性連接，使得測(cè)試人員可以利用探針或其他方式進(jìn)行 檢測(cè)。接下來，于第一層介電層212上形成第二層介電層212，以及于切割 道區(qū)201的第二層介電層212上形成第二個(gè)測(cè)試焊墊214。特別一提的是， 為了節(jié)省空間以符合高集成度的要求， 一般會(huì)將第二個(gè)測(cè)試焊墊214形成 在第一個(gè)測(cè)試焊墊214的上方。之后，于第二層介電層212上形成介電層 202,以及于切割道區(qū)201的介電層202上形成測(cè)試焊墊204，而測(cè)試焊墊 204位于第二個(gè)測(cè)試焊墊214上方。而后，于介電層202上形成保護(hù)層206， 并覆蓋測(cè)試焊墊204。然后，于保護(hù)層206上形成圖案化光致抗蝕劑層208。 圖案化光致抗蝕劑層208暴露出位于測(cè)試焊墊204上方的保護(hù)層206以及 后續(xù)形成溝槽的位置。
之后，請(qǐng)參照?qǐng)D4B,以圖案化光致抗蝕劑層208為掩模進(jìn)行蝕刻工藝， 移除覆蓋測(cè)試焊墊204的表面以及預(yù)定形成溝槽的位置的保護(hù)層206,暴露 出測(cè)試焊墊204以及于保護(hù)層206與測(cè)試焊墊204之間形成溝槽210，且溝
槽210位于測(cè)試焊墊204與切割道區(qū)201的邊界203之間。溝槽210暴露 出介電層202的表面。
接下來，請(qǐng)參照?qǐng)D4C，以圖案化光致抗蝕劑層208為掩模進(jìn)行另一次 蝕刻工藝，移除部分介電層202、部分第一層介電層212與部分第二層介電 層212，以形成溝槽213。在本實(shí)施例中，為了避免在切割晶片時(shí)，位于測(cè) 試焊墊204下方的測(cè)試焊墊214所產(chǎn)生的應(yīng)力對(duì)介電層212產(chǎn)生影響而使 介電層212脫層，因此必須使溝槽213的深度至少到達(dá)最鄰近基底200的 測(cè)試焊墊214(即第一個(gè)測(cè)試焊墊214)下的介電層212(即第一層介電層212) 的表面，以避免最鄰近基底200的測(cè)試焊墊214下的介電層212脫層。也 就是說，溝槽213的底部暴露出最鄰近基底200的測(cè)試焊墊214下的介電 層212的表面?；蛘?，在另一實(shí)施例中，為了更有效地防止介電層212脫 層，在進(jìn)行蝕刻工藝時(shí)，可以形成深度更深的溝槽213，使溝槽213的底部 位于最鄰近基底200的測(cè)試焊墊214下的介電層212中。
特別一提的是，上述兩次的蝕刻工藝若是在工藝參數(shù)允許的情況下， 亦可以一次的蝕刻工藝來代替。也就是說，在圖4B所述的步驟中，以圖案 化光致抗蝕劑層208為掩模，只進(jìn)行一次的蝕刻工藝，直接形成溝槽213。
此外，由于溝槽213的深度較深，蝕刻工藝進(jìn)行的時(shí)間較長(zhǎng)，因此溝 槽213的上端可能因?yàn)槲g刻時(shí)間較長(zhǎng)而具有較大的寬度。
以下將以圖4C為例，對(duì)本實(shí)施例中的半導(dǎo)體結(jié)構(gòu)作說明。
請(qǐng)參照?qǐng)D4C,本實(shí)施例的半導(dǎo)體結(jié)構(gòu)位于切割道區(qū)201的基底200上。 此半導(dǎo)體結(jié)構(gòu)包括介電層202、 212、測(cè)試焊墊204、 214以及保護(hù)層206。 介電層202配置于基底200上。測(cè)試焊墊204配置于介電層202上。第一 層介電層212與第二層介電層212依序配置于介電層202與基底200之間， 且每一層介電層212上皆配置有測(cè)試焊墊214，而測(cè)試焊墊214位于測(cè)試焊 墊204下方。保護(hù)層206配置于介電層202上且位于測(cè)試焊墊204周圍。 保護(hù)層206與測(cè)試焊墊204之間具有溝槽213，且溝槽213位于測(cè)試焊墊 204與切割道區(qū)201的邊界203之間。溝槽213的底部暴露出最鄰近基底 200的測(cè)試焊墊214下的介電層212的表面。同樣地，在另一實(shí)施例中，為 了更有效地防止介電層212脫層，溝槽213的底部也可以位于最鄰近基底 200的測(cè)試焊墊214下的介電層212中。
此外，在上述圖4A所述的步驟中，可以視需求選擇性地于切割道區(qū)
201的第一層介電層212或第二層介電層212上形成測(cè)試焊墊214。
舉例來說，在一實(shí)施例中，先于基底200上形成第一層介電層212。然 后，在第一層介電層212形成測(cè)試焊墊214。接著，于第一層介電層212上 依序形成第二層介電層212與介電層202。然后，于介電層202上形成測(cè)試 焊墊204與保護(hù)層206。之后，進(jìn)行光刻工藝與蝕刻工藝以形成溝槽213， 而溝槽213的底部位于第一層介電層212的表面，或者溝槽213的底部位 于第一層介電層212中。以下將以圖5說明以本實(shí)施例的方法所形成的半 導(dǎo)體結(jié)構(gòu)。
圖5為依照本發(fā)明又一實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的剖面示意圖。請(qǐng) 參照?qǐng)D5，本實(shí)施例的半導(dǎo)體結(jié)構(gòu)與圖4C中的半導(dǎo)體結(jié)構(gòu)差別在于在圖 4C中的半導(dǎo)體結(jié)構(gòu)中，測(cè)試焊墊214配置于第一層介電層212與第二層介 電層212上，而在本實(shí)施例的半導(dǎo)體結(jié)構(gòu)中，測(cè)試焊墊214僅配置于第一 層介電層212上。特別一提的是，在本實(shí)施例中，雖然第二層介電層212 上未配置測(cè)試焊墊214，但由于第一層介電層212上配置有測(cè)試焊墊214， 因此溝槽213的深度仍必須到達(dá)第一層介電層212的表面或第一層介電層 212中，以避免在切割晶片時(shí)第一層介電層212脫層。
綜上所述，本發(fā)明于測(cè)試焊墊與切割道區(qū)的邊界之間形成溝槽，因此 可以避免在晶片切割的過程中，測(cè)試焊墊因切割所產(chǎn)生的應(yīng)力擠壓到旁邊 的膜層(如保護(hù)層或介電層)，而使被擠壓的膜層產(chǎn)生脫層的現(xiàn)象，進(jìn)而避免 外界的濕氣藉由脫層處經(jīng)過膜層之間的交界面進(jìn)入元件區(qū)，使元件區(qū)的元 件的可靠度降低，或使元件受到損壞。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，位于晶片的切割道區(qū)的基底上，該半導(dǎo)體結(jié)構(gòu)包括第一介電層，配置于該基底上；第一測(cè)試焊墊，配置于該第一介電層上；以及保護(hù)層，配置于該第一介電層上且位于該第一測(cè)試焊墊周圍，其中該保護(hù)層與該第一測(cè)試焊墊的相對(duì)二側(cè)之間分別具有溝槽，且該溝槽至少位于該第一測(cè)試焊墊與該切割道區(qū)的邊界之間。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該溝槽的底部位于該第一介電 層中。
3. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括至少一個(gè)第二介電層，配置 于該第一介電層與該基底之間。
4. 如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，還包括第二測(cè)試焊墊，配置于至少 一個(gè)該第二介電層上，且該第二測(cè)試焊墊位于該第一測(cè)試焊墊下方。
5. 如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中該溝槽的底部暴露出最鄰近該 基底的該第二測(cè)試焊墊下的該第二介電層的表面。
6. 如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)，其中該溝槽的底部位于最鄰近該基 底的該第二測(cè)試焊墊下的該第二介電層中。
7. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該溝槽環(huán)繞該第一測(cè)試焊墊。
8. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該溝槽環(huán)繞部分該第一測(cè)試焊墊。
9. 一種半導(dǎo)體結(jié)構(gòu)的制作方法，包括 提供基底，該基底具有切割道區(qū)； 于該基底上形成第一介電層； 于該切割道區(qū)的該第一介電層上形成第一測(cè)試焊墊； 于該第一介電層上形成保護(hù)層，并覆蓋該第一測(cè)試焊墊； 進(jìn)行第一蝕刻工藝，移除覆蓋該第一測(cè)試焊墊的表面的該保護(hù)層，暴露出該第一測(cè)試焊墊以及于該保護(hù)層與該第一測(cè)試焊墊的相對(duì)兩側(cè)之間分 別形成溝槽，且該溝槽至少位于該第一測(cè)試焊墊與該切割道區(qū)的邊界之間。
10. 如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第一蝕刻工藝 還包括移除部分該第一介電層，使該溝槽的底部位于該第一介電層中。
11. 如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在形成該第一介 電層之前，還包括于該基底上形成至少一個(gè)第二介電層。
12. 如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的制作方法，還包括于該切割道區(qū) 的至少一個(gè)該第二介電層上形成第二測(cè)試焊墊，且該第二測(cè)試焊墊位于該 第一測(cè)試焊墊下方。
13. 如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在進(jìn)行該第一蝕刻工藝之后，還包括進(jìn)行第二蝕刻工藝，移除該第一介電層以及部分該第二介電層，以使該溝槽的底部暴露出最鄰近該基底的該第二測(cè)試焊墊下的 該第二介電層的表面。
14. 如權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在進(jìn)行該第一蝕 刻工藝之后，還包括進(jìn)行第二蝕刻工藝，移除該第一介電層以及部分該第 二介電層，以使該溝槽的底部位于最鄰近該基底的該第二測(cè)試焊墊下的該 第二介電層中。
15. 如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該溝槽環(huán)繞該第 一測(cè)試焊墊。
16. 如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該溝槽環(huán)繞部分 該第一測(cè)試焊墊。
17. —種半導(dǎo)體結(jié)構(gòu)，位于晶片的切割道區(qū)的基底上，該半導(dǎo)體結(jié)構(gòu)包括第一介電層，配置于該基底上； 第一測(cè)試焊墊，配置于該第一介電層上；以及保護(hù)層，配置于該第一介電層上且位于該第一測(cè)試焊墊周圍，其中該 保護(hù)層與該第一測(cè)試焊墊之間具有多個(gè)溝槽，且該些溝槽至少位于該第一 測(cè)試焊墊與該切割道區(qū)的邊界之間。
18. 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中該些溝槽的底部位于該第一 介電層中。
19. 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，還包括至少一個(gè)第二介電層，配 置于該第一介電層與該基底之間。
20. 如權(quán)利要求19所述的半導(dǎo)體結(jié)構(gòu)，還包括第二測(cè)試焊墊，配置于至 少一個(gè)該第二介電層上，且該第二測(cè)試焊墊位于該第一測(cè)試焊墊下方。
21. 如權(quán)利要求20所述的半導(dǎo)體結(jié)構(gòu)，其中該些溝槽的底部暴露出最鄰近該基底的該第二測(cè)試焊墊下的該第二介電層的表面。
22. 如權(quán)利要求20所述的半導(dǎo)體結(jié)構(gòu)，其中該些溝槽的底部位于最鄰近 該基底的該第二測(cè)試焊墊下的該第二介電層中。
23. 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中該些溝槽環(huán)繞該第一測(cè)試焊塾。
24. 如權(quán)利要求17所述的半導(dǎo)體結(jié)構(gòu)，其中該些溝槽環(huán)繞部分該第一測(cè) 試焊墊。
25. —種半導(dǎo)體結(jié)構(gòu)的制作方法，包括 提供基底，該基底具有切割道區(qū)； 于該基底上形成第一介電層； 于該切割道區(qū)的該第一介電層上形成第一測(cè)試焊墊； 于該第一介電層上形成保護(hù)層，并覆蓋該第一測(cè)試焊墊； 進(jìn)行第一蝕刻工藝，移除覆蓋該第一測(cè)試焊墊的表面的部分該保護(hù)層，暴露出該第一測(cè)試焊墊以及于該保護(hù)層與該第一測(cè)試焊墊之間形成多個(gè)溝 槽，且該些溝槽至少位于該第一測(cè)試焊墊與該切割道區(qū)的邊界之間。
26. 如權(quán)利要求25所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第一蝕刻工藝 還包括移除部分該第一介電層，使該些溝槽的底部位于該第一介電層中。
27. 如權(quán)利要求25所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在形成該第一介 電層之前，還包括于該基底上形成至少一個(gè)第二介電層。
28. 如權(quán)利要求27所述的半導(dǎo)體結(jié)構(gòu)的制作方法，還包括于該切割道區(qū) 的至少一個(gè)該第二介電層上形成第二測(cè)試焊墊，且該第二測(cè)試焊墊位于該 第一測(cè)試焊墊下方。
29. 如權(quán)利要求28所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在進(jìn)行該第一蝕 刻工藝之后，還包括進(jìn)行第二蝕刻工藝，移除該第一介電層以及部分該第 二介電層，以使該些溝槽的底部暴露出最鄰近該基底的該第二測(cè)試焊墊下 的該第二介電層的表面。
30. 如權(quán)利要求28所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中在進(jìn)行該第一蝕 刻工藝之后，還包括進(jìn)行第二蝕刻工藝，移除該第一介電層以及部分該第 二介電層，以使該些溝槽的底部位于最鄰近該基底的該第二測(cè)試焊墊下的 該第二介電層中。
31. 如權(quán)利要求25所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些溝槽環(huán)繞該第一測(cè)試焊墊。
32.如權(quán)利要求25所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些溝槽環(huán)繞部 分該第一測(cè)試焊墊。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，此半導(dǎo)體結(jié)構(gòu)位于晶片的切割道區(qū)的基底上。此半導(dǎo)體結(jié)構(gòu)包括一第一介電層、一第一測(cè)試焊墊以及一保護(hù)層。第一介電層配置于基底上。第一測(cè)試焊墊配置于第一介電層上。保護(hù)層配置于第一介電層上且位于第一測(cè)試焊墊周圍，其中保護(hù)層與第一測(cè)試焊墊的相對(duì)二側(cè)之間分別具有一個(gè)溝槽，且溝槽至少位于第一測(cè)試焊墊與切割道區(qū)的邊界之間。
文檔編號(hào)H01L21/00GK101101894SQ20061010115
公開日2008年1月9日 申請(qǐng)日期2006年7月5日 優(yōu)先權(quán)日2006年7月5日
發(fā)明者郭建利, 陳寶娟, 陳慧玲, 饒瑞孟 申請(qǐng)人:聯(lián)華電子股份有限公司