專利名稱：系統(tǒng)芯片結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法，且特別是涉及將高壓元件、中壓元件與低壓元件配置于同一芯片上的一種半導(dǎo)體結(jié)構(gòu)及其制作方法。
背景技術(shù)：
隨著近年來(lái)的半導(dǎo)體制造技術(shù)的提升，在單一芯片(one chip)具有多個(gè)機(jī)能的集成電路系統(tǒng)芯片(system on chip)受到極大的注目。在一般的薄膜金屬氧化物半導(dǎo)體晶體管(thin film transistor，TFT)液晶顯示器或彩色超扭轉(zhuǎn)向列(color super twisted nematic，CSTN)液晶顯示器的驅(qū)動(dòng)器中通常具有信號(hào)處理器、柵極驅(qū)動(dòng)器與源極驅(qū)動(dòng)器等三種集成電路，且此三種集成電路則分別位于三片芯片上。
隨著產(chǎn)品尺寸日益縮小產(chǎn)品中的芯片必須跟著縮小尺寸以符合產(chǎn)品規(guī)格。一般來(lái)說(shuō)，會(huì)將低壓元件與中壓元件配置于同一塊芯片上，而高壓元件配置于另一塊芯片上以減少產(chǎn)品中的芯片數(shù)目，并且避免對(duì)高壓元件進(jìn)行操作時(shí)，產(chǎn)生強(qiáng)大的電場(chǎng)而對(duì)鄰近的低壓元件與中壓元件造成影響。
然而，隨著產(chǎn)品的功能越來(lái)越龐大，所需的芯片越來(lái)越多，因此如何將產(chǎn)品中的芯片數(shù)目減少至最低則是目前急需解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，可以使半導(dǎo)體元件的尺寸縮小。
本發(fā)明的另一目的是提供一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中高壓元件、中壓元件與低壓元件皆配置于同一系統(tǒng)芯片上。
本發(fā)明的又一目的是提供一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，可以將高壓元件、中壓元件與低壓元件形成在同一個(gè)芯片上。
本發(fā)明提出一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，包括一基底、一低壓元件、一中壓元件、至少一高壓元件與多個(gè)隔離結(jié)構(gòu)?；拙哂械蛪弘娐穮^(qū)與高壓電路區(qū)。低壓元件配置于低壓電路區(qū)的基底上。中壓元件配置于低壓電路區(qū)的基底上。高壓元件配置于高壓電路區(qū)的基底上。隔離結(jié)構(gòu)配置于基底中，用以隔離低壓元件、中壓元件與高壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的低壓元件的操作電壓例如是大于0V且小于3.3V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的中壓元件的操作電壓例如是介于3.3V～20V之間。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的高壓元件的操作電壓例如是大于20V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的隔離結(jié)構(gòu)例如為淺溝槽隔離結(jié)構(gòu)。
本發(fā)明另提出一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，包括第一導(dǎo)電類型的基底、一低壓元件、一中壓元件、第二導(dǎo)電類型的第一高壓元件與多個(gè)隔離結(jié)構(gòu)。基底具有低壓電路區(qū)與高壓電路區(qū)，且基底中具有第一導(dǎo)電類型的第一阱區(qū)。低壓元件配置于低壓電路區(qū)的基底上。中壓元件配置于低壓電路區(qū)的基底上。第一高壓元件配置于高壓電路區(qū)的基底上，此第一高壓元件包括第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管、第二導(dǎo)電類型的隔離深阱區(qū)與第一導(dǎo)電類型的隔離阱區(qū)。金屬氧化物半導(dǎo)體晶體管配置于基底上。隔離深阱區(qū)配置于金屬氧化物半導(dǎo)體晶體管下方的基底中。隔離阱區(qū)配置于金屬氧化物半導(dǎo)體晶體管下方，且位于隔離深阱區(qū)中。隔離結(jié)構(gòu)配置于基底中，用以隔離低壓元件、中壓元件與第一高壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的隔離深阱區(qū)的深度例如大于第一阱區(qū)的深度與隔離阱區(qū)的深度。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的隔離阱區(qū)的深度與第一阱區(qū)深度例如相同。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，還可以于高壓電路區(qū)的基底上配置第二導(dǎo)電類型的第二高壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第二高壓元件例如為第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，配置于第一阱區(qū)上。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第二高壓元件的操作電壓例如是大于20V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，還可以于基底上配置第一導(dǎo)電類型的第三高壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第三高壓元件例如包括第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管與第二導(dǎo)電類型的第二阱區(qū)。金屬氧化物半導(dǎo)體晶體管配置于基底上。第二阱區(qū)配置于金屬氧化物半導(dǎo)體晶體管下方的基底中。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第二阱區(qū)的深度例如小于隔離深阱區(qū)的深度。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第二阱區(qū)的深度與第一阱區(qū)的深度例如相同。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第三高壓元件的操作電壓例如是大于20V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的低壓元件與中壓元件分別例如包括互補(bǔ)式金屬氧化物半導(dǎo)體晶體管與第二導(dǎo)電類型的深阱區(qū)?；パa(bǔ)式金屬氧化物半導(dǎo)體晶體管配置于基底上。深阱區(qū)配置于互補(bǔ)式金屬氧化物半導(dǎo)體晶體管下方的基底中。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的深阱區(qū)的深度例如小于隔離深阱區(qū)的深度。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的深阱區(qū)的深度與第一阱區(qū)的深度例如相同。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的低壓元件的操作電壓例如是大于0V且小于3.3V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的中壓元件的操作電壓例如是介于3.3V～20V之間。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的第一高壓元件的操作電壓例如是大于20V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，上述的隔離結(jié)構(gòu)例如為淺溝槽隔離結(jié)構(gòu)。
本發(fā)明又提出一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，首先，提供第一導(dǎo)電類型的基底，此基底具有低壓電路區(qū)與高壓電路區(qū)。接著，于基底中形成多個(gè)隔離結(jié)構(gòu)。然后，于基底中形成第一導(dǎo)電類型的第一阱區(qū)。繼之，于高壓電路區(qū)的各隔離結(jié)構(gòu)之間的基底上形成多個(gè)高壓元件。之后，于低壓電路區(qū)的各隔離結(jié)構(gòu)之間的基底上形成低壓元件與中壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的高壓元件例如為第二導(dǎo)電類型的第一高壓元件、第二導(dǎo)電類型的第二高壓元件與第一導(dǎo)電類型的第三高壓元件。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第一高壓元件的形成方法例如是先于基底中形成第二導(dǎo)電類型的隔離深阱區(qū)，其中部分第一阱區(qū)位于隔離深阱區(qū)中。然后，于隔離深阱區(qū)上方的基底上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的隔離深阱區(qū)的深度例如大于第一阱區(qū)的深度。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第二高壓元件的形成方法例如是于基底上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，且金屬氧化物半導(dǎo)體晶體管位于第一阱區(qū)上。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第三高壓元件的形成方法例如是先于基底中形成第二導(dǎo)電類型的第二阱區(qū)。然后，于第二阱區(qū)上方的基底上形成第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第二阱區(qū)的深度與第一阱區(qū)的深度例如相同。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的低壓元件與該中壓元件的形成方法例如是先于基底中形成第二導(dǎo)電類型的深阱區(qū)。然后，于深阱區(qū)上方的基底上形成互補(bǔ)式金屬氧化物半導(dǎo)體晶體管。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的深阱區(qū)的深度與第一阱區(qū)的深度例如相同。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的低壓元件的操作電壓例如大于0V且小于3.3V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的中壓元件的操作電壓例如介于3.3V～20V之間。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的高壓元件的操作電壓例如大于20V。
依照本發(fā)明實(shí)施例所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的隔離結(jié)構(gòu)例如為淺溝槽隔離結(jié)構(gòu)。
本發(fā)明因?yàn)閷⒏邏涸⒅袎涸c低壓元件配置于同一塊芯片上，因此可以使產(chǎn)品的尺寸縮小，以及可以在產(chǎn)品中配置更多的半導(dǎo)體元件，以使產(chǎn)品具有更多的功能。此外，在此系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的高電壓區(qū)中，利用與基底具有不同導(dǎo)電類型的隔離深阱區(qū)將高壓元件與基底隔離開，可以避免對(duì)高壓元件進(jìn)行操作時(shí)受到基底的干擾。另外，在此系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的低電壓區(qū)中，利用與基底具有不同導(dǎo)電類型的深阱區(qū)將低壓元件及中壓元件與高壓元件隔離開，可以避免低壓元件及中壓元件受到高壓元件產(chǎn)生的電場(chǎng)干擾。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說(shuō)明本發(fā)明。


圖1為依照本發(fā)明實(shí)施例所繪示的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的剖面示意圖。
圖2A至圖2D為依照本發(fā)明實(shí)施例所繪示的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作流程剖面圖。
簡(jiǎn)單符號(hào)說(shuō)明10、20低壓元件10a、12a、20a、22a互補(bǔ)式金屬氧化物半導(dǎo)體晶體管10a’、10a”、12a’、12a”、14a、16a、18a、24a、26a、28a金屬氧化物半導(dǎo)體晶體管12、22中壓元件14、16、18、24、26、28高壓元件14b、16b、18b柵極14c、16c、18c柵介電層14d、16d、18d、102、202a、202b隔離結(jié)構(gòu)14e、16e、18e源極/漏極區(qū)14f、16f、18f漂移區(qū)100、200基底
101、201中壓和低壓電路區(qū)103、203高壓電路區(qū)104、110、114、114a、116、116a、204、210、218a、218b、218c、218d阱區(qū)106、206隔離深阱區(qū)108隔離阱區(qū)112、118、212、214深阱區(qū)215硬掩模層217、218、219介電層具體實(shí)施方式
以下將以圖1來(lái)說(shuō)明將低壓元件、中壓元件與高壓元件配置于同一片芯片上的半導(dǎo)體結(jié)構(gòu)。
圖1為依照本發(fā)明實(shí)施例所繪示的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的剖面示意圖。請(qǐng)參照?qǐng)D1，此半導(dǎo)體結(jié)構(gòu)包括第一導(dǎo)電類型的基底100、低壓元件10、中壓元件12、第二導(dǎo)電類型的高壓元件14與16、第一導(dǎo)電類型的高壓元件18以及隔離結(jié)構(gòu)102?；?00具有中壓和低壓電路區(qū)101與高壓電路區(qū)103，且基底100中具有第一導(dǎo)電類型的阱區(qū)104。阱區(qū)104的深度例如是3微米。低壓元件10與中壓元件12配置于中壓和低壓電路區(qū)101的基底100上。高壓元件14、16、18配置于高壓電路區(qū)103的基底100上。隔離結(jié)構(gòu)102配置于基底100中，用以隔離低壓元件10、中壓元件12、高壓元件14、高壓元件16與高壓元件18。隔離結(jié)構(gòu)102例如為淺溝槽隔離結(jié)構(gòu)。
請(qǐng)繼續(xù)參照?qǐng)D1，高壓元件14例如為場(chǎng)漂移金屬氧化物半導(dǎo)體晶體管(field drift MOS，F(xiàn)DMOS)元件，其操作電壓例如是大于20V。高壓元件14包括第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管14a、第二導(dǎo)電類型的隔離深阱區(qū)106與第一導(dǎo)電類型的隔離阱區(qū)108，其中金屬氧化物半導(dǎo)體晶體管14a具有柵極14b、柵介電層14c、隔離結(jié)構(gòu)14d、源極漏極區(qū)14e與漂移區(qū)14f。金屬氧化物半導(dǎo)體晶體管14a配置于基底100上。柵介電層14b的厚度例如介于500～1000之間。隔離結(jié)構(gòu)14d例如為淺溝槽隔離結(jié)構(gòu)。隔離結(jié)構(gòu)14d及漂移區(qū)14f是用來(lái)減輕熱電子效應(yīng)，以提高源極區(qū)/漏極區(qū)14e接電的擊穿電壓。隔離深阱區(qū)106配置于金屬氧化物半導(dǎo)體晶體管14a下方的基底100中。隔離阱區(qū)108配置于金屬氧化物半導(dǎo)體晶體管14a下方，且位于隔離深阱區(qū)106中，可避免與具有相同導(dǎo)電類型的阱區(qū)104相連接。隔離阱區(qū)108的深度與阱區(qū)104的深度例如相同，且隔離深阱區(qū)106的深度例如大于阱區(qū)104的深度與隔離阱區(qū)108的深度。在本實(shí)施例中，隔離深阱區(qū)106的深度例如為6微米，而阱區(qū)104的深度與隔離阱區(qū)108的深度例如為3微米。
值得一提的是，在本實(shí)施例中，高壓元件14利用與基底100具有不同導(dǎo)電類型的隔離深阱區(qū)106將高壓元件14與基底100隔離開，可以避免高壓元件14受到來(lái)自于基底100的干擾，并作為位準(zhǔn)移位器(level-shift)之用。此外，隔離深阱區(qū)106也同時(shí)將高壓元件14于其它位于高壓電路區(qū)103的元件隔離開以獨(dú)立操作。
請(qǐng)繼續(xù)參照?qǐng)D1，高壓元件16例如為場(chǎng)漂移金屬氧化物半導(dǎo)體晶體管元件，其操作電壓例如是大于20V。高壓元件例如為第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管16a。金屬氧化物半導(dǎo)體晶體管16a具有柵極16b、柵介電層16c、隔離結(jié)構(gòu)16d、源極漏極區(qū)16e與漂移區(qū)16f。金屬氧化物半導(dǎo)體晶體管16a位于阱區(qū)104上。柵介電層16b的厚度例如介于500～1000之間。隔離結(jié)構(gòu)16d例如為淺溝槽隔離結(jié)構(gòu)。同樣地，隔離結(jié)構(gòu)16d及漂移區(qū)16f是用來(lái)減輕熱電子效應(yīng)，以提高源極區(qū)/漏極區(qū)16e接電的擊穿電壓。
請(qǐng)繼續(xù)參照?qǐng)D1，高壓元件18例如為場(chǎng)漂移金屬氧化物半導(dǎo)體晶體管元件，其操作電壓例如是大于20V。高壓元件18包括第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管18a與第二導(dǎo)電類型的阱區(qū)110，其中金屬氧化物半導(dǎo)體晶體管18a具有柵極18b、柵介電層18c、隔離結(jié)構(gòu)18d、源極漏極區(qū)18e與漂移區(qū)18f。金屬氧化物半導(dǎo)體晶體管18a配置于基底100上。柵介電層18b的厚度例如介于500～1000之間。隔離結(jié)構(gòu)18d例如為淺溝槽隔離結(jié)構(gòu)。同樣地，隔離結(jié)構(gòu)18d及漂移區(qū)18f是用來(lái)減輕熱電子效應(yīng)，以提高源極區(qū)/漏極區(qū)18e接電的擊穿電壓。阱區(qū)110配置于金屬氧化物半導(dǎo)體晶體管18a下方的基底100中。阱區(qū)110的深度與阱區(qū)104的深度例如相同，且皆小于隔離深阱區(qū)106的深度。在本實(shí)施例中，阱區(qū)110的深度例如為3微米。
特別一提的是，上述高壓元件14、16、18皆為場(chǎng)漂移金屬氧化物半導(dǎo)體晶體管元件，因此可以承受超過(guò)40V的電壓而不會(huì)受到損壞，并用于柵極驅(qū)動(dòng)(gate driver)的信號(hào)處理。另外，本實(shí)施例中的高壓元件14、16、18于高壓電路區(qū)103的位置亦可視產(chǎn)品需求來(lái)做更動(dòng)，而不局限于本實(shí)施例中的配置。
請(qǐng)繼續(xù)參照?qǐng)D1，低壓元件10包括互補(bǔ)式金屬氧化物半導(dǎo)體晶體管10a與第二導(dǎo)電類型的深阱區(qū)112。低壓元件10的操作電壓例如是大于0V且小于3.3V?；パa(bǔ)式金屬氧化物半導(dǎo)體晶體管10a配置于基底100上?；パa(bǔ)式金屬氧化物半導(dǎo)體晶體管10a是由位于第一導(dǎo)電類型的阱區(qū)114中的第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管10a’以及第二導(dǎo)電類型的阱區(qū)114a中的第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管10a”所組成。深阱區(qū)112配置于互補(bǔ)式金屬氧化物半導(dǎo)體晶體管10a下方的基底100中。深阱區(qū)112的深度與阱區(qū)104的深度例如相同，且小于隔離深阱區(qū)106的深度。在本實(shí)施例中，深阱區(qū)112的深度例如為3微米。另外，中壓元件12包括互補(bǔ)式金屬氧化物半導(dǎo)體晶體管12a與第二導(dǎo)電類型的深阱區(qū)118。中壓元件12的操作電壓例如是介于3.3V～20V之間。與低壓元件10相同，互補(bǔ)式金屬氧化物半導(dǎo)體晶體管12a配置于基底100上，且互補(bǔ)式金屬氧化物半導(dǎo)體晶體管12a是由位于第一導(dǎo)電類型的阱區(qū)116中的第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管12a’以及位于第二導(dǎo)電類型的阱區(qū)116a中的第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管12a”所組成。深阱區(qū)118配置于互補(bǔ)式金屬氧化物半導(dǎo)體晶體管12a下方的基底100中。
值得一提的是，深阱區(qū)112、118分別配置于互補(bǔ)式金屬氧化物半導(dǎo)體晶體管10a、12a下方的基底100中，使低壓元件10與中壓元件12分別獨(dú)立，可以避免低壓元件10與中壓元件12受到高壓電路區(qū)103的高壓元件的影響而維持良好的操作環(huán)境。此外，在本實(shí)施例中，低壓元件10可以作為存儲(chǔ)器中2.5V的邏輯運(yùn)算之用，而中壓元件12則用于源極驅(qū)動(dòng)器(sourcedriver)的信號(hào)處理。
值得注意的是，本發(fā)明是將高壓元件與一壓元件以及中壓元件配置于同一芯片上，以降低芯片在產(chǎn)品中所占的空間，來(lái)達(dá)成縮小產(chǎn)品尺寸的目的，因此于高壓電路區(qū)的高壓元件可視產(chǎn)品的需求來(lái)配置，并不局限于本實(shí)施例中所描述的高壓元件。
以下將以圖1為例，來(lái)對(duì)本發(fā)明的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法來(lái)做說(shuō)明。
圖2A至圖2D為依照本發(fā)明實(shí)施例所繪示的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作流程剖面圖。首先，請(qǐng)參照?qǐng)D2A，提供第一導(dǎo)電類型的基底200，基底200具有低壓電路區(qū)201與高壓電路區(qū)203。接著，于基底200中形成隔離結(jié)構(gòu)202a與202b。隔離結(jié)構(gòu)202a與202b的形成方法例如是進(jìn)行淺溝槽隔離工藝。隔離結(jié)構(gòu)202a與202b的材料例如是氧化硅。然后，于基底200中形成第一導(dǎo)電類型的阱區(qū)204。阱區(qū)的形成方法例如是進(jìn)行離子注入工藝，將第一導(dǎo)電類型的摻雜物注入基底200中。
然后，請(qǐng)參照?qǐng)D2B，于其中二隔離結(jié)構(gòu)202a之間的基底200中形成第二導(dǎo)電類型的隔離深阱區(qū)206。離深阱區(qū)206的形成方法例如是先進(jìn)行離注入工藝，將第二導(dǎo)電類型的摻雜物注入基底200中，再進(jìn)行趨入工藝，以于阱區(qū)204的周圍形成深度較深的隔離深阱區(qū)206。在本實(shí)施例中，阱區(qū)204的深度例如是3微米，而隔離深阱區(qū)206的深度例如是6微米。值得一提的是，位于隔離深阱區(qū)206中的阱區(qū)204即為圖1中的隔離阱區(qū)108。之后，于基底200中形成第二導(dǎo)電類型的阱區(qū)210、深阱區(qū)212與214，且阱區(qū)210、深阱區(qū)212與214的深度與阱區(qū)204的深度例如相同，且小于隔離深阱區(qū)206的深度。阱區(qū)210、深阱區(qū)212與214的形成方法例如是進(jìn)行離子注入工藝。在本實(shí)施例中，阱區(qū)210、深阱區(qū)212與214的深度例如是3微米。
接著，請(qǐng)參照?qǐng)D2C，于高壓電路區(qū)的基底200上形成介電層217以作為后續(xù)所形成的高壓元件的柵介電層。介電層217的材料例如為氧化物，其厚度例如介于500～1000之間。介電層217的形成方法例如是先于低壓電路區(qū)201的基底200上形成硬掩模層215。硬掩模層215的材料例如為氮化硅，其厚度例如為300。然后，進(jìn)行熱氧化工藝，以于高壓電路區(qū)的基底200上形成介電層217，并同時(shí)可以避免隔離結(jié)構(gòu)202邊緣厚度過(guò)薄的問(wèn)題。
繼之，請(qǐng)參照?qǐng)D2D，移除硬掩模層215。然后，于深阱區(qū)212上方的基底200上形成介電層218以作為后續(xù)形成的低壓元件中的柵介電層，以及于深阱區(qū)214上方的基底200上形成介電層219，以作為后續(xù)形成的中壓元件的柵介電層。介電層218的厚度例如介于40～70之間。而介電層219的厚度例如介于80～150之間。之后，例如先進(jìn)行離子注入工藝而于基底200中形成第一導(dǎo)電類型的阱區(qū)218a、218b以及第二導(dǎo)電類型的阱區(qū)218c、218d，再進(jìn)行一般熟知的半導(dǎo)體元件制作步驟，以于高壓電路區(qū)203形成高壓元件24、26、28，以及于低壓電路區(qū)201形成低壓元件20與中壓元件22。在本實(shí)施例中，低壓元件20的操作電壓例如是大于0V且小于3.3V。中壓元件22的操作電壓例如是介于3.3V～20V之間。高壓元件24、26、28的操作電壓例如是大于20V。
此外，在本實(shí)施例中，高壓元件24的形成方法例如是于阱區(qū)204周圍形成隔離深阱區(qū)206之后，再于基底200上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管24a。高壓元件26的形成方法例如是于基底200上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管26a，且金屬氧化物半導(dǎo)體晶體管26a位于阱區(qū)204上。高壓元件28的形成方法例如是于基底200中形成阱區(qū)210之后，再于阱區(qū)210上方的基底200上形成第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管28a。低壓元件20與中壓元件22的形成方法例如是于基底200中形成深阱區(qū)212之后，再于深阱區(qū)212上方的基底200上形成互補(bǔ)式金屬氧化物半導(dǎo)體晶體管20a與22a。值得注意的是，隔離深阱區(qū)206形成于基底200中的深度大于阱區(qū)204、210與深阱區(qū)212、214的深度。
綜上所述，在本發(fā)明的半導(dǎo)體結(jié)構(gòu)中，高壓元件、中壓元件與低壓元件皆配置于同一系統(tǒng)芯片上，因此可以減少產(chǎn)品中芯片的數(shù)目，降低芯片在產(chǎn)品中所占的空間而縮小產(chǎn)品的尺寸，以及可以在產(chǎn)品中配置更多的半導(dǎo)體元件，以使產(chǎn)品具有更多的功能。此外，在本發(fā)明的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的高電壓區(qū)中，配置與基底具有不同導(dǎo)電類型的隔離深阱區(qū)將高壓元件與基底隔離開，可以避免對(duì)高壓元件受到來(lái)自于基底的干擾。另外，在此系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的低電壓區(qū)中，配置與基底具有不同導(dǎo)電類型的深阱區(qū)將低壓元件及中壓元件與高壓元件隔離開，可以避免受到高壓元件所產(chǎn)生強(qiáng)大電場(chǎng)的干擾。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，包括基底，具有低壓電路區(qū)與高壓電路區(qū)；低壓元件，配置于該低壓電路區(qū)的該基底上；中壓元件，配置于該低壓電路區(qū)的該基底上；至少一高壓元件，配置于該高壓電路區(qū)的該基底上；以及多個(gè)隔離結(jié)構(gòu)，配置于該基底中，用以隔離該低壓元件、該中壓元件與該至少一高壓元件。
2.如權(quán)利要求1所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該低壓元件的操作電壓大于0V且小于3.3V。
3.如權(quán)利要求1所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該中壓元件的操作電壓介于3.3V～20V之間。
4.如權(quán)利要求1所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該至少一高壓元件的操作電壓大于20V。
5.如權(quán)利要求1所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該些隔離結(jié)構(gòu)包括淺溝槽隔離結(jié)構(gòu)。
6.一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，包括第一導(dǎo)電類型的基底，該基底具有低壓電路區(qū)與高壓電路區(qū)，且該基底中具有第一導(dǎo)電類型的第一阱區(qū)；低壓元件，配置于該低壓電路區(qū)的該基底上；中壓元件，配置于該低壓電路區(qū)的該基底上；以及第二導(dǎo)電類型的第一高壓元件，配置于該高壓電路區(qū)的該基底上，該第一高壓元件包括第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，配置于該基底上；第二導(dǎo)電類型的隔離深阱區(qū)，配置于該金屬氧化物半導(dǎo)體晶體管下方的基底中；以及第一導(dǎo)電類型的隔離阱區(qū)，配置于該金屬氧化物半導(dǎo)體晶體管下方，且位于該隔離深阱區(qū)中；以及多個(gè)隔離結(jié)構(gòu)，配置于該基底中，用以隔離該低壓元件、該中壓元件與該第一高壓元件。
7如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該隔離深阱區(qū)的深度大于該第一阱區(qū)的深度與該隔離阱區(qū)的深度。
8.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該隔離阱區(qū)的深度與該第一阱區(qū)的深度相同。
9.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，還包括第二導(dǎo)電類型的第二高壓元件，配置于該高壓電路區(qū)的該基底上。
10.如權(quán)利要求9所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第二高壓元件包括第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，配置于該第一阱區(qū)上。
11.如權(quán)利要求10所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第二高壓元件的操作電壓大于20V。
12.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，還包括第一導(dǎo)電類型的第三高壓元件，配置于該基底上。
13.如權(quán)利要求12所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第三高壓元件包括第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，配置于該基底上；以及第二導(dǎo)電類型的第二阱區(qū)，配置于該金屬氧化物半導(dǎo)體晶體管下方的該基底中。
14.如權(quán)利要求12所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第二阱區(qū)的深度小于該隔離深阱區(qū)的深度。
15.如權(quán)利要求12所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第二阱區(qū)的深度與該第一阱區(qū)的深度相同。
16.如權(quán)利要求12所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第三高壓元件的操作電壓大于20V。
17.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該低壓元件與該中壓元件分別包括互補(bǔ)式金屬氧化物半導(dǎo)體晶體管，配置于該基底上；以及第二導(dǎo)電類型的深阱區(qū)，配置于該互補(bǔ)式金屬氧化物半導(dǎo)體晶體管下方的該基底中。
18.如權(quán)利要求17所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該深阱區(qū)的深度小于該隔離深阱區(qū)的深度。
19.如權(quán)利要求17所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該深阱區(qū)的深度與該第一阱區(qū)的深度相同。
20.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該低壓元件的操作電壓大于0V且小于3.3V。
21.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該中壓元件的操作電壓介于3.3V～20V之間。
22.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該第一高壓元件的操作電壓大于20V。
23.如權(quán)利要求6所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該些隔離結(jié)構(gòu)包括淺溝槽隔離結(jié)構(gòu)。
24.一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，包括提供第一導(dǎo)電類型的基底，該基底具有低壓電路區(qū)與高壓電路區(qū)；于該基底中形成多個(gè)隔離結(jié)構(gòu)；于該基底中形成第一導(dǎo)電類型的第一阱區(qū)；于該高壓電路區(qū)的各該些隔離結(jié)構(gòu)之間的該基底上形成多個(gè)高壓元件；以及于該低壓電路區(qū)的各該些隔離結(jié)構(gòu)之間的該基底上形成低壓元件與中壓元件。
25.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些高壓元件包括第二導(dǎo)電類型的第一高壓元件、第二導(dǎo)電類型的第二高壓元件與第一導(dǎo)電類型的第三高壓元件。
26.如權(quán)利要求25所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第一高壓元件的形成方法包括于基底中形成第二導(dǎo)電類型的隔離深阱區(qū)，其中部分該第一阱區(qū)位于該隔離深阱區(qū)中；以及于該隔離深阱區(qū)上方的該基底上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管。
27.如權(quán)利要求26所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該隔離深阱區(qū)的深度大于該第一阱區(qū)的深度。
28.如權(quán)利要求25所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第二高壓元件的形成方法包括于該基底上形成第二導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管，且該金屬氧化物半導(dǎo)體晶體管位于該第一阱區(qū)上。
29.如權(quán)利要求25所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第三高壓元件的形成方法包括于該基底中形成第二導(dǎo)電類型的第二阱區(qū)；以及于該第二阱區(qū)上方的該基底上形成第一導(dǎo)電類型的金屬氧化物半導(dǎo)體晶體管。
30.如權(quán)利要求29所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第二阱區(qū)的深度與該第一阱區(qū)的深度相同。
31.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該低壓元件與該中壓元件的形成方法包括于該基底中形成第二導(dǎo)電類型的深阱區(qū)；以及于該深阱區(qū)上方的該基底上形成互補(bǔ)式金屬氧化物半導(dǎo)體晶體管。
32.如權(quán)利要求31所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該深阱區(qū)的深度與該第一阱區(qū)的深度相同。
33.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該低壓元件的操作電壓大于0V且小于3.3V。
34.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該中壓元件的操作電壓介于3.3V～20V之間。
35.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該些高壓元件的操作電壓大于20V。
36.如權(quán)利要求24所述的系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，其中該些隔離結(jié)構(gòu)包括淺溝槽隔離結(jié)構(gòu)。
全文摘要
一種系統(tǒng)芯片的半導(dǎo)體結(jié)構(gòu)，包括一基底、一低壓元件、一中壓元件、至少一高壓元件與多個(gè)隔離結(jié)構(gòu)?；拙哂械蛪弘娐穮^(qū)與高壓電路區(qū)。低壓元件與中壓元件配置于低壓電路區(qū)的基底上。高壓元件配置于高壓電路區(qū)的基底上。隔離結(jié)構(gòu)配置于基底中，用以隔離低壓元件、中壓元件與高壓元件。
文檔編號(hào)H01L21/70GK101086990SQ20061009451
公開日2007年12月12日 申請(qǐng)日期2006年6月9日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者陳榮慶, 董明宗 申請(qǐng)人:聯(lián)華電子股份有限公司