專利名稱：用于制作具有柵的半導體器件的方法
技術領域：
本發(fā)明涉及用于一種制作半導體器件的方法；并更為具體地，涉及一種用于制作包括柵的半導體器件的方法。
背景技術：
目前，包括硅化鎢和多晶硅的多晶硅化物柵用來降低柵電阻。通過氧化留在硅襯底上的任意電極材料和增加在柵邊緣側的柵絕緣層的厚度，也稱作柵再氧化工藝的輕氧化(light oxidation)工藝恢復了在柵蝕刻工藝后生成在柵絕緣層上的微溝槽和等離子損傷，并形成柵鳥喙(gate bird’s beak)。具體地執(zhí)行輕氧化工藝以改進器件的可靠性。依賴于柵絕緣層的厚度和特性，在柵邊緣側的柵絕緣層影響熱載流子特征、諸如關斷泄漏(off-leakage)特征和柵引發(fā)漏泄漏(GIDL)特征的子閾值特征、穿通特征、器件操作速度及可靠性。因此，輕氧化工藝對于改進這些特征通常是重要的。

發(fā)明內容
因此，本發(fā)明的一個目的是提供一種用于制作半導體器件的方法，該方法能在柵圖案化工藝后執(zhí)行的輕氧化工藝期間減少硅化物層的側壁的擴張。
根據(jù)本發(fā)明的一個方面，提供了一種用于制作半導體器件的方法，該方法包括在襯底之上形成柵絕緣層；在柵絕緣層之上順序地形成多晶硅層、硅化物層和硬掩模層；選擇性地圖案化硬掩模層；使用圖案化的硬掩模層作為掩模蝕刻硅化物層，使得硅化物層具有負傾斜的橫截面的蝕刻輪廓；使用圖案化的硬掩模層作為掩模蝕刻多晶硅層以形成柵；以及執(zhí)行輕氧化工藝以氧化多晶硅層和硅化物層的暴露側壁。
根據(jù)本發(fā)明的另一個方面，提供了一種用于制作半導體器件的方法，該方法包括在襯底之上形成柵絕緣層；在柵絕緣層之上順序地形成多晶硅層、硅化鎢層和硬掩模層；選擇性地圖案化硬掩模層；使用圖案化的硬掩模層作為掩模蝕刻硅化鎢層，使得硅化鎢層具有負傾斜的橫截面蝕刻輪廓；使用圖案化的硬掩模層作為掩模蝕刻多晶硅層以形成柵；以及執(zhí)行輕氧化工藝來氧化多晶硅層和硅化鎢層的暴露側壁。


參考結合附圖給出的對優(yōu)選實施例的以下描述，本發(fā)明的上述和其它目的及特點將變得更好理解，其中圖1是圖示具有柵的典型的半導體器件的圖；圖2A是圖示典型多晶硅化物柵的硅化鎢層的擴張側壁的顯微圖像；圖2B是圖示在硅化鎢層和接觸之間的短路事件的顯微圖像；圖3A至3F是圖示根據(jù)本發(fā)明的一個實施例的用于制作半導體器件的方法的橫截面視圖；圖4是圖示橫截的根據(jù)本發(fā)明的一個實施例的硅化鎢層的顯微圖像；以及圖5是圖示根據(jù)本發(fā)明的一個實施例在形成連接塞(landing plug)接觸孔后的柵的顯微圖像。
具體實施例方式
參考附圖將詳細地描述根據(jù)本發(fā)明示范性實施例的用于制作具有柵的半導體器件的方法。
圖1是圖示具有柵的典型的半導體器件的圖。
如圖所示，器件隔離層12形成在襯底11的預定部分中，而柵絕緣層14形成在襯底11上，突起有源區(qū)13A和凹陷有源區(qū)13B基于公知方法形成在襯底11中。
多晶硅層15、硅化鎢層16和柵硬掩模層17順序地形成在柵絕緣層14上，并在其上執(zhí)行柵蝕刻工藝以形成多晶硅化物柵100。
此后執(zhí)行輕氧化工藝。輕氧化工藝氧化多晶硅層15的暴露側壁以形成輕氧化層18。但是，在輕氧化工藝期間，硅化鎢層16的暴露側壁也被氧化而形成了輕氧化層18。
因為輕氧化物層18，硅化鎢層16的側壁擴張，并且硅化鎢層16的擴張側壁在采用自對準接觸(SAC)工藝的連接塞接觸(LPC)期間暴露。結果，隨后的連接塞接觸(LPC)和硅化鎢層16可被縮短，引起了SAC失敗。
圖2A是圖示硅化鎢層的擴張側壁的顯微圖像，圖2B是圖示在硅化鎢層和接觸之間的短路事件的顯微圖像。在圖2A和2B中，參考標記′X′和′Y′分別表示硅化鎢層的擴張側壁和短路事件。
圖3A至3F是圖示根據(jù)本發(fā)明的一個實施例的用于制作半導體器件的方法的橫截面視圖。
參考圖3A，器件隔離層22形成在襯底的預定部分中，以使器件元件彼此隔離。器件隔離層22通過淺溝槽隔離(STI)工藝形成，并包括高密度等離子體(HDP)氧化物材料。
襯底21凹陷，以形成突起有源區(qū)21A和凹陷有源區(qū)21B，而柵絕緣層23形成在襯底21之上。多晶硅層24、硅化鎢層25和硬掩模層26順序地形成在柵絕緣層23之上。多晶硅層24、硅化鎢層25和硬掩模形成26分別形成為范圍從約500到約1200的厚度、從約900到約1300的厚度和從約2000到約2500的厚度。硬掩模層26包括氮化物材料。包括鎢的另一個硬掩模層可形成為從約100到約300的厚度。
雖然沒有示出，光致抗蝕劑層形成在硬掩模層26之上，并通過曝光和顯影工藝來圖案化以形成柵掩模27，并使用柵掩模27作為蝕刻掩模來蝕刻硬掩模層26。
例如，在下列特定條件下蝕刻硬掩模層26約4mTorr的壓力；約500W的源功率；約100W的偏置功率；以及約120sccm的CF4氣體。
參考圖3B，執(zhí)行剝離工藝以去除柵掩模27，此后執(zhí)行清洗工藝來去除在蝕刻硬掩模層26后留下的蝕刻殘余。使用硬掩模層26作為蝕刻掩模來干蝕刻硅化鎢層25。硅化鎢層25的蝕刻包括主蝕刻工藝和過蝕刻(over etch)工藝。執(zhí)行主蝕刻工藝直到多晶硅層24暴露，并在多晶硅層24打開的點執(zhí)行過蝕刻工藝。主蝕刻工藝蝕刻硅化鎢層25，并利用檢測主蝕刻工藝終點的點結束(end of point)(EOP)方案在硅化鎢層25之下的多晶硅層24暴露的點繼續(xù)進行。過蝕刻工藝去除在主蝕刻工藝后留下的硅化鎢殘余。
例如，在下列特定的條件中執(zhí)行主蝕刻工藝約4mTorr的壓力；約900W的源功率；約700W的偏置功率；約40sccm的NF3氣體；約100sccm的Ar氣體；約80sccm的Cl2氣體；約50sccm的N2氣體；以及約10sccm的O2氣體。主蝕刻工藝產(chǎn)生橫截面視圖中的豎直蝕刻輪廓。在上述用于主蝕刻工藝的條件之外，NF3氣體、Cl2氣體、N2氣體和O2氣體可分別以范圍從約30sccm到約40sccm、從約90sccm到約100sccm、從約40sccm到約50sccm以及從約10sccm到約15sccm的流量提供。源功率范圍可從約800W到約900W，以及偏置功率范圍可從約600W到約700W。壓力范圍可從約1mTorr到約10mTorr。
在主蝕刻工藝后，在多晶硅層24暴露的點執(zhí)行過蝕刻工藝。具體地，過蝕刻工藝包括第一過蝕刻工藝(參考圖3C)和第二過蝕刻工藝(參考圖3D)。
如圖3C中所示，在下列特定條件下在硅化鎢層25上執(zhí)行第一過蝕刻工藝約4mTorr的壓力；約750W的源功率；約120W的偏置功率；約10sccm的NF3氣體；約100sccm的Cl2氣體；以及約90sccm的N2氣體。如圖3D中所示，在下列特定條件下在硅化鎢層25上執(zhí)行第二過蝕刻工藝約4mTorr的壓力；約750W的源功率；約0W的偏置功率；約40sccm的NF3氣體；以及約15sccm的O2氣體。第一過蝕刻工藝持續(xù)直到約50％的蝕刻目標(即硅化鎢層25)被過蝕刻，而第二過蝕刻工藝過蝕刻蝕刻目標的剩余50％。
詳細而言，使用NF3/Cl2/N2的氣體混合物來執(zhí)行第一過蝕刻工藝。在這一點，此氣體混合物的NF3氣體具有小于在主蝕刻工藝中使用的NF3氣體的流量。例如，用于第一過蝕刻工藝的NF3氣體的流量約10sccm，而用于主蝕刻工藝的NF3氣體的流量約40sccm。此外，在第一過蝕刻工藝中沒有使用Ar氣體。上述氣體混合物的N2氣體的流量增加，使得在單元區(qū)域和外圍區(qū)域之間的線寬的差變得大于預期尺寸。用于主蝕刻工藝的N2氣體的流量約為50sccm，而用于第一過蝕刻工藝的N2氣體的流量約為90scm。例如，用于第一過蝕刻工藝的NF3氣體的流量范圍從約5sccm到約10sccm。用于第一過蝕刻工藝的N2氣體和Cl2氣體中的每個以范圍從約90sccm到約100sccm的流量提供。源功率在從約650W到約750W的范圍中，而偏置功率在從約100W到約120W的范圍中。壓力范圍從約1mTorr到約10mTorr。
與第一過蝕刻工藝不同，使用NF3/O2的氣體混合物并施加約750W的源功率(即，最高功率)來進行第二過蝕刻工藝。具體而言，第二過蝕刻工藝采用各項同性蝕刻工藝，并在小于約50的蝕刻目標下執(zhí)行，以引起硅化鎢層25的側向蝕刻。在第二過蝕刻工藝中，偏置功率(即，最低功率)約為0W。
作為用于第二過蝕刻工藝的示范性條件，用于第二過蝕刻工藝的NF3氣體的流量范圍從約30sccm到約40sccm，而O2氣體的流量范圍從約10sccm到約15sccm。源功率范圍從約650W到約750W，且沒有如上所述地施加偏置功率。由于沒有施加偏置功率，對底多晶硅層24的損傷可被最小化。壓力范圍從約1mTorr到約10mTorr。
包括第一過蝕刻工藝和第二過蝕刻工藝的過蝕刻工藝具有對多晶硅層24的低蝕刻率，同時對主蝕刻工藝基本保持了對硅化鎢層25的相同的蝕刻率。結果，硅化鎢層25可被充分地過蝕刻，而不損傷多晶硅層24。
通過第一過蝕刻工藝和第二過蝕刻工藝的硅化鎢層25的過蝕刻在硅化鎢層25和多晶硅層24之間的邊界區(qū)域引起了下切(undercut)的形成。因此，硅化鎢層25具有下切形狀(即，U形)的負傾斜輪廓25A。
參考圖3E，蝕刻通過硅化鎢層25的蝕刻而暴露的多晶硅層24的部分。在這一點，多晶硅層24的蝕刻利用采用EOP方案的主蝕刻工藝來進行，該EOP方案檢測蝕刻多晶硅層24的終點，然后在柵絕緣層23暴露的點進行過蝕刻工藝。例如，在下列特定條件下執(zhí)行對多晶硅層24的主蝕刻工藝約20mTorr的壓力；約400W的源功率；約130W的偏置功率；約5sccm的N2氣體；以及約180sccm的HBR氣體。過蝕刻工藝在下列特定條件下執(zhí)行約65mTorr的壓力；約250W的源功率；約130W的偏置功率；約80sccm的He氣體；約5sccm的O2氣體；以及約300sccm的HBR。多晶硅層24的蝕刻可在范圍從約10mTorr到約30mTorr的壓力執(zhí)行。多晶硅層24對柵絕緣層23的蝕刻選擇性比率在約80∶1到約100∶1之間的范圍中，使得在蝕刻工藝后多晶硅層24具有豎直的橫截面區(qū)域。
在上述蝕刻工藝后，硅化鎢層25具有小于硬掩模層26和多晶硅層24的寬度。即，硅化鎢層25的最終檢查臨界尺度(FICD)小于硬掩模層26和多晶硅層24。
參考圖3F，在小于約50的蝕刻目標下執(zhí)行輕氧化工藝。輕氧化工藝在多晶硅層24和硅化鎢層25的暴露側壁上形成輕氧化物層28。硅化鎢層25的暴露側壁具有負傾斜的輪廓25A(即，下切輪廓)，即使輕氧化物層28通過氧化硅化鎢層25的暴露側壁的輕氧化工藝而形成，生成的柵也將具有豎直輪廓。當輕氧化工藝在小于50的蝕刻目標下執(zhí)行時，可獲得生成的柵的豎直輪廓。
在輕氧化工藝后，雖然沒有示出，形成氮化物層以密封柵，并且氮化物層在隨后的蝕刻工藝中用作阻擋以形成連接塞接觸。
在本實施例中，形成硅化鎢層25以具有負傾斜的輪廓(即，下切輪廓)，由此可減少在輕氧化工藝期間硅化鎢層25的額外的側壁擴張。
圖4是圖示根據(jù)本發(fā)明的一個實施例的包括在柵中的硅化鎢層的蝕刻輪廓的橫截面視圖的顯微圖像。如圖所示，硅化鎢層具有以下切形狀的負傾斜蝕刻輪廓。
圖5是圖示半導體器件顯微圖像，其中在根據(jù)本發(fā)明的一個實施例的柵形成后，形成了連接塞接觸孔。如圖所示，柵的硅化鎢層的側壁沒有擴張，由此其側壁在連接塞接觸工藝(例如，自對準接觸工藝)期間不受損傷。
本實施例描述了具有階梯柵化陣列凹陷(STAR)結構的柵的半導體器件的制作工藝，其可通過在突起有源區(qū)和凹陷有源區(qū)之上形成柵而增加溝道長度。但是本實施例可應用到如凹陷柵工藝和平面柵工藝的其它制作工藝。此外，雖然在本實施例中硅化鎢層作為柵材料的實例，但可使用其它硅化物材料。
柵的硅化鎢層被形成為具有下切形狀的負輪廓，由此在輕氧化工藝期間，可減少硅化鎢層的側壁的過度擴張。結果，當執(zhí)行隨后的自對準接觸工藝時，鎢層更不易于暴露，由此有可能減少在硅化鎢層和隨后的連接塞接觸之間的短路事件的出現(xiàn)。
本申請包含涉及于2005年6月30日在韓國專利局提交的韓國專利申請No.KR 2005-58741的主題內容，其全部內容通過引用合并與此。
雖然已關于某些優(yōu)選實施例描述了本發(fā)明，但對于本領域的技術人員明顯的是，在不離開在所附權利要求中限定的本發(fā)明的精神和范圍內，可對本發(fā)明進行各種變化和修改。
權利要求
1.一種用于制作半導體器件的方法，包括在襯底之上形成柵絕緣層；在所述柵絕緣層之上順序地形成多晶硅層、硅化物層和硬掩模層；選擇性地圖案化所述硬掩模層；使用所示圖案化的硬掩模層作為掩模蝕刻所述硅化物層，使得所述硅化物層具有負傾斜的橫截面的蝕刻輪廓；使用所述圖案化的硬掩模層作為掩模蝕刻所述多晶硅層以形成柵；以及執(zhí)行輕氧化工藝以氧化所述多晶硅層和所述硅化物層的暴露側壁。
2.如權利要求1的方法，其中所述硅化物層的蝕刻包括執(zhí)行主蝕刻工藝，直到所述多晶硅層暴露；以及當所述多晶硅層暴露時過蝕刻所述硅化物層，使得所述硅化物層具有以下切形式的負傾斜的蝕刻輪廓。
3.如權利要求2的方法，其中所述硅化物層的過蝕刻包括執(zhí)行第一過蝕刻工藝，蝕刻約50％的硅化物層；以及執(zhí)行第二過蝕刻工藝，蝕刻剩余的約50％的硅化物層。
4.如權利要求3的方法，其中所述第二過蝕刻工藝采用各向同性蝕刻工藝。
5.一種用于制作半導體器件的方法，包括在襯底之上形成柵絕緣層；在所述柵絕緣層之上順序地形成多晶硅層、硅化鎢層和硬掩模層；選擇性地圖案化所述硬掩模層；使用所述圖案化的硬掩模層作為掩模蝕刻所述硅化鎢層，使得硅化鎢層具有負傾斜的橫截面蝕刻輪廓；使用所述圖案化的硬掩模層作為掩模蝕刻所述多晶硅層，以形成柵；以及執(zhí)行輕氧化工藝來氧化所述多晶硅層和所述硅化鎢層的暴露側壁。
6.如權利要求5的方法，其中硅化鎢層的蝕刻包括執(zhí)行主蝕刻工藝，直到所述多晶硅層暴露；以及當所述多晶硅層暴露時過蝕刻所述硅化鎢層，使得所述負傾斜的蝕刻輪廓處于下切的形式。
7.如權利要求6的方法，其中所述硅化鎢層的過蝕刻包括執(zhí)行第一過蝕刻工藝，蝕刻約50％的在所述主蝕刻工藝后待過蝕刻的硅化鎢層；以及執(zhí)行第二過蝕刻工藝，蝕刻剩余的約50％的硅化鎢層。
8.如權利要求7的方法，其中所述第二過蝕刻工藝采用各向同性蝕刻工藝。
9.如權利要求7的方法，其中所述主蝕刻工藝利用NF3/Ar/Cl2/N2的氣體混合物；所述第一過蝕刻工藝利用NF3/Cl2/N2的氣體混合物；以及所述第二過蝕刻工藝利用NF3/O2的氣體混合物。
10.如權利要求9的方法，其中所述第一過蝕刻工藝使用流量小于在所述主蝕刻工藝中使用的NF3氣體流量的NF3氣體，和流量大于在所述主蝕刻工藝中使用的N2氣體流量的N2氣體。
11.如權利要求9的方法，其中在所述主蝕刻工藝中使用的NF3氣體流量范圍從約30sccm到約40sccm；在所述第一過蝕刻工藝中使用的NF3氣體流量范圍從約5sccm到約10sccm；以及在所述第二過蝕刻工藝中使用的NF3氣體流量范圍從約30sccm到約40sccm。
12.如權利要求9的方法，其中所述第一過蝕刻工藝在下列條件下執(zhí)行約1mTorr到約10mTorr的壓力；約650W到約750W的源功率；約100W到約120W的偏置功率；范圍從約5sccm到約10sccm的NF3氣體流量；范圍從約90sccm到約100sccm的N2氣體流量；以及范圍從約90sccm到約100sccm的Cl2氣體流量。
13.如權利要求9的方法，其中所述第二過蝕刻工藝在下列條件下執(zhí)行約1mTorr到約10mTorr的壓力；約650W到約750W的源功率；范圍從約30sccm到約40sccm的NF3氣體流量；以及范圍從約10sccm到約15sccm的O2氣體流量。
14.如權利要求13的方法，其中所述第二過蝕刻工藝在小于約50的蝕刻目標下執(zhí)行。
15.如權利要求9的方法，其中所述主蝕刻工藝在下列條件下執(zhí)行約1mTorr到約10mTorr的壓力；約800W到約900W的源功率；約600W到約700W的偏置功率；范圍從約30sccm到約40sccm的NF3氣體流量；范圍從約90sccm到約100sccm的Cl2氣體流量；以及范圍從約40sccm到約50sccm的N2氣體流量；以及范圍從約10sccm到約15sccm的O2氣體流量。
16.如權利要求5的方法，其中所述輕氧化工藝在小于約50的蝕刻目標下執(zhí)行。
17.如權利要求5的方法，其中所述硬掩模層和所述多晶硅層形成為具有豎直橫截面蝕刻輪廓以及大于所述硅化鎢層的線寬。
全文摘要
提供了一種用于制作具有柵的半導體器件的方法。該方法包括在襯底之上形成柵絕緣層；在柵絕緣層之上順序地形成多晶硅層、硅化物層和硬掩模層；選擇性地圖案化硬掩模層；使用圖案化的硬掩模層作為掩模蝕刻硅化物層，使得硅化物層具有負傾斜的橫截面蝕刻輪廓；使用圖案化的硬掩模層作為掩模蝕刻多晶硅層以形成柵；以及執(zhí)行輕氧化工藝以氧化多晶硅層和硅化物層的暴露側壁。
文檔編號H01L21/336GK1892989SQ20061008317
公開日2007年1月10日 申請日期2006年6月7日 優(yōu)先權日2005年6月30日
發(fā)明者鄭臺愚, 裵映憲 申請人:海力士半導體有限公司