專利名稱：在一塊芯片上嵌入具有相同功能處理元件的處理器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在一塊芯片上嵌入具有相同功能處理元件的處理器件。
在諸如微處理器的處理器件中，已對一種通過在一塊芯片上設(shè)置多個具有相同功能處理元件以及并行運行該多個處理元件來增強處理能力的新技術(shù)引起了注意。根據(jù)該技術(shù)，通過在設(shè)計時確定處理元件的數(shù)量，依據(jù)系統(tǒng)類型，可在短時期內(nèi)提供合適的處理器件。
在這樣的處理器件中，出于增加合格產(chǎn)品的成品率之目的，芯片中即使有一個不能正常工作的有缺陷的處理元件，則該有缺陷的模塊被禁止使用，而只有正常工作的處理元件運行，且該芯片被認(rèn)為是合格產(chǎn)品。這稱之為邏輯冗余技術(shù)(logic redundancy technology)。
然而，在邏輯冗余技術(shù)中，缺陷模塊的漏電流對于降低功耗而言是一個瓶頸。就是說，由于將電源電壓施加給實際上沒有工作的缺陷模塊，如果在該缺陷模塊中發(fā)生電源短路故障，在該處理器件中消耗的電功率是巨大的。
另一方面，在半導(dǎo)體存儲器領(lǐng)域中，在電源線和存儲器模塊之間連接有熔斷器元件，如果存儲器模塊有缺陷，則該熔斷器元件被斷開，使得不會將電源電壓施加給存儲器模塊，這稱之為電源隔離技術(shù)。
但是，電源隔離技術(shù)是一種在諸如半導(dǎo)體存儲器之類的小電流消耗電路中有效的技術(shù)，而不能應(yīng)用于與半導(dǎo)體存儲器相比有效大電流消耗的電路，諸如包括處理器件的邏輯電路。這是因為，當(dāng)熔斷器元件連接在電源線和處理元件之間時，由于熔斷器元件(電阻性元件)的電壓降干擾了處理元件的運行。

發(fā)明內(nèi)容
根據(jù)本發(fā)明第一方面的處理器件包括具有相同功能的第一和第二處理元件、彼此不相連接且分別被設(shè)置在第一和第二處理元件上的第一和第二電源線、以及設(shè)置在第一處理元件上并且與第一處理元件和第一電源線相連接的電源引線端，其中，該電源引線端未設(shè)置在第二處理元件上。
根據(jù)本發(fā)明第二方面的處理器件包括具有相同功能的第一和第二處理元件、彼此不相連接且分別被設(shè)置在第一和第二處理元件上的第一第二電源線、以及具有電源引線端的封殼，其中電源引線端設(shè)置在第一處理元件上，并且與第一處理元件和第一電源線相連接，其中，封殼的電源引線端未設(shè)置在第二處理元件上。
根據(jù)本發(fā)明第三方面的處理器件包括具有相同功能的第一和第二處理元件、彼此不相連接且分別被設(shè)置在第一和第二處理元件上的第一和第二電源線、以及具有電源引線端和在第一和第二處理元件之間共用的電源板的封殼，其中，電源引線端設(shè)置在第一處理元件上，并且與第一處理元件和第一電源線相連接。其中，封殼的電源引線端未設(shè)置在第二處理元件上。
附圖簡述

圖1是示出作為本發(fā)明示例的處理器件的視圖；圖2是示出本發(fā)明示例的外形的視圖；圖3是示出根據(jù)本發(fā)明第一實施例的處理器件的視圖；圖4是示出根據(jù)第一實施例的處理器件的視圖；圖5是示出根據(jù)第一實施例的芯片和封殼的視圖；圖6是示出根據(jù)第一實施例的芯片結(jié)構(gòu)的視圖；圖7是示出第一實施例的第一調(diào)整例的視圖；圖8是示出第一實施例的第二調(diào)整例的視圖；圖9是示出第一實施例的第三調(diào)整例的視圖；圖10是示出制造根據(jù)第一實施例的處理器器件的方法的流程圖；圖11是示出根據(jù)本發(fā)明第二實施例的處理器件的視圖；圖12是示出根據(jù)第二實施例的處理器件的視圖；圖13是示出根據(jù)第二實施例的芯片和封殼的視圖；圖14是示出根據(jù)第二實施例的封殼結(jié)構(gòu)的視圖；圖15是示出第二實施例的第一調(diào)整例的視圖；圖16是示出第二實施例的第二調(diào)整例的視圖；圖17是示出第二實施例的第三調(diào)整例的視圖；圖18是示出制造根據(jù)第二實施例的處理器件的方法的流程圖；圖19是示出根據(jù)本發(fā)明第三實施例的芯片和封殼的視圖；圖20是示出根據(jù)第三實施例的封殼結(jié)構(gòu)的視圖；
圖21是示出根據(jù)第三實施例的封殼結(jié)構(gòu)的視圖；圖22是示出制造根據(jù)第三實施例的處理器件的方法的流程圖；以及圖23是示出本發(fā)明示例處理器件的應(yīng)用實例的視圖。
具體實施方法將參考附圖對本發(fā)明一個方面作如下的詳細描述。
1.圖1示出作為本發(fā)明一個方面的處理器件。
芯片10裝有控制器，以及具有相同功能的多個處理元件PE0、PE1、PE2、PE3?？刂破髌鹬缰醒胩幚韱卧?CPU)的作用，而多個處理元件PE0、PE1、PE2、PE3起著例如信號處理器的作用。
在這里，如果多個處理元件PE0、PE1、PE2、PE3中的至少一個不能正常地工作，則可考慮三種措施，即，A.把芯片10報廢，B.用邏輯冗余技術(shù)來挽回，以及C.調(diào)整為不同技術(shù)規(guī)格的合格產(chǎn)品。
措施B的邏輯冗余技術(shù)是一種在技術(shù)規(guī)格被設(shè)定為具有三個處理元件的處理器件的情況下，在芯片10中設(shè)置三個處理元件和一個或多個冗余模塊(處理元件)，從而，即使產(chǎn)生缺陷模塊NG，亦可把芯片10作為合格產(chǎn)品來挽回的技術(shù)。
在C中，調(diào)整為合格產(chǎn)品是一種除非所有的處理元件都有缺陷，即使產(chǎn)生缺陷模塊NG，通過根據(jù)正常工作的處理元件數(shù)量來改變芯片10的技術(shù)規(guī)格，把芯片10挽回為合格產(chǎn)品并應(yīng)用到適于該技術(shù)規(guī)格的應(yīng)用中的技術(shù)。
本發(fā)明的一個方面提出了一種在通過這種邏輯冗余技術(shù)或調(diào)整所挽回的處理器件中，在缺陷模塊NG中完全防止漏電流的技術(shù)。
因此，在本發(fā)明的這個方面，采用了一種新結(jié)構(gòu)，在該結(jié)構(gòu)中，在每個模塊中獨立地設(shè)置了將電源電壓饋送到多個處理元件的部分或全部線路，而在不增加諸如熔斷器元件之類的新元件的情況下，電源電壓的饋送線路相對于缺陷模塊NG被斷開。在這種情況下，電源電壓饋送至正常的處理元件而不饋送給缺陷模塊NG，使得可以完全防止缺陷模塊NG中的漏電流。
如圖2所示，用于斷開電源電壓的饋送線路的位置可以是(1)芯片引線端(凸起)、(2)封殼11的芯片側(cè)引線端(焊點)、及(3)封殼11的印刷電路板(PCB)側(cè)引線端(凸起)中的任何一種。芯片10和封殼11結(jié)構(gòu)的改變有賴于斷開位置，因此，將在下面的實施例中描述其細節(jié)。
2.下面將描述實施本發(fā)明的幾個最佳模式。
(1)第一實施例本發(fā)明的第一實施例涉及一種處理器件，在該器件中，在每個處理元件中在芯片引線端(凸起)設(shè)定電源電壓饋送路線切斷的存在或不存在。
A.配置圖3和4示出根據(jù)第一實施例的處理器件。
芯片10裝有控制器和多個具有相同功能的處理元件PE0、PE1、PE2、PE3。作為工作情況的測試結(jié)果，假定處理元件PE0是從多個處理元件PE0、PE1、PE2、PE3中確定出來的缺陷模塊NG。
把芯片引線端(凸起)12設(shè)置在芯片10上。設(shè)置于處理元件PE0、PE1、PE2、PE3上的芯片引線端12是用于饋送電源電壓(VDD或VSS)的電源引線端，并且對每個處理元件PE0、PE1、PE2、PE3而言是獨立設(shè)置的。
但是，關(guān)于已確定為缺陷模塊NG的處理元件PE0，在該處理元件PE0上不設(shè)置芯片引線端12，以便切斷電源電壓到處理元件PE0的饋送。
在控制器上的芯片引線端12是用于把電源電壓饋送到控制器12的電源引線端，而設(shè)置在芯片10的邊緣上的芯片引線端12是用于數(shù)據(jù)的輸入和輸出的輸入/輸出(I/O)引線端。
即使在作為缺陷模塊NG的處理元件PE0上未設(shè)置芯片引線端12的情況下，如果在包含形成于芯片10中的控制器和處理元件PE0、PE1、PE2、PE3的電路模塊之間共用電源線的話，則電源電壓仍被饋送進缺陷模塊NG之中。
因而，如圖4所示，電源線(VDD或VSS)也被獨立地配置于設(shè)置在芯片10中的每個電路模塊之中。
這就是說，電源線被封閉在一個電路模塊中，例如，在處理元件PE0中。所以，饋送到一個電路模塊的電源電壓將決不會流入其它電路模塊。
圖5示出把圖3和4的芯片安裝在封殼上的模式。
在封殼11的一面，PCB側(cè)引線端(凸起)13以陣列方式設(shè)置。在封殼11的另一面，設(shè)置了用于安裝芯片10的凹座，而芯片側(cè)引線端(焊點)14在該凹座中對應(yīng)于芯片引線端12以陣列方式設(shè)置。
在封殼11中，芯片側(cè)引線端14還被設(shè)置在對應(yīng)于處理元件PE0的位置上。就是說，對封殼11而言，例如，可使用一種通用的封殼，以使電源板可在所有的處理元件PE0、PE1、PE2、PE3之間共用，因此可降低產(chǎn)品的制造成本。
然而，如圖6所示，由于不把芯片引線端12設(shè)置在處于芯片10側(cè)面、為缺陷模塊NG的處理元件PE0上，所以電源電壓決不會饋送給處理元件PE0。
在此說明的該封殼只是一個示例，而本發(fā)明的示例并不限于該類型的封殼，而是可應(yīng)用于各種形式的封殼。
根據(jù)這種配置，僅通過電源線的獨立連接和芯片引線端布局的調(diào)整就可切斷到缺陷模塊的電源電壓，因此可完全防止缺陷模塊中的漏電流。另外，由于在電源電壓的切斷中，并不使用熔斷器元件，所以不存在由于電壓降而引起的電路模塊故障的問題。
B.調(diào)整示例圖7到圖9示出第一實施例芯片的調(diào)整示例。
圖7示出了處理元件PE1是缺陷模塊NG的情況。在這種情況下，不把芯片引線端12設(shè)置在處理元件PE1上。
類似地，如圖8和9所示，當(dāng)處理元件PE2和PE3是缺陷模塊NG時，則不把芯片引線端12配置在處理元件PE2或PE3上。
即使處理元件PE0、PE1、PE2、PE3中的兩個或更多是缺陷模塊NG，除非把芯片引線端12配置在這些缺陷模塊NG上，否則可獲得與第一實施例相同的效果。
C.制造方法圖10示出制造第一實施例的處理器件的方法。
首先，在芯片上形成諸如控制器和處理元件的電路模塊之后，測試這些電路模塊的工作情況。該工作情況測試是試圖通過讓測試儀探針與芯片上的焊點接觸來檢查電路模塊的功能(步驟ST1)。
根據(jù)工作情況測試的結(jié)果，選定芯片引線端(凸起)的布局。例如，當(dāng)確定處理元件PE0有缺陷時，就選定在處理元件PE0上不存在芯片引線端的布局，而以這種布局形成芯片引線端(步驟ST2)。
最后，通過把芯片安裝在封殼中的封裝，來獲得第一實施例的處理器件(步驟ST3)。
D.其它在第一實施例中，通過切斷到缺陷模塊中的至少一個模塊的電源電壓(VDD或VSS)，可實現(xiàn)防止漏電流的目的。第一實施例還可應(yīng)用于采用三個或更多電源電壓(VDD1，VDD2，…VSS)的情況。
第一實施例在具有多個處理元件的處理器件的缺陷模塊中具有防止漏電流的效果。
(2)第二實施例本發(fā)明的第二實施例涉及一種處理器件，在該器件中，在每個處理元件中在封殼的芯片引線端(凸起)設(shè)定電源電壓饋送路線切斷的存在或不存在。
A.配置圖11和12示出根據(jù)第二實施例的處理器件。
芯片10裝有控制器和多個具有相同功能的處理元件PE0、PE1、PE2、PE3。采用和第一實施例相同的方式，作為工作情況的測試結(jié)果，假定處理元件PE0是從多個處理元件PE0、PE1、PE2、PE3中確定出來的缺陷模塊NG。
把芯片引線端(凸起)12設(shè)置在芯片10上。設(shè)置于處理元件PE0、PE1、PE2、PE3上的芯片引線端12是用于饋送電源電壓(VDD或VSS)的電源引線端，并且對每個處理元件PE0、PE1、PE2、PE3而言是獨立設(shè)置的。
但是，在第二實施例中，也把芯片引線端12設(shè)置在確定為缺陷模塊NG的處理元件PE0上。
在控制器上的芯片引線端12是用于把電源電壓饋送給控制器12的電源引線端，而設(shè)置在芯片10的邊緣上的芯片引線端12是用于數(shù)據(jù)的輸入和輸出的I/O引線端。
采用與第一實施例同樣的方式，把電源線(VDD或VSS)獨立地設(shè)置于配置在芯片10中的每個電路模塊中。就是說，電源線被封閉在一個電路模塊中，例如，在處理元件PE0中，所以，饋送給一個電路模塊的電源電壓將決不會流入其它電路模塊。
圖13示出了在封殼上安裝圖11和12的芯片的模式。
在封殼11的一面，把PCB側(cè)引線端(凸起)13以陣列方式設(shè)置。在封殼11的另一面，設(shè)置了用于安裝芯片10的凹座，而芯片側(cè)引線端(焊點)14在該凹座中對應(yīng)于芯片引線端12以陣列方式設(shè)置。
但是，如圖14所示，相對于封殼11，不把芯片側(cè)引線端(電源引線端)14設(shè)置在對應(yīng)于確定為缺陷模塊NG的處理元件PE0的部分，以便切斷到處理元件PE0的電源電壓。
所以，電源電壓將決不會饋送到處理元件PE0。
在此說明的該封殼只是一個示例，而本發(fā)明的示例并不限于該類型的封殼，而是可應(yīng)用于各種形式的封殼。
根據(jù)這種配置，僅通過電源線的獨立連接和芯片側(cè)引線端布局的調(diào)整就可切斷饋送到缺陷模塊的電源電壓，以致可完全防止在缺陷模塊中的漏電流。此外，由于在電源電壓的切斷中并不使用熔斷器元件，所以不存在由于電壓降而引起的電路模塊故障的問題。
此外，由于不需要選定芯片電極的布局，所以可簡化芯片制造工藝并使之一致。
B.調(diào)整示例圖15到17示出了第二實施例的芯片的調(diào)整示例。
圖15示出處理元件PE1是缺陷模塊NG的情況。在這種情況下，不把芯片側(cè)引線端(電源引線端)14設(shè)置在對應(yīng)于處理元件PE1的部分。
類似地，如圖16和17所示，當(dāng)處理元件PE2和PE3是缺陷模塊NG時，不把芯片側(cè)引線端(電源引線端)14設(shè)置在對應(yīng)于處理元件PE2和PE3的位置上。
當(dāng)處理元件PE0、PE1、PE2、PE3中的兩個或更多是缺陷模塊NG、且不把電源引線端14設(shè)置在缺陷模塊NG上時，可獲得與第二實施例相同的結(jié)果。
C.制造方法圖18示出制造根據(jù)第二實施例的處理器件的方法。
首先，在芯片上形成諸如控制器和處理元件的電路模塊以及還形成芯片引線端(凸起)之后，測試這些電路模塊的工作情況。該工作情況測試試圖通過將測試儀探針與芯片引線端相接觸來檢查電路模塊的功能(步驟ST1)。
根據(jù)工作情況測試的結(jié)果，選定封殼的芯片側(cè)引線端(凸起)的布局。例如，當(dāng)確定處理元件PE0有缺陷時，就選定不把芯片側(cè)引線端設(shè)置在對應(yīng)于處理元件PE0的部分上的布局(步驟ST2)。
最后，通過把芯片安裝在選定封殼中的封裝，可獲得第二實施例的處理器件(步驟ST3)。
D.其它在第二實施例中，也是通過切斷到缺陷模塊中至少一個模塊的電源電壓(VDD或VSS)來實現(xiàn)防止漏電流的目的。第二實施例也可應(yīng)用于采用三個或更多的電源電壓(VDD1，VDD2…，VSS)的情況。
第二實施例在具有多個處理元件的處理器件的缺陷模塊中具有防止漏電流的效果。
(3)第三實施例本發(fā)明的第三實施例涉及一種處理器件，在該器件中，在每個處理元件中在封殼的PCB側(cè)引線端(凸起)設(shè)定電源電壓饋送路線切斷的存在或不存在。
A.配置圖19到圖21示出了根據(jù)第三實施例的處理器件。
芯片10的結(jié)構(gòu)與第二實施例相同。
這就是說，如圖11和12所示，芯片10裝有控制器和具有相同功能的多個處理元件PE0、PE1、PE2、PE3。在芯片10中的電源線在每個電路模塊中是獨立的。
在封殼11的一面上，PCB側(cè)引線端(凸起)13以陣列方式設(shè)置。在封殼11的另一面上，設(shè)置了用于安裝芯片10的凹座，芯片側(cè)引線端(焊點)14在這凹座中對應(yīng)于芯片引線端12以陣列方式設(shè)置。
在第三實施例中，封殼11包括對應(yīng)于多個處理元件PE0、PE1、PE2、PE3的多個獨立的電源板用于PE0的VDD，用于PE1的VDD，用于PE2的VDD，以及用于PE3的VDD。
在對應(yīng)于確定為缺陷模塊NG的PE0的用于PE0的電源板中，沒有連接封殼11的PCB側(cè)引線端(凸起)13，以便切斷饋送到處理元件PE0的電源電壓。
所以，電源電壓將決不會饋送到該處理元件PE0。
在此說明的該封殼只是一個示例，而本發(fā)明的示例并不限于這種類型的封殼，而是可應(yīng)用于各種形式的封殼。
根據(jù)這種配置，僅通過電源線的獨立連接和PCB側(cè)引線端布局的調(diào)整就可切斷饋送到缺陷模塊的電源電壓，以致可完全防止在缺陷模塊中的漏電流。此外，由于在電源電壓的切斷中并不使用熔斷器元件，所以不存在由于電壓降而引起的電路模塊故障的問題。
此外，由于不需要選定芯片電極的布局，所以可簡化制造工藝并使之一致。
B.制造方法圖22示出制造根據(jù)第三實施例的處理器件的方法。
首先，在芯片上形成諸如控制器和處理元件的電路模塊之后，而且還形成芯片引線端(凸起)，測試這些電路模塊的工作情況。該工作情況測試是試圖通過使測試儀探針與芯片引線端相接觸來檢查電路模塊的功能(步驟ST1)。
根據(jù)工作情況測試的結(jié)果，選定封殼的PCB側(cè)引線端(凸起)的布局。例如，當(dāng)確定處理元件PE0有缺陷時，就選定不把PCB側(cè)引線端連接到對應(yīng)于處理元件PE0的電源板的布局(步驟ST2)。
最后，通過為在選定的封殼上安裝芯片進行封裝，可獲得第三實施例的處理器件(步驟ST3)。
C.其它在第三實施例中，與第一和第二實施例同樣的方式，可應(yīng)用到處理元件PE0、PE1、PE2和PE3中的一個處理元件是有缺陷的情況，或應(yīng)用到處理元件PE0、PE1、PE2和PE3中的兩個或更多的處理元件是有缺陷的情況。
在第三實施例中，也是通過切斷到缺陷模塊中的至少一個模塊上的電源電壓(VDD或VSS)來實現(xiàn)防止漏電流的目的。第三實施例也可應(yīng)用到采用三個或更多的電源電壓(VDD1，VDD2，…VSS)的情況。
第三實施例在具有多個處理元件的處理器件的缺陷模塊中具有防止漏電流的效果。
3.本發(fā)明的諸示例可應(yīng)用于諸如微處理器，圖形處理器，數(shù)字信號處理器，和微型計算器之類的處理裝置。
取決于有效處理元件的數(shù)量，可在各種應(yīng)用中使用根據(jù)本發(fā)明諸示例的處理器件，如圖23所示，例如，便攜式裝置，游戲機，和TV。
4.本發(fā)明的諸示例在具有多個處理元件的處理器件的缺陷模塊中具有防止漏電流的效果。
關(guān)于本發(fā)明的諸示例，多個處理元件可以是具備相同功能的元件，且此外，可以是在布局方面相同的復(fù)制模塊。
復(fù)制模塊可能是是多芯處理器的核心處理器、和圖形處理器的陰影(shader)處理器中的一個。
對在本領(lǐng)域中的技術(shù)人員而言，可容易地想到另外的優(yōu)點和修改。所以，本發(fā)明在其更廣闊的方面不限于在此示出并描述的特定細節(jié)和有代表性的實施例。因此，在不背離一般發(fā)明思想的精神和范圍的情況下，可作出各種修改，而這些精神和范圍正如所附權(quán)利要求書和它們的等效物所限定的那樣。
權(quán)利要求
1.一種處理器件，其特征在于，包括具有相同功能的第一第二處理元件(PE0、PE1、PE2、PE3)；第一和第二電源線(VDD，VSS)，所述第一和第二電源線彼此不連接，并分別設(shè)置在所述第一和第二處理元件上；以及電源引線端(12)，所述電源引線端設(shè)置在所述第一處理元件上，并與所述第一處理元件和所述第一電源線相連接，其中電源引線端未設(shè)置在所述第二處理元件上。
2.如權(quán)利要求1所述的處理器件，其特征在于，所述第一和第二處理元件(PE0、PE1、PE2、PE3)中的每個元件起著信號處理器的作用。
3.如權(quán)利要求1所述的處理器件，其特征在于，所述電源引線端(12)是凸起。
4.如權(quán)利要求1所述的處理器件，其特征在于，還包括在所述第一和第二處理元件之間共用的電源板(VDD，VSS)。
5.一種處理器件，其特征在于，包括具有相同功能的第一和第二處理元件(PE0、PE1、PE2、PE3)；第一和第二電源線(VDD，VSS)，所述第一和第二電源線彼此不連接，并分別設(shè)置在所述第一和第二處理元件上；以及具有電源引線端(14)的封殼(11)，其中所述電源引線端(14)被設(shè)置在所述第一處理元件上，并且與所述第一處理元件和所述第一電源線相連接，其中所述封殼的電源引線端未設(shè)置在所述第二處理元件上。
6.如權(quán)利要求5所述的處理器件，其特征在于，所述第一和第二處理元件(PE0、PE1、PE2、PE3)中的每個元件起著信號處理器的作用。
7.如權(quán)利要求5所述的處理器件，其特征在于，所述電源引線端(14)是凸起。
8.如權(quán)利要求5所述的處理器件，其特征在于，所述封殼(11)具有在所述第一和第二處理元件之間共用的電源板(VDD，VSS)。
9.一種處理器件，其特征在于，包括具有相同功能的第一和第二處理元件(PE0、PE1、PE2、PE3)；第一和第二電源(VDD，VSS)，所述第一和第二電源線彼此不連接，并分別設(shè)置在所述第一和第二處理元件上；以及具有電源引線端(14)的封殼(11)和在所述第一和第二處理元件之間共用的電源板(VDD，VSS)，其中所述電源引線端(14)設(shè)置在所述第一處理元件上，并與所述第一處理元件和所述第一電源線相連接，其中所述封殼的電源引線端未設(shè)置在所述第二處理元件上。
10.如權(quán)利要求9所述的處理器件，其特征在于，所述第一和第二處理元件(PE0、PE1、PE2、PE3)中的每個元件起著信號處理器作用。
11.如權(quán)利要求9所述的處理器件，其特征在于，所述電源引線端(14)是凸起。
12.如權(quán)利要求9所述的處理器件，其特征在于，所述電源板(VDD，VSS)包括多層。
13.一種制造處理器件的方法，其特征在于，包括以下步驟對具有具備相同功能的處理元件(PE0、PE1、PE2、PE3)和在每個所述處理元件中獨立設(shè)置的電源線(VDD，VSS)的芯片區(qū)域進行工作情況測試；除了處理元件里面被確定為沒有正常工作的處理元件外，在除了被確定為沒有正常工作的處理元件之外的處理元件上，形成獨立地設(shè)置在所述處理元件上的電源引線端(12)；以及封裝。
14.如權(quán)利要求13所述的方法，其特征在于，當(dāng)在所述處理元件(PE0、PE1、PE2、PE3)之間存在至少一個正常工作的處理元件時，所述工作情況測試確定為合格。
15.如權(quán)利要求13所述的方法，其特征在于，在封裝之后，根據(jù)所述處理元件里面正常工作的處理元件(PE0、PE1、PE2、PE3)的數(shù)量來決定應(yīng)用。
16.一種制造處理器件的方法，其特征在于，包括對具有具備相同功能的處理元件(PE0、PE1、PE2、PE3)和在每個所述處理元件中獨立設(shè)置的電源線(VDD，VSS)的芯片區(qū)域(10)進行工作情況測試；除了所述處理元件里面被確定為沒有正常工作的處理元件外，形成具有對應(yīng)于處理元件的電源引線端(VDD，VSS)的芯片側(cè)引線端(14)的封殼(11)；以及封裝。
17.如權(quán)利要求16所述的方法，其特征在于，當(dāng)在所述處理元件之間存在至少一個處理元件(PE0、PE1、PE2、PE3)時，所述工作情況測試確定為合格。
18.如權(quán)利要求16所述的方法，其特征在于，在封裝之后，根據(jù)所述處理元件里面正確工作的處理元件(PE0、PE1、PE2、PE3)的數(shù)量來決定應(yīng)用。
19.一種制造處理器件的方法，其特征在于，包括對具有具備相同功能的處理元件(PE0、PE1、PE2、PE3)和在每個所述處理元件中獨立設(shè)置的電源線(VDD，VSS)的芯片區(qū)域(10)進行工作情況測試；除了所述處理元件里面被確定為沒有正常工作的處理元件外，單獨形成具有獨立連接到所述處理元件的電源板(VDD，VSS)的封殼(11)，以及與連接到所述處理元件的所述電源板(VDD，VSS)相連接的PCB側(cè)引線端(13)；以及封裝。
20.如權(quán)利要求19所述的方法，其特征在于，當(dāng)在所述處理元件之間存在至少一個正常工作的處理元件(PE0、PE1、PE2、PE3)時，所述工作情況測試確定為合格。
21.如權(quán)利要求19所述的方法，其特征在于，在封裝之后，根據(jù)所述處理元件里面正常工作的處理元件(PE0、PE1、PE2、PE3)的數(shù)量來決定應(yīng)用。
全文摘要
根據(jù)本發(fā)明實施例的處理器元件包括具有相同功能的第一和第二處理元件(PE0，PE1)、彼此不連接并分別設(shè)置在第一和第二處理元件(PE0，PE1)上的第一和第二電源線(VDD，VSS)、以及設(shè)置在第一處理元件(PE1)上并與第一處理元件(PE1)和第一電源線(VDD，VSS)相連接的第一處理元件(PE1)的電源引線端(12)，其中所述電源引線端不設(shè)置在第二處理元件(PE0)上。
文檔編號H01L23/02GK1855464SQ200610077690
公開日2006年11月1日 申請日期2006年4月28日 優(yōu)先權(quán)日2005年4月28日
發(fā)明者浦川幸宏 申請人:株式會社東芝