專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，具體地，涉及具有貫通電極的三維半導(dǎo)體器件，所述器件通過堆疊多個半導(dǎo)體芯片形成。
背景技術(shù)：
近年來，已提議通過堆疊多個半導(dǎo)體芯片形成的三維半導(dǎo)體器件。這種類型的三維半導(dǎo)體器件通過穿透半導(dǎo)體基片的貫通電極建立半導(dǎo)體芯片之間的電連接。
圖1和2分別是傳統(tǒng)三維半導(dǎo)體器件的截面圖。圖1中的三維半導(dǎo)體器件具有安裝在支撐基片1上的3個半導(dǎo)體芯片3、4和5。半導(dǎo)體芯片中的每一個都具有穿透半導(dǎo)體基片的貫通電極7。半導(dǎo)體芯片3、4和5通過連接到貫通電極7的焊盤6相互連接，并進(jìn)一步連接到支撐基片1上的布線構(gòu)圖2。圖2是貫通電極7另一個例子的截面圖。這個貫通電極7包含貫通導(dǎo)電層7a，其穿透半導(dǎo)體基片11；以及貫通電極絕緣層7b。每個半導(dǎo)體芯片包括連接布線16，用于連接貫通電極7；以及保護(hù)絕緣層17。半導(dǎo)體芯片通過連接布線16中的焊盤(未顯示)相互連接。
為了制造貫通電極，在半導(dǎo)體基片中形成具有幾十微米直徑的孔，并且在用于確保側(cè)壁和半導(dǎo)體基片的絕緣性質(zhì)的貫通電極絕緣層7b已被形成到大約幾百納米到幾微米的厚度之后，用貫通導(dǎo)電層7a填充所述孔。在這之后，貫通導(dǎo)電層7a和貫通電極絕緣層7b被平整，以便與半導(dǎo)體基片11平齊，并且通過和用于普通半導(dǎo)體器件的生產(chǎn)過程類似的生產(chǎn)過程，生產(chǎn)半導(dǎo)體器件。包圍貫通導(dǎo)電層7a的貫通電極絕緣層7b的層厚度，不僅對確保絕緣性質(zhì)有影響，而且對基片和貫通電極之間的電容值也有影響。因此，貫通電極絕緣層7b的層厚度必須大到足以既滿足絕緣性質(zhì)又滿足電容值。
以100μm量級厚度的方式使貫通電極穿透半導(dǎo)體基片。結(jié)果，半導(dǎo)體基片和貫通電極之間的電容變大，以致在高頻數(shù)據(jù)傳送期間干擾了高頻波形，從而引起了抑制高速數(shù)據(jù)傳送的問題。為了減少這種電容，可能有必要沉積具有幾十微米量級的厚度的層作為絕緣層。在傳統(tǒng)工藝中，半導(dǎo)體基片11和貫通電極7之間的電容取決于貫通電極絕緣層的厚度和介電常數(shù)。因此，為了減少電容，在傳統(tǒng)工藝中必須增加層厚度。
另一方面，為了填充用于具有幾十微米直徑導(dǎo)電層的貫通電極的孔，有必要沉積具有大于等于孔徑一半厚度的導(dǎo)電層。結(jié)果，導(dǎo)電層的填充時間變長，從而在生產(chǎn)過程中造成了增加負(fù)荷的問題。進(jìn)而，在沉積幾十微米厚度的導(dǎo)電層的情況下，經(jīng)受沉積的晶粒隨著層厚度增加變得更加不均勻，從而導(dǎo)致晶粒之中變化的特征。因此，難以沉積具有均勻?qū)淤|(zhì)量的導(dǎo)電層。
關(guān)于貫通電極，例如日本待審專利申請公布號2003-017558披露了導(dǎo)電層不具有孔洞的貫通電極。根據(jù)其貫通電極的形成方法，在半導(dǎo)體基片中形成具有幾十微米直徑的孔之后，用有涂層的絕緣層填充所述孔，然后在通過再次蝕刻形成的孔上沉積導(dǎo)電層。同樣，日本待審專利申請公布號2002-289623披露了一種半導(dǎo)體器件，其中，通過在貫通電極外面提供第二絕緣區(qū)來防止短路。然而，這些專利文件不能提供半導(dǎo)體基片和貫通電極之間的電容小并且具有均勻?qū)淤|(zhì)量的導(dǎo)電層的貫通電極。這樣一來，上述問題仍未解決。
如上所述，用于三維半導(dǎo)體器件的貫通電極包括兩個基本問題，亦即，半導(dǎo)體基片和貫通電極之間發(fā)生的大電容抑制了高速數(shù)據(jù)傳送的問題，以及導(dǎo)電層的大厚度增加了填充導(dǎo)電層的沉積時間并且使填充導(dǎo)電層的層質(zhì)量不均勻的問題。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供一種貫通電極，其使得貫通電極和半導(dǎo)體基片之間的電容小，且導(dǎo)電層的填充時間短，并且包含具有均勻?qū)淤|(zhì)量的導(dǎo)電層，而且對于具有這種貫通電極的半導(dǎo)體器件，能夠高速數(shù)據(jù)傳送。
根據(jù)本發(fā)明的一個方面，提供一種貫通電極，其穿透半導(dǎo)體基片并且與所述半導(dǎo)體基片絕緣隔離，所述貫通電極包含內(nèi)部貫通電極；四邊形環(huán)狀半導(dǎo)體；以及外圍貫通電極，其中，所述四邊形環(huán)狀半導(dǎo)體圍繞所述內(nèi)部貫通電極形成，并且所述外圍貫通電極圍繞所述四邊形環(huán)狀半導(dǎo)體形成。
優(yōu)選地，所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極中的每一個都處于未供應(yīng)電勢的浮置狀態(tài)(floating state)。
優(yōu)選地，所述內(nèi)部貫通電極、所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極通過絕緣層相互絕緣隔離。
優(yōu)選地，所述內(nèi)部貫通電極包括柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層；所述柱形半導(dǎo)體具有方形或矩形橫截面形狀；以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間同樣間隔的方式布置所述柱形半導(dǎo)體；并且用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間的空間。
優(yōu)選地，所述內(nèi)部貫通電極包括多個柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層；所述柱形半導(dǎo)體中的每一個都具有方形或矩形橫截面形狀；以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰所述柱形半導(dǎo)體之間同樣間隔的方式布置所述柱形半導(dǎo)體；并且用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰所述柱形半導(dǎo)體之間的空間。
優(yōu)選地，所述柱形半導(dǎo)體通過內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離。
優(yōu)選地，所述四邊形環(huán)狀半導(dǎo)體通過所述內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離，并且通過所述外圍貫通電極絕緣層與所述外圍貫通導(dǎo)電層絕緣隔離。
優(yōu)選地，所述外圍貫通電極包括所述外圍貫通導(dǎo)電層和所述外圍貫通電極絕緣層，并且通過所述外圍貫通電極絕緣層與所述四邊形環(huán)狀半導(dǎo)體和所述半導(dǎo)體基片絕緣隔離。
優(yōu)選地，組成所述外圍貫通電極的所述外圍貫通導(dǎo)電層和所述外圍貫通電極絕緣層中每一個的厚度，小于組成所述內(nèi)部貫通電極的所述內(nèi)部貫通導(dǎo)電層和所述內(nèi)部貫通電極絕緣層中各自一個的厚度。
優(yōu)選地，所述貫通電極進(jìn)一步包含布置在所述外圍貫通電極外面的至少一個外圍層，所述至少一個外圍層包括四邊形環(huán)狀半導(dǎo)體和外圍貫通電極。
優(yōu)選地，所述內(nèi)部貫通電極直接連接到焊盤，或者經(jīng)由連接布線間接連接到焊盤。
根據(jù)本發(fā)明的另一個方面，提供了通過堆疊半導(dǎo)體芯片形成的半導(dǎo)體器件，所述半導(dǎo)體芯片中的每一個都包含內(nèi)部貫通電極，其穿透半導(dǎo)體基片；四邊形環(huán)狀半導(dǎo)體，其圍繞所述內(nèi)部貫通電極形成；以及外圍貫通電極，其圍繞所述四邊形環(huán)狀半導(dǎo)體的外圍形成。
優(yōu)選地，所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極中的每一個都處于未供應(yīng)電勢的浮置狀態(tài)。
優(yōu)選地，所述內(nèi)部貫通電極包括多個柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層，并且通過內(nèi)部貫通電極絕緣層與所述四邊形環(huán)狀半導(dǎo)體絕緣隔離。
優(yōu)選地，以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間或者相鄰所述柱形半導(dǎo)體之間同樣間隔的方式布置所述多個柱形半導(dǎo)體；并且其中，用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰所述柱形半導(dǎo)體之間的空間。
優(yōu)選地，所述柱形半導(dǎo)體中的每一個通過所述內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離。
優(yōu)選地，所述半導(dǎo)體器件進(jìn)一步包含布置在所述外圍貫通電極外面的至少一個外圍層，所述至少一個外圍層包括四邊形環(huán)狀半導(dǎo)體和外圍貫通電極。
優(yōu)選地，所述內(nèi)部貫通電極直接連接到焊盤，或者經(jīng)由連接布線間接連接到焊盤；并且其中，所述半導(dǎo)體芯片通過所述焊盤進(jìn)行堆疊。
根據(jù)本發(fā)明的貫通電極包含內(nèi)部貫通電極以及具有圍繞所述內(nèi)部貫通電極的外圍提供的四邊形環(huán)狀半導(dǎo)體和外圍貫通電極的外圍層。通過使其中具有等距的柱形半導(dǎo)體，內(nèi)部貫通電極能夠由薄導(dǎo)電層形成。進(jìn)而，通過使外圍層為浮置狀態(tài)，能夠顯著減少半導(dǎo)體基片和內(nèi)部貫通電極之間生成的電容。使用這種結(jié)構(gòu)，可以獲得電容值小、導(dǎo)電層填充時間短并且易于生產(chǎn)的貫通電極。這樣一來，就能夠獲得具有這種貫通電極的、能夠高速傳送數(shù)據(jù)的三維半導(dǎo)體器件。


圖1是根據(jù)傳統(tǒng)例子的三維半導(dǎo)體器件的截面圖；圖2是根據(jù)另一個傳統(tǒng)例子的貫通電極的截面圖；圖3是根據(jù)本發(fā)明的三維半導(dǎo)體器件的截面圖；圖4是本發(fā)明中的具有外圍層的貫通電極的平面圖；圖5是本發(fā)明中的具有雙重外圍層的貫通電極的平面圖；圖6是本發(fā)明中的具有雙重外圍層的另一個貫通電極的平面圖；圖7是顯示貫通電極電容與外圍層數(shù)目相關(guān)性的曲線圖；圖8是顯示在存在和不存在外圍層的情況下的貫通電極電容與氧化層厚度相關(guān)性的曲線圖；圖9A到9C分別是顯示本發(fā)明中的具有外圍層的貫通電極生產(chǎn)過程的截面圖；以及圖10A和10B分別是顯示本發(fā)明中的具有外圍層的貫通電極生產(chǎn)過程的截面圖。
具體實施例方式
在下文中，參考附圖來說明根據(jù)本發(fā)明的實施例。
(第一實施例)參考圖3到8，作為其第一實施例來說明根據(jù)本發(fā)明的三維半導(dǎo)體器件。這里，圖3是根據(jù)本發(fā)明的三維半導(dǎo)體器件的截面圖。圖4是本發(fā)明中的具有外圍層的貫通電極的平面圖。圖5是本發(fā)明中的具有雙重外圍層的貫通電極的平面圖。圖6是本發(fā)明中的具有雙重外圍層的另一個貫通電極的平面圖。圖7是顯示貫通電極電容與外圍層數(shù)目相關(guān)性的曲線圖。圖8是顯示在存在和不存在外圍層的情況下的貫通電極電容與氧化層厚度相關(guān)性的曲線圖。
圖3是連接半導(dǎo)體芯片10和半導(dǎo)體芯片20的貫通電極連接部分30的截面圖。半導(dǎo)體芯片10包含半導(dǎo)體基片11；內(nèi)部貫通導(dǎo)電層12a；內(nèi)部貫通電極絕緣層13；多個柱形半導(dǎo)體11d；四邊形環(huán)狀半導(dǎo)體11a；外圍貫通導(dǎo)電層14a；外圍貫通電極絕緣層15；連接布線16；絕緣層17和33；以及焊盤31。同樣地，半導(dǎo)體芯片20包含半導(dǎo)體基片21；內(nèi)部貫通導(dǎo)電層22a；內(nèi)部貫通電極絕緣層23；多個柱形半導(dǎo)體21d；四邊形環(huán)狀半導(dǎo)體21a；外圍貫通導(dǎo)電層24a；外圍貫通電極絕緣層25；連接布線26；絕緣層27；以及焊盤32。
上面一級處的半導(dǎo)體芯片10包括內(nèi)部貫通電極12，其穿透半導(dǎo)體基片11；以及焊盤31，其形成在半導(dǎo)體芯片11的背面一側(cè)。另一方面，下面一級處的半導(dǎo)體芯片20包括內(nèi)部貫通電極22，其穿透半導(dǎo)體基片21；以及焊盤32，其形成在半導(dǎo)體基片21的表面一側(cè)。通過連接焊盤31和32來連接這兩個半導(dǎo)體芯片10和20。進(jìn)而，用供固定之用的樹脂型膠粘劑34填充所述兩個半導(dǎo)體芯片之間的間隔。在這種情況下，外圍貫通電極14、四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極24以及四邊形環(huán)狀半導(dǎo)體21a每個都處于浮置狀態(tài)，其中它們既不連接到元件，又不連接到布線。在半導(dǎo)體芯片10和20的表面，形成諸如晶體管和布線層之類的半導(dǎo)體元件(未顯示這些半導(dǎo)體元件)。這些布線層可以連線到連接布線16或連接布線26。
同樣參考圖4來進(jìn)行貫通電極結(jié)構(gòu)的說明。根據(jù)本發(fā)明的貫通電極包括內(nèi)部貫通電極12和外圍貫通電極14。內(nèi)部貫通電極12進(jìn)一步在其中包括多個柱形半導(dǎo)體11d，并且由內(nèi)部貫通導(dǎo)電層12a和內(nèi)部貫通電極絕緣層13形成，其填充四邊形環(huán)狀半導(dǎo)體11a和柱形半導(dǎo)體11d之間的間隔。柱形半導(dǎo)體11d通過內(nèi)部貫通電極絕緣層13與內(nèi)部貫通導(dǎo)電層12a絕緣。在此，以四邊形環(huán)狀半導(dǎo)體和柱形半導(dǎo)體的相對面之間以及相鄰柱形半導(dǎo)體之間同樣間隔的方式布置柱形半導(dǎo)體11d。在內(nèi)部貫通導(dǎo)電層12a的頂面上，形成用于保護(hù)半導(dǎo)體芯片的絕緣層，并且部分打開內(nèi)部貫通導(dǎo)電層12a上的絕緣層。在打開部分上形成焊盤31，其連接到外面。圖4顯示了絕緣層被打開并且形成焊盤31的區(qū)域。
以等距方式布置柱形半導(dǎo)體11d，并且使成為外圍貫通電極的區(qū)域的寬度等于或小于上述間隔。間隔的同等化帶來下述好處在沉積貫通電極的導(dǎo)電層時，用薄層一致地填充柱形半導(dǎo)體之間的間隔。當(dāng)用導(dǎo)電層填充每邊具有幾十微米大小的內(nèi)部貫通電極的里面時，必須沉積具有其孔直徑一半或以上厚度的層。然而，在本發(fā)明中，內(nèi)部貫通電極的里面被分成等距的柱形半導(dǎo)體，并且如果，在圖4中，在每邊30μm的方形中以四行四列排列的方式布置每邊2μm的方形的柱形半導(dǎo)體，而且絕緣層的厚度為0.1μm，那么，可以用大約2μm或以上厚度的導(dǎo)電層填充內(nèi)部貫通電極。與在內(nèi)部貫通電極的里面未被柱形半導(dǎo)體劃分的情況下使用的15μm或以上厚度的層相比較，當(dāng)前情況下使用的層厚度有利地減少了7倍。
因為以如此的薄層填充內(nèi)部貫通電極的能力，所以生產(chǎn)過程中的導(dǎo)電層填充時間變短，并且生產(chǎn)線中的負(fù)荷變輕。另外，小的層厚度帶來了提供均勻?qū)淤|(zhì)量的優(yōu)點。進(jìn)一步，由于以等距布置柱形半導(dǎo)體，所以優(yōu)選地，它們每個具有方形或矩形橫截面形狀。要被布置的柱形半導(dǎo)體的數(shù)目不限；可以采用單個或多個柱形半導(dǎo)體。同樣，柱形半導(dǎo)體尺寸的減少，減少了將要形成的柱形半導(dǎo)體的面積，并且增加了形成導(dǎo)電層的區(qū)域的比率。用這種方式，能夠獲得具有較低電阻的柱形半導(dǎo)體。
外圍貫通電極14包含外圍貫通導(dǎo)電層14a和外圍貫通電極絕緣層15，并且布置在包圍內(nèi)部貫通電極12的四邊形環(huán)狀半導(dǎo)體11a的外面。具體地，構(gòu)造貫通電極，以便以內(nèi)部貫通電極12處于核心，圍繞這個內(nèi)部貫通電極12提供四邊形環(huán)狀半導(dǎo)體11a，并且進(jìn)一步圍繞四邊形環(huán)狀半導(dǎo)體11a的外圍提供外圍貫通電極14。四邊形環(huán)狀半導(dǎo)體11a通過外圍貫通電極絕緣層15與半導(dǎo)體基片11隔離。外圍貫通導(dǎo)電層14a通過外圍貫通電極絕緣層15與四邊形環(huán)狀半導(dǎo)體11a和半導(dǎo)體基片11絕緣。外圍貫通電極14和四邊形環(huán)狀半導(dǎo)體11a被形成為浮置狀態(tài)，其中它們未連接到布線。由于外圍貫通電極14處于浮置狀態(tài)并且不作為電極工作，所以它能夠以其整體的方式被形成為外圍貫通電極絕緣層15，而不是形成外圍貫通導(dǎo)電層14a。
使用上述結(jié)構(gòu)，內(nèi)部貫通電極絕緣層13、四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極絕緣層15以及外圍貫通電極14，起到半導(dǎo)體基片11和內(nèi)部貫通電極12之間的保護(hù)環(huán)的作用。這使得內(nèi)部貫通電極12和半導(dǎo)體基片11之間產(chǎn)生的電容顯著減少。進(jìn)而，由于內(nèi)部貫通電極12和半導(dǎo)體基片11之間產(chǎn)生的電容減少，所以內(nèi)部貫通電極絕緣層13和外圍貫通電極絕緣層15中每一個的層厚度，在那些絕緣層13和15中每一個的耐壓能夠允許的范圍之內(nèi)，關(guān)于傳統(tǒng)絕緣層厚度中的各自一個能夠減少3倍以上。
圖4中的貫通電極包含內(nèi)部貫通電極12，其形成在半導(dǎo)體基片11的里面；四邊形環(huán)狀半導(dǎo)體11a；以及外圍貫通電極14。進(jìn)而，在內(nèi)部貫通電極12里面，以等距布置柱形半導(dǎo)體11d。使相鄰柱形半導(dǎo)體11d之間的間隔相等使得成為內(nèi)部貫通電極12的空間用具有小的層厚度的內(nèi)部貫通導(dǎo)電層12a填充。導(dǎo)電層小的層厚度減少了生產(chǎn)過程中導(dǎo)電層的填充時間，并且使沉積層的質(zhì)量更加均勻。此外，在半導(dǎo)體基片11和內(nèi)部貫通電極12之間，提供了每個都處于浮置狀態(tài)的四邊形環(huán)狀半導(dǎo)體11a和外圍貫通電極14。通過使四邊形環(huán)狀半導(dǎo)體11a和外圍貫通電極14中的每一個都為浮置狀態(tài)，能夠顯著減少內(nèi)部貫通電極12和半導(dǎo)體基片11之間產(chǎn)生的電容。電容的減少允許高速數(shù)據(jù)傳送并得到具有易于生產(chǎn)的結(jié)構(gòu)的貫通電極。
圖5顯示了具有從圖4中顯示的貫通電極發(fā)展而來的結(jié)構(gòu)的貫通電極。圖5中的貫通電極是一個例子，其中，通過在四邊形環(huán)狀半導(dǎo)體11a和外圍貫通電極14的外面進(jìn)一步提供四邊形環(huán)狀半導(dǎo)體11b和外圍貫通電極14b，所述例子具有雙重外圍層。
內(nèi)部貫通電極12、四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極14以及供外部連接之用的焊盤31的結(jié)構(gòu)，與圖4中的那些相同。在圖5中，與圖4中相同的組成部分用相同的參考數(shù)字指示，并且其說明被省略。在圖5中，在圖4中顯示的結(jié)構(gòu)外面，進(jìn)一步形成了第二四邊形環(huán)狀半導(dǎo)體11b和第二外圍貫通電極14b。第二外圍貫通電極14b包含外圍貫通導(dǎo)電層14c和外圍貫通電極絕緣層15c，并且通過外圍貫通電極絕緣層15c與半導(dǎo)體基片11和四邊形環(huán)狀半導(dǎo)體11b絕緣隔離。這些第二外圍貫通電極14b和四邊形環(huán)狀半導(dǎo)體11b為浮置狀態(tài)，其中它們未連接到布線。
在此，將四邊形環(huán)狀半導(dǎo)體和外圍貫通電極視為一個單元，包含四邊形環(huán)狀半導(dǎo)體11a和外圍貫通電極14的區(qū)域被稱作第一外圍層，而包含四邊形環(huán)狀半導(dǎo)體11b和外圍貫通電極14b的區(qū)域則被稱作第二外圍層。使用這樣的結(jié)構(gòu)，四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極14、四邊形環(huán)狀半導(dǎo)體11b以及外圍貫通電極14b，起到半導(dǎo)體基片11和內(nèi)部貫通電極12之間的保護(hù)環(huán)的作用。這種結(jié)構(gòu)是將四邊形環(huán)狀半導(dǎo)體11b和外圍貫通電極14b添加到圖4中顯示的結(jié)構(gòu)作為進(jìn)一步的保護(hù)環(huán)。結(jié)果，能夠進(jìn)一步減少內(nèi)部貫通電極12和半導(dǎo)體基片11之間產(chǎn)生的電容。
圖6顯示了通過進(jìn)一步修改圖5中的貫通電極獲得的貫通電極。形成圖5中的內(nèi)部貫通電極12的區(qū)域橫截面為方形，并且在該區(qū)域里面布置柱形半導(dǎo)體11d。另一方面，形成圖6中的內(nèi)部貫通電極12的區(qū)域橫截面為矩形，并且在該區(qū)域里面布置柱形半導(dǎo)體11d。這些區(qū)域中每一個的里面都用內(nèi)部貫通導(dǎo)電層12a填充。
內(nèi)部貫通電極12、四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極14、第二四邊形環(huán)狀半導(dǎo)體11b、第二外圍貫通電極14b以及供外部連接之用的焊盤31的結(jié)構(gòu)，與圖5中的那些相同。在圖6中，與圖5中相同的組成部分用相同的參考數(shù)字指示，并且其說明被省略。如圖6所示，構(gòu)造這個例子，以便內(nèi)部貫通電極12的橫截面形狀為矩形，并且改變柱形半導(dǎo)體11d的排列。同樣在這種情況下，使內(nèi)部貫通電極12里面布置的相鄰柱形半導(dǎo)體11d之間的間隔相等。間隔的同等化允許這些空間用內(nèi)部貫通導(dǎo)電層12a均勻地填充。通過使內(nèi)部貫通電極12的橫截面形狀為矩形，包圍內(nèi)部貫通電極12的四邊形環(huán)狀半導(dǎo)體11a、外圍貫通電極14、第二四邊形環(huán)狀半導(dǎo)體11b以及第二外圍貫通電極14b同樣形狀改變。
在圖6中，盡管柱形半導(dǎo)體11d的橫截面形狀為方形，但是同樣可以使用矩形。亦即，柱形半導(dǎo)體11d的形狀不限，只要柱形半導(dǎo)體11d的形狀是形成以致相鄰柱形半導(dǎo)體之間的間隔近似相等，以便用導(dǎo)電層一致地填充間隔。由于電阻值取決于內(nèi)部貫通電極12的形狀以及柱形半導(dǎo)體11d的形狀而變化，所以能夠根據(jù)需要的電阻值或電容值改變其形狀。用這種方式，通過電阻值或電容值確定內(nèi)部貫通電極12的區(qū)域和柱形半導(dǎo)體11d的形狀。貫通電極阻抗減少允許半導(dǎo)體芯片之間的高速數(shù)據(jù)傳送。
圖7和8分別顯示了數(shù)據(jù)，所述數(shù)據(jù)顯示了本申請的發(fā)明人獲得的上述實施例的效果。圖7顯示了貫通電極電容與外圍層數(shù)目的相關(guān)性，而圖8則顯示了在存在和不存在外圍層的情況下的貫通電極電容與絕緣層(氧化層)厚度的相關(guān)性。讓沒有任何外圍層的貫通電極電容為1作為參考值，通過使用一個外圍層，相對貫通電極電容有利地減少了3倍，通過使用兩個外圍層減少了5倍，并且通過使用5個外圍層減少了6.5倍。如圖7中的結(jié)果指出的那樣，通過使用單個外圍層，基本得到了貫通電極的粗略電容目標(biāo)(在圖7中用虛線指示)。圖8顯示了當(dāng)氧化膜用作絕緣層時貫通電極電容的氧化層厚度相關(guān)性。在此，實線A指示沒有任何外圍層的情況，而實線B則指示提供了一個外圍層的情況。由于處于浮置狀態(tài)中的外圍層減少了層厚度相關(guān)性，所以在絕緣層的耐壓能夠允許的范圍之內(nèi)，能夠隨意選擇絕緣層的層厚度，而不必對電容值給予重視。
根據(jù)這個實施例的貫通電極包含內(nèi)部貫通電極以及圍繞其外圍布置的處于浮置狀態(tài)的外圍層。由于內(nèi)部貫通電極在其中包括以等距布置的柱形半導(dǎo)體，所以它能夠由薄的導(dǎo)電層形成。布置(一個或多個)外圍層允許半導(dǎo)體基片和內(nèi)部貫通電極之間的電容顯著減少。這種結(jié)構(gòu)的使用提供了電容值小且易于生產(chǎn)的貫通電極以及能夠高速傳送數(shù)據(jù)的具有這種貫通電極的三維半導(dǎo)體器件。
(第二實施例)參考圖9A到9C以及圖10A和10B，作為其第二實施例來說明根據(jù)本發(fā)明的三維半導(dǎo)體器件的生產(chǎn)過程。圖9A到9C以及圖10A和10B中的截面圖分別顯示了多個三維半導(dǎo)體器件的貫通電極中的一個。在此，與第一實施例中相同的組成部分用相同的參考數(shù)字指示。
如圖9A所示，通過向半導(dǎo)體基片11施加平板印刷、蝕刻以及類似技術(shù)，形成用于內(nèi)部貫通電極12的溝槽(trench)18和用于外圍貫通電極14的溝槽19。通過溝槽18和溝槽19在半導(dǎo)體基片11中形成四邊形環(huán)狀半導(dǎo)體11a和柱形半導(dǎo)體11d。形成溝槽18以具有相等的寬度，并且溝槽19被形成為等于或小于溝槽18的尺寸。使溝槽18的寬度相等使得溝槽18能夠用具有相同厚度的導(dǎo)電層一致地填滿，并且與此同時，溝槽19能夠也被填滿。
下一步，如圖9B所示，在半導(dǎo)體基片11的整個表面之上沉積絕緣層。從整個半導(dǎo)體基片之上形成的絕緣層中，供內(nèi)部貫通電極12之用的溝槽18中形成的絕緣層被稱作內(nèi)部貫通電極絕緣層13，而供外圍貫通電極14之用的溝槽19中形成的絕緣層則被稱作外圍貫通電極絕緣層15。
如圖9C所示，使用CVD方法在半導(dǎo)體基片11的整個表面之上形成導(dǎo)電層。用這種方式，用導(dǎo)電層填充供內(nèi)部貫通電極12之用的溝槽18和供外圍貫通電極14之用的溝槽19。在這種場合，由于溝槽18被柱形半導(dǎo)體11d以等距分隔成多個，所以它們能夠用薄的導(dǎo)電層填充。薄的導(dǎo)電層的形成能夠提供具有均勻?qū)淤|(zhì)量的導(dǎo)電層。從整個半導(dǎo)體基片之上形成的導(dǎo)電層中，供內(nèi)部貫通電極12之用的溝槽18中形成的導(dǎo)電層被稱作內(nèi)部貫通導(dǎo)電層12a，而供外圍貫通電極14之用的溝槽19中形成的導(dǎo)電層則被稱作外圍貫通導(dǎo)電層14a。
在這之后，執(zhí)行平整過程，并且在溝槽中形成內(nèi)部貫通電極12和外圍貫通電極14。作為用于導(dǎo)電層的材料，使用多晶硅、鎢、銅或其類似物。用于導(dǎo)電層的形成方法除了CVD方法之外可以包括濺射、電鍍以及類似技術(shù)。由于在不向其供應(yīng)電勢的浮置狀態(tài)下使用外圍貫通電極14，所以結(jié)構(gòu)可以是這樣的，以致于供外圍貫通電極14之用的溝槽19尺寸減少，并且用絕緣層整個地填充，以致不形成導(dǎo)電層。
如圖10A所示，形成從內(nèi)部貫通電極12的連接布線16和用于保護(hù)芯片的絕緣層17。此時，盡管未在附圖中顯示，同樣形成晶體管元件、電容元件以及電阻元件。到內(nèi)部貫通電極12和外圍貫通電極14暴露時為止，半導(dǎo)體基片11的背面一側(cè)接地。這樣一來，就薄薄地形成了半導(dǎo)體基片11。同樣可以用兩個步驟實施半導(dǎo)體基片11的背面研磨，其中，首先將研磨執(zhí)行到中途，然后施加濕拋光或干拋光。
在已經(jīng)受了背面研磨的半導(dǎo)體基片11的背面上，形成絕緣層33，提供用于建立與內(nèi)部貫通電極12連接的通孔，并且形成焊盤31。在這之后，半導(dǎo)體基片11被分成芯片，其每一個都構(gòu)成具有貫通電極的半導(dǎo)體芯片10(參考圖10B)。在此，焊盤形成在背面一側(cè)，但是它可以代替地形成在表面一側(cè)，具體地形成在內(nèi)部貫通電極12上或者連接布線16上。進(jìn)而，焊盤還可以既形成在表面上又形成在背面上。如圖3所示，其顯示了根據(jù)本發(fā)明的三維器件，在背面一側(cè)具有焊盤31的半導(dǎo)體芯片10與在表面一側(cè)具有焊盤32的半導(dǎo)體芯片20連接，其中，通過半導(dǎo)體芯片10的焊盤31和半導(dǎo)體芯片20的焊盤32建立兩個芯片的連接。在此，為了確保半導(dǎo)體芯片10和20的可靠性和電特性，希望用樹脂型膠粘劑34密封半導(dǎo)體芯片10和20之間的連接部分。
在上述實施例中，貫通電極已用于在其上形成晶體管元件、電容元件或電阻元件的半導(dǎo)體芯片中，但是貫通電極同樣可以用于在其上未形成晶體管的內(nèi)插器或其類似物中。
如上所述，通過本實施例的生產(chǎn)過程能夠形成貫通電極和半導(dǎo)體器件。本發(fā)明的說明的特征使得可以獲得電容值小且易于生產(chǎn)的貫通電極以及能夠高速傳送數(shù)據(jù)的具有這種貫通電極的三維半導(dǎo)體器件。
已關(guān)于其特定實施例說明了本發(fā)明，可以理解，本發(fā)明并不限于此，在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種改變和修改。進(jìn)而，上述實施例包含了本發(fā)明的各個方面，并且通過適當(dāng)結(jié)合披露的組成特征，能夠從這些實施例中提取本發(fā)明的各個方面。例如，即使披露的組成特征清除一些組成特征也具有預(yù)定效果的本發(fā)明的任何方面，也能夠被提取作為發(fā)明。
權(quán)利要求
1.一種貫通電極，其穿透半導(dǎo)體基片并且與所述半導(dǎo)體基片絕緣隔離，所述貫通電極包含內(nèi)部貫通電極；四邊形環(huán)狀半導(dǎo)體；以及外圍貫通電極，其中，所述四邊形環(huán)狀半導(dǎo)體圍繞所述內(nèi)部貫通電極形成，并且所述外圍貫通電極圍繞所述四邊形環(huán)狀半導(dǎo)體形成。
2.根據(jù)權(quán)利要求1所述的貫通電極，其中，所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極均處于未供應(yīng)電勢的浮置狀態(tài)。
3.根據(jù)權(quán)利要求2所述的貫通電極，其中，所述內(nèi)部貫通電極、所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極通過絕緣層相互絕緣隔離。
4.根據(jù)權(quán)利要求2所述的貫通電極，其中所述內(nèi)部貫通電極包括柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層；所述柱形半導(dǎo)體具有方形或矩形橫截面形狀；以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間同樣間隔的方式布置所述柱形半導(dǎo)體；并且用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間的空間。
5.根據(jù)權(quán)利要求2所述的貫通電極，其中所述內(nèi)部貫通電極包括多個柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層；所述柱形半導(dǎo)體中的每一個都具有方形或矩形橫截面形狀；以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰的所述柱形半導(dǎo)體之間同樣間隔的方式布置所述柱形半導(dǎo)體；并且用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰的所述柱形半導(dǎo)體之間的空間。
6.根據(jù)權(quán)利要求4或5所述的貫通電極，其中，所述柱形半導(dǎo)體通過內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離。
7.根據(jù)權(quán)利要求2所述的貫通電極，其中，所述四邊形環(huán)狀半導(dǎo)體通過所述內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離，并且通過所述外圍貫通電極絕緣層與所述外圍貫通導(dǎo)電層絕緣隔離。
8.根據(jù)權(quán)利要求2所述的貫通電極，其中，所述外圍貫通電極包括所述外圍貫通導(dǎo)電層和所述外圍貫通電極絕緣層，并且通過所述外圍貫通電極絕緣層與所述四邊形環(huán)狀半導(dǎo)體和所述半導(dǎo)體基片絕緣隔離。
9.根據(jù)權(quán)利要求2所述的貫通電極，其中，組成所述外圍貫通電極的所述外圍貫通導(dǎo)電層和所述外圍貫通電極絕緣層中每一個的厚度，分別小于組成所述內(nèi)部貫通電極的所述內(nèi)部貫通導(dǎo)電層和所述內(nèi)部貫通電極絕緣層中各自一個的厚度。
10.根據(jù)權(quán)利要求2所述的貫通電極，進(jìn)一步包含布置在所述外圍貫通電極外面的至少一個外圍層，所述至少一個外圍層包括四邊形環(huán)狀半導(dǎo)體和外圍貫通電極。
11.根據(jù)權(quán)利要求1所述的貫通電極，其中，所述內(nèi)部貫通電極直接連接到焊盤，或者經(jīng)由連接布線間接連接到焊盤。
12.一種通過堆疊半導(dǎo)體芯片形成的半導(dǎo)體器件，所述半導(dǎo)體芯片中的每一個都包含內(nèi)部貫通電極，其穿透半導(dǎo)體基片；四邊形環(huán)狀半導(dǎo)體，其圍繞所述內(nèi)部貫通電極形成；以及外圍貫通電極，其圍繞所述四邊形環(huán)狀半導(dǎo)體的外圍形成。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述四邊形環(huán)狀半導(dǎo)體和所述外圍貫通電極均處于未供應(yīng)電勢的浮置狀態(tài)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述內(nèi)部貫通電極包括多個柱形半導(dǎo)體和內(nèi)部貫通導(dǎo)電層，并且通過內(nèi)部貫通電極絕緣層與所述四邊形環(huán)狀半導(dǎo)體絕緣隔離。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，以所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間或者相鄰的所述柱形半導(dǎo)體之間同樣間隔的方式布置所述多個柱形半導(dǎo)體；并且其中，用所述內(nèi)部貫通導(dǎo)電層填充所述四邊形環(huán)狀半導(dǎo)體和所述柱形半導(dǎo)體的相對面之間以及相鄰的所述柱形半導(dǎo)體之間的空間。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述柱形半導(dǎo)體中的每一個通過所述內(nèi)部貫通電極絕緣層與所述內(nèi)部貫通導(dǎo)電層絕緣隔離。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，進(jìn)一步包含布置在所述外圍貫通電極外面的至少一個外圍層，所述至少一個外圍層包括四邊形環(huán)狀半導(dǎo)體和外圍貫通電極。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述內(nèi)部貫通電極直接連接到焊盤，或者經(jīng)由連接布線間接連接到焊盤；并且其中，所述半導(dǎo)體芯片通過所述焊盤進(jìn)行堆疊。
全文摘要
穿透半導(dǎo)體基片并且與半導(dǎo)體基片絕緣隔離的貫通電極包括內(nèi)部貫通電極、四邊形環(huán)狀半導(dǎo)體以及外圍貫通電極。四邊形環(huán)狀半導(dǎo)體圍繞內(nèi)部貫通電極形成，并且外圍貫通電極圍繞四邊形環(huán)狀半導(dǎo)體形成。
文檔編號H01L23/485GK1835224SQ20061005966
公開日2006年9月20日 申請日期2006年3月17日 優(yōu)先權(quán)日2005年3月17日
發(fā)明者內(nèi)山士郎 申請人:爾必達(dá)存儲器株式會社