專利名稱：包括電阻器的半導(dǎo)體裝置及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制備方法，更具體地，涉及一種包括具有充分電阻的電阻器并實現(xiàn)高集成度的半導(dǎo)體裝置及其制備方法。
背景技術(shù)：
半導(dǎo)體存儲裝置一般包括以規(guī)則間隔布置多個單位單元的單元區(qū)和鄰近單元區(qū)布置并驅(qū)動和控制單位單元的周邊區(qū)。周邊區(qū)中，形成了晶體管、二極管和電阻器，其驅(qū)動單位單元。
傳統(tǒng)上，作為形成在周邊區(qū)的電阻器，采用半導(dǎo)體襯底中由雜質(zhì)擴(kuò)散層形成的阱電阻器，或者形成在半導(dǎo)體襯底上的多晶硅電阻器。而且，阱電阻器和多晶硅電阻器共同形成在周邊區(qū)的不同區(qū)域中，具有電路需要的電阻值的電阻器被選擇和使用。例如，Kazuo Ogasawara提出的題為“Semiconductordevice with a resistor of polycrystalline silicon”的美國專利第4,620,212號中公開了包括多晶硅電阻器的半導(dǎo)體裝置。而且，Sakoh提出的題為“Semiconductor memory device having a reduced area for a resistor element”的美國專利第6,172,389號中公開了一種半導(dǎo)體存儲裝置，其在柵極電極形成后于形成接觸源極/漏極區(qū)的接觸塞時在周邊區(qū)形成多晶硅電阻器。
另一方面，有源元件例如晶體管已經(jīng)連續(xù)地以更高的程度集成，以日益增加的速度實現(xiàn)工作。然而，在作為無源器件的電阻器的情況，為了滿足電路所需的大電阻值，限制了電阻器尺度的減小。也就是說，為了獲得大的電阻值，應(yīng)當(dāng)增加電阻器的長度。然而，這種情況下，電阻器面積與芯片面積的比例增加，于是總的芯片面積增加，這與更高的集成度相悖。因此，高度集成半導(dǎo)體裝置中采用的電阻器應(yīng)具有小面積和充分大的電阻值。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種包括具有減小的面積的電阻器的半導(dǎo)體裝置及其制備方法。
本發(fā)明還提供了一種包括在減小的面積中具有充分大電阻值的電阻器的半導(dǎo)體裝置及其制備方法。
按照本發(fā)明的一方面，提供一種半導(dǎo)體裝置，其包括具有充分大的電阻值和減小的面積的電阻器。該半導(dǎo)體裝置包括設(shè)置在半導(dǎo)體襯底中以定義相互間隔的至少兩個有源區(qū)的隔離絕緣層。阱電阻器圖形設(shè)置在所述隔離絕緣層的下面以連接所述有源區(qū)。上電阻器圖形設(shè)置在所述隔離絕緣層上位于所述有源區(qū)之間。電阻器連接器電連接所述有源區(qū)中選出的一個與所述上電阻器圖形，使得所述阱電阻器圖形和所述上電阻器圖形串聯(lián)連接。
一實施例中，阱電阻器圖形可以是摻有N型或P型雜質(zhì)離子的雜質(zhì)擴(kuò)散層。
另一實施例中，上電阻器圖形可以是多晶硅層圖形。該多晶硅層圖形可以摻有N型或P型雜質(zhì)離子。
另一實施例中，上電阻器圖形可以與多晶硅柵極電極同時形成。
另一實施例中，阱電阻器圖形在平面圖中觀察時可以具有矩形形狀，并且具有對應(yīng)于所述有源區(qū)之間的距離的長度和垂直于所述長度的寬度。這種情況下，上電阻器圖形可以設(shè)置在所述阱電阻器圖形上方，并且在平面圖中觀察時具有沿著與所述阱電阻器圖形相同的長度方向和寬度方向的矩形形狀。
另一實施例中，可以通過隔離絕緣層在有源區(qū)之間定義至少一個半導(dǎo)體區(qū)。這種情況下，有源區(qū)和至少一個半導(dǎo)體區(qū)可以通過阱電阻器圖形相互連接。而且，可以在半導(dǎo)體區(qū)的半導(dǎo)體襯底上設(shè)置電阻器間絕緣層，以使上電阻器圖形與阱電阻器圖形電絕緣。
另一實施例中，可以在半導(dǎo)體襯底上設(shè)置層間絕緣層以覆蓋上電阻器圖形。這種情況下，電阻器連接器設(shè)置為穿過層間絕緣層。電阻器連接器可以是穿過層間絕緣層且既接觸有源區(qū)中選出的一個也接觸上電阻器圖形的鄰近選出的一個有源區(qū)的一個端部的電阻器接觸塞。或者，電阻器連接器可以包括穿過層間絕緣層并接觸有源區(qū)中選出的一個的第一電阻器接觸塞，穿過層間絕緣層并接觸上電阻器圖形的鄰近選出的一個有源區(qū)的一個端部的第二電阻器接觸塞，以及設(shè)置在層間絕緣層上以連接第一和第二電阻器接觸塞的電阻器連接互連。
另一實施例中，可以進(jìn)一步包括穿過層間絕緣層并接觸有源區(qū)中另一個的第一互連接觸塞和接觸上電阻器圖形的另一端部的第二互連接觸塞。第一互連和第二互連可以設(shè)置在層間絕緣層上，以分別接觸第一互連接觸塞和第二互連接觸塞。
按照本發(fā)明的另一方面，提供一種制備半導(dǎo)體裝置的方法。該方法包括在半導(dǎo)體襯底中形成隔離絕緣層以定義相互間隔的至少兩個有源區(qū)。在半導(dǎo)體襯底中在隔離絕緣層的下面形成阱電阻器圖形以連接有源區(qū)。在隔離絕緣層上在有源區(qū)之間形成上電阻器圖形。形成電阻器連接器以電連接有源區(qū)中選出的一個與上電阻器圖形的鄰近選出的一個有源區(qū)的一個端部，使得阱電阻器圖形和上電阻器圖形串聯(lián)連接。
一實施例中，形成阱電阻器圖形可以包括形成露出有源區(qū)和位于有源區(qū)之間的隔離絕緣層的掩模圖形；以及使用該掩模圖形作為離子注入掩模，將雜質(zhì)離子注入半導(dǎo)體襯底中。
另一實施例中，上電阻器圖形可以由多晶硅層圖形形成。這種情況下，上電阻器圖形可以與多晶硅柵極電極同時形成。
另一實施例中，形成隔離絕緣層可以進(jìn)一步包括在有源區(qū)之間定義至少一個半導(dǎo)體區(qū)。這種情況下，形成阱電阻器圖形前，可以在半導(dǎo)體區(qū)的半導(dǎo)體襯底上形成電阻器間絕緣層，以使上電阻器圖形與阱電阻器圖形電絕緣。
另一實施例中，形成上電阻器圖形之后，可以在半導(dǎo)體襯底上形成層間絕緣層以覆蓋上電阻器圖形。這種情況下，電阻器連接器可以形成為穿過層間絕緣層。
另一實施例中，形成電阻器連接器可以包括構(gòu)圖層間絕緣層，以形成接連露出有源區(qū)中選出的一個和上電阻器圖形的鄰近選出的一個有源區(qū)的一個端部的電阻器接觸孔；以及形成填充電阻器接觸孔的電阻器接觸塞。或者，形成電阻器連接器可以包括構(gòu)圖層間絕緣層，以形成分別露出有源區(qū)中選出的一個和上電阻器圖形的鄰近選出的一個有源區(qū)的一個端部的第一電阻器接觸孔和第二電阻器接觸孔；形成分別填充第一電阻器接觸孔和第二電阻器接觸孔的第一電阻器接觸塞和第二電阻器接觸塞；以及在層間絕緣層上形成電阻器連接互連以連接第一電阻器接觸塞和第二電阻器接觸塞。
另一實施例中，在形成電阻器連接器時，可以同時形成穿過層間絕緣層接觸有源區(qū)中另一個的第一互連接觸塞和穿過層間絕緣層接觸上電阻器圖形的另一端部的第二互連接觸塞。
另一實施例中，形成上電阻器圖形之后，可以形成絕緣間隔以覆蓋上電阻器圖形的側(cè)壁。進(jìn)一步，可以在半導(dǎo)體襯底的有源區(qū)的表面中形成摻有與所述阱電阻器圖形相同導(dǎo)電類型的雜質(zhì)離子且具有高于阱電阻器圖形的雜質(zhì)濃度的高摻雜層。


通過參照附圖詳細(xì)地說明其示范性實施例，本發(fā)明的以上和其它特征和優(yōu)點將變得更加明顯，附圖中圖1是按照本發(fā)明一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖；圖2是沿圖1所示I-I′線截取的截面視圖；圖3是按照本發(fā)明另一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖；圖4是沿圖3所示II-II′線截取的截面視圖；圖5是按照本發(fā)明另一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖；圖6是沿圖5所示III-III′線截取的截面視圖；圖7至10是示出按照本發(fā)明一實施例制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖；圖11是示出按照本發(fā)明另一實施例制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖；圖12和13是示出按照本發(fā)明另一實施例制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖。
具體實施例方式
現(xiàn)參照示出本發(fā)明優(yōu)選實施例的附圖，更加充分地說明本發(fā)明。但是，本發(fā)明可以實施為不同地形式，并且不應(yīng)解釋為限于這里舉出的實施例。附圖中，如果描述一層在另一層或襯底上，該層可直接形成在另一層或襯底“上”，或者其間可以插入有另一層。類似的附圖標(biāo)記在整個說明書中指代類似的元件。
圖1是按照本發(fā)明一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖，和圖2是沿圖1所示I-I′線截取的截面視圖。
參照圖1和2，隔離絕緣層102設(shè)置在半導(dǎo)體襯底100中。隔離絕緣層102定義相互間隔開的至少兩個有源區(qū)103a和103b。半導(dǎo)體襯底100可以是摻有第一導(dǎo)電類型雜質(zhì)離子的硅襯底。例如，半導(dǎo)體襯底100可以P型硅襯底。隔離絕緣層102可以是氧化硅層。此后，為了方便，圖1左側(cè)示出的有源區(qū)稱為第一有源區(qū)103a，圖1右側(cè)示出的有源區(qū)稱為第二有源區(qū)103b。阱電阻器圖形104設(shè)置在隔離絕緣層102的下面，以連接第一有源區(qū)103a和第二有源區(qū)103b。一個實施例中，阱電阻器圖形104設(shè)置在鄰近半導(dǎo)體襯底100的單元區(qū)的周邊區(qū)。阱電阻器圖形104是與第一導(dǎo)電類型相反的第二導(dǎo)電類型的雜質(zhì)擴(kuò)散層。例如，半導(dǎo)體襯底100是P型硅襯底時，阱電阻器圖形104可以是N型雜質(zhì)擴(kuò)散層，例如砷(As)、磷(P)、或銻(Sb)。
上電阻器圖形106設(shè)置在位于有源區(qū)103a與103b之間的隔離絕緣層102上。上電阻器圖形106可以是多晶硅層圖案。該多晶硅層圖案可以摻有N型雜質(zhì)離子或P型雜質(zhì)離子。絕緣間隔108由例如氮化硅層的絕緣層制成，可以設(shè)置在上電阻器圖形106的側(cè)壁上。
如圖1所示，阱電阻器圖形104可具有矩形形狀，具有對應(yīng)于相互連接有源區(qū)103a和103b的直方向的長度L1，和垂直于長度L1的寬度W1。然而，阱電阻器圖形104不限于此，而可以修改成具有各種形狀，例如Z字型，從而增加阱電阻器圖形104的電阻值。上電阻器圖形106設(shè)置在阱電阻器圖形104上方，并通過位于有源區(qū)103a和103b之間的隔離絕緣層102與阱電阻器圖形104電絕緣。上電阻器圖形106可以設(shè)置在阱電阻器圖形104上方，以具有與阱電阻器圖形104基本上相同的形狀。然而，上電阻器圖形106不限于這種形狀，而可以修改成具有各種形狀從而增加電阻值。在阱電阻器圖形104具有如上所述的矩形形狀的情況下，上電阻器圖形106也具有矩形形狀，具有沿著阱電阻器圖形104的長度L1和寬度W1的相同方向的長度L2和寬度W2。這種情況下，上電阻器圖形106的長度L2可以小于阱電阻器圖形104的長度L1。另一方面，上電阻器圖形106的寬度W2可以小于阱電阻器圖形104的寬度W1?；蛘?，上電阻器圖形106的寬度W2可以大于阱電阻器圖形104的寬度W1。
仍參照圖1和2，可以在半導(dǎo)體襯底100的有源區(qū)103a和103b的表面上設(shè)置高摻雜層110。該高摻雜層110是摻有與阱電阻器圖形104相同導(dǎo)電類型的雜質(zhì)離子的區(qū)域。例如，阱電阻器圖形104和高摻雜層110可以是N型雜質(zhì)擴(kuò)散層。這種情況下，高摻雜層110可以具有比阱電阻器圖形104高的雜質(zhì)濃度。例如，高摻雜層110的雜質(zhì)濃度可以等于形成在單元區(qū)的源極/漏極區(qū)的雜質(zhì)濃度。
在半導(dǎo)體襯底100上，設(shè)置了覆蓋上電阻器圖形106的層間絕緣層118。層間絕緣層118可以是氧化硅層，例如未摻雜硅酸鹽玻璃(USG)層、硼磷硅酸鹽玻璃(BPSG)層、磷硅酸鹽玻璃(PSG)層、或者原硅酸四乙酯(TEOS)層。阱電阻器圖形104與上電阻器圖形106通過穿過層間絕緣層118的電阻器連接器125相互電連接。如圖2所示，電阻器連接器125可以包括穿過層間絕緣層118接觸第一有源區(qū)103a的半導(dǎo)體表面的第一電阻器接觸塞120a，穿過層間絕緣層118接觸上電阻器圖形106鄰近第一有源區(qū)103a的一個端部的第二電阻器接觸塞120b，和設(shè)置在層間絕緣層118上以接觸第一和第二電阻器接觸塞120a和120b的上表面并使第一和第二電阻器接觸塞120a和120b相互連接的電阻器連接互連124。圖1中，第一和第二電阻器接觸塞120a和120b分別由兩個接觸塞形成。然而，第一和第二電阻器接觸塞120a和120b中每個的數(shù)量不限于此，而是可以按照裝置的設(shè)計規(guī)則進(jìn)行各種修改。即，第一和第二電阻器接觸塞120a和120b可以由單個接觸塞形成，或者可以由多個接觸塞，例如至少三個形成。單個或多個接觸塞的構(gòu)思適用于以下描述的本發(fā)明的其它實施例。
第二有源區(qū)103b的半導(dǎo)體表面接觸穿過層間絕緣層118的第一互連接觸塞122a，且第一互連接觸塞122a的上表面接觸設(shè)置在層間絕緣層118上的第一互連124a。而且，上電阻器圖形106的另一端部接觸穿過層間絕緣層118的第二互連接觸塞122b，且第二互連接觸塞122b的上表面接觸設(shè)置在層間絕緣層118上的第二互連124b。
如上所述，按照本發(fā)明，上電阻器圖形106設(shè)置在隔離絕緣層102上位于阱電阻器圖形104上方。而且，阱電阻器圖形104和上電阻器圖形106通過電阻器連接器125相互在電氣上串聯(lián)。阱電阻器圖形104和上電阻器圖形106通過電阻器連接器125相互串聯(lián)以形成半導(dǎo)體裝置的電阻器。此時，上電阻器圖形106重疊阱電阻器圖形104，以具有基本上等于、或者小于阱電阻器圖形104的面積。結(jié)果，本發(fā)明的電阻器可以具有充分大的電阻值并具有小于傳統(tǒng)電阻器的面積。
另一方面，阱電阻器圖形104和上電阻器圖形106的溫度可能由于增加施加在包括阱電阻器圖形104和上電阻器圖形106的電阻器上的功率所產(chǎn)生的焦耳熱而增加。由于阱電阻器圖形104形成在熱導(dǎo)率高于隔離絕緣層102的半導(dǎo)體襯底100中，所以可以穩(wěn)定地抑制阱電阻器圖形104的溫升。然而，在上電阻器圖形106設(shè)置在具有較低熱導(dǎo)率的隔離絕緣層102上的情況下，熱沒有得到有效地耗散，于是上電阻器圖形106的溫度可以增加到超過閾值溫度。這種情況下，通過金屬原子因電流在第一和第二互連124a和124b移動的電遷移現(xiàn)象，可能在第一和第二互連124a和124b中產(chǎn)生開路失效。尤其是，在第一和第二互連124a和124b由比如鋁的具有低熔點的金屬形成的情況，因電遷移現(xiàn)象的開路失效可能更加嚴(yán)重。然而，按照本發(fā)明，在上電阻器圖形106中產(chǎn)生的焦耳熱可以經(jīng)由第二電阻器接觸塞120b、電阻器連接互連124和第一電阻器接觸塞120a通過熱導(dǎo)率高于隔離絕緣層102的半導(dǎo)體襯底得以有效的耗散。因此，上電阻器圖形106的溫升可被抑制到穩(wěn)定的范圍，于是，可以防止互連的開路失效。
圖3是按照本發(fā)明另一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖；和圖4是沿圖3所示II-II′線截取的截面視圖。
參照圖3和4，用于連接阱電阻器圖形104和上電阻器圖形106的電阻器連接器由穿過層間絕緣層118的電阻器接觸塞220形成，其接連接觸第一有源區(qū)103a和上電阻器圖形106靠近第一有源區(qū)103a的一個端部。本實施例中，不同于上述的本發(fā)明的實施例，上電阻器圖形106中產(chǎn)生的焦耳熱可以通過電阻器接觸塞220更直接傳導(dǎo)至半導(dǎo)體襯底100，而不通過電阻器連接互連，如圖2的電阻器連接互連124。因此，上電阻器圖形106中產(chǎn)生的焦耳熱可得到更有效的耗散，于是，上電阻器圖形106的溫升可被更可靠地抑制。
圖5是按照本發(fā)明另一實施例的包括電阻器的半導(dǎo)體裝置的平面視圖；和圖6是沿圖5所示III-III′線截取的截面視圖。
參照圖5和6，用于定義有源區(qū)103a和103b以及位于有源區(qū)103a和103b之間的半導(dǎo)體區(qū)303′的隔離絕緣層302設(shè)置在半導(dǎo)體襯底100中。有源區(qū)103a和103b以及半導(dǎo)體區(qū)303′通過設(shè)置在隔離絕緣層302下面的阱電阻器圖形304相互連接。
由隔離絕緣層302定義的半導(dǎo)體區(qū)303′是通過隔離絕緣層302露出的頂部半導(dǎo)體襯底100的區(qū)域。上電阻器圖形106可以設(shè)置在有源區(qū)103a和103b之間的隔離絕緣層302上以橫越半導(dǎo)體區(qū)303′。半導(dǎo)體區(qū)303′的形狀和數(shù)量可根據(jù)設(shè)計規(guī)則進(jìn)行各種變化。上電阻器圖形106通過至少設(shè)置在半導(dǎo)體區(qū)303′上的電阻器間絕緣層305與阱電阻器圖形304電絕緣。如圖6所示，電阻器間絕緣層305可以接連地設(shè)置在隔離絕緣層302和半導(dǎo)體區(qū)303′上以重疊上電阻器圖形106。電阻器間絕緣層305可以與形成在半導(dǎo)體襯底100的單元區(qū)中的MOS晶體管的柵極絕緣層同時形成，并由氧化硅層、氮氧化硅層、或高k介電層形成。
使用半導(dǎo)體區(qū)303′以使上電阻器圖形106具有可復(fù)制的形狀。通常，可以使用淺溝槽隔離(STI)方法形成隔離絕緣層302。此時，當(dāng)隔離絕緣層在有源區(qū)之間具有大寬度時，在使用STI法形成隔離絕緣層過程期間可以產(chǎn)生凹陷(dishing)現(xiàn)象。結(jié)果，隔離絕緣層302可以具有凹的上表面。這種情況下，由于隔離絕緣層可變的凹的上表面，上電阻器圖形106就不能夠具有可復(fù)制的形狀，于是，實際的電阻值可能不同于設(shè)計值。按照本實施例，通過定義在有源區(qū)103a和103b之間的至少一個半導(dǎo)體區(qū)303′，當(dāng)在圖6所示的剖面視圖中觀看時，隔離絕緣層302具有可以抑制凹陷現(xiàn)象在有源區(qū)103a和103b之間產(chǎn)生的足夠窄的寬度。因此，上電阻器圖形106可以具有更加穩(wěn)定和可復(fù)制的形狀。
如圖6所示，阱電阻器圖形304和上電阻器圖形106可以通過電阻器連接器125相互連接，電阻器連接器125包括第一電阻器接觸塞120a、第二電阻器接觸塞120b和電阻器連接互連124?；蛘撸鐖D4所示，阱電阻器圖形304和上電阻器圖形106可以通過穿過層間絕緣層118的單個電阻器接觸塞相互連接，該單個電阻器接觸塞接觸第一有源區(qū)103a和上電阻器圖形106的一個端部。
下文將說明按照本發(fā)明實施例的制備包括電阻器的半導(dǎo)體裝置的方法。
圖7至10是示出按照本發(fā)明實施例的制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖。圖7至10是沿著圖1所示I-I′的剖面視圖。
參照圖1和7，在半導(dǎo)體襯底100中形成隔離絕緣層102，以定義相互隔開的兩個有源區(qū)103a和103b。半導(dǎo)體襯底100可以是摻有第一導(dǎo)電類型、例如P型的雜質(zhì)離子的P型硅襯底。隔離絕緣層102可以使用STI法由氧化硅層形成。在具有隔離絕緣層102的半導(dǎo)體襯底100上形成露出有源區(qū)103a和103b以及其間的隔離絕緣層102的掩模圖形(未示出)。該掩模圖形可以由光致抗蝕劑圖形形成。然后，使用掩模圖形作為離子注入掩模將雜質(zhì)離子注入半導(dǎo)體襯底100中，以在隔離絕緣層102和有源區(qū)103a和103b的下面形成阱電阻器圖形104從而連接有源區(qū)103a和103b。這種情況下，阱電阻器圖形104可以是具有與半導(dǎo)體襯底100相反導(dǎo)電類型的第二導(dǎo)電類型的雜質(zhì)擴(kuò)散層。例如，如果半導(dǎo)體襯底是P型硅襯底，則阱電阻器圖形104是N型雜質(zhì)擴(kuò)散層。如圖1所示，阱電阻器圖形104可以具有矩形形狀，但可形成其它形狀，而不限于矩形形狀。形成阱電阻器圖形104后，去除掩模圖形。在掩模圖形是光致抗蝕劑圖形的情況，可使用氧等離子體通過灰化工藝去除光致抗蝕劑圖形。
參考圖1和8，在具有阱電阻器圖形104的半導(dǎo)體襯底上形成上電阻器層(未示出)。上電阻器層可以由多晶硅層形成。該多晶硅層可以通過離子注入工藝摻有N型或P型雜質(zhì)離子?；蛘?，該多晶硅層可以原位摻有N型或P型雜質(zhì)離子。然后，構(gòu)圖上電阻器層，以形成在有源區(qū)103a和103b之間的隔離絕緣層102上的電阻器圖形106。上電阻器圖形106可以形成在阱電阻器圖形104上，以具有與阱電阻器圖形104基本上相同的形狀。例如，在圖1所示阱電阻器圖形104具有矩形形狀的情況，上電阻器圖形106也具有矩形形狀。在形成上電阻器圖形106的同時，可以在半導(dǎo)體襯底100的單元區(qū)中形成多晶硅柵極電極。另一方面，在形成上電阻器層之前，可以在半導(dǎo)體襯底100上形成具有預(yù)定厚度的絕緣層(未示出)。該絕緣層與單元區(qū)的柵極絕緣層同時形成，并可由氧化硅層、氮化硅層或高k介電層形成。
絕緣間隔108可以通過一般的間隔形成工藝形成在上電阻器圖形106的側(cè)壁上。絕緣間隔108可以由氮化硅層形成。接下來，使用上電阻器圖形106和絕緣間隔108作為離子注入掩模，將雜質(zhì)離子注入半導(dǎo)體襯底100中。結(jié)果，在半導(dǎo)體襯底的有源區(qū)103a和103b的表面上形成高摻雜層110。高摻雜層110可以在于半導(dǎo)體襯底的單元區(qū)中形成MOS晶體管的源極/漏極離子注入工藝期間一道形成。這種情況下，高摻雜層110可以是具有與阱電阻器圖形104相同導(dǎo)電類型的雜質(zhì)擴(kuò)散層，并具有高于阱電阻器圖形104的雜質(zhì)濃度。
參照圖1和9，形成硅化阻擋層112，以露出上電阻器圖形106的兩個端部和覆蓋上電阻器圖形106的中部。硅化阻擋層112可以由氮化硅層形成，或者可以由包括氧化硅層和氮化硅層的疊層形成。形成硅化阻擋層112以便防止在后續(xù)硅化工藝期間在上電阻器圖形106的中部形成金屬硅化物層。因此，當(dāng)省略硅化物工藝時，可以省略硅化阻擋層112。形成硅化阻擋層112后，執(zhí)行硅化物工藝，以在上電阻器圖形106的兩個端部和有源區(qū)103a和103b上形成金屬硅化物層114。形成金屬硅化物層114從而降低后續(xù)工藝中形成的接觸塞的接觸電阻，并可以由例如硅化鈷(CoSi2)層、硅化鎳(NiSi2)層、硅化鉭(TaSi)層、或硅化鎢(WSi)層形成。接下來，在具有金屬硅化物層114的半導(dǎo)體襯底的整個表面上保形地形成蝕刻停止層116。蝕刻停止層116可以由例如氮化硅層形成。
參照圖1和圖10，在蝕刻停止層116上形成層間絕緣層118。例如，層間絕緣層118可以由諸如USG層、BPSG層、PSG層或TEOS層的氧化硅層形成。接下來，依次構(gòu)圖層間絕緣層118和蝕刻停止層116，以形成露出選自有源區(qū)103a和103b中的一個，即第一有源區(qū)103a的第一電阻器接觸孔119a和露出上電阻器圖形106鄰近第一有源區(qū)103a的一個端部的第二電阻器接觸孔119b。同時地，形成露出第二有源區(qū)103b的第一互連接觸孔121a和露出上電阻器圖形106的另一端部的第二互連接觸孔121b。當(dāng)形成金屬硅化物層114時，可以形成接觸孔119a、119b、121a和121b以便露出金屬硅化物層114。然后，在半導(dǎo)體襯底的整個表面上形成用于填充接觸孔119a、119b、121a和121b的第一導(dǎo)電層，例如鎢層，和執(zhí)行平面化工藝以形成分別填充第一電阻器接觸孔119a和第二電阻器接觸孔119b的第一電阻器接觸塞120a和第二電阻器接觸塞120b。同時，分別形成填充第一互連接觸孔121a和第二互連接觸孔121b的第一互連接觸塞122a和第二互連接觸塞122b?？梢圆捎没瘜W(xué)機(jī)械拋光(CMP)方法執(zhí)行平面化工藝。
接下來，在具有接觸塞120a、120b、122a和122b的層間絕緣層118上形成第二導(dǎo)電層，例如鋁層，并將其構(gòu)圖以形成接觸第一電阻器接觸塞120a和第二電阻器接觸塞120b的上表面的電阻器連接互連124。同時，分別形成接觸第一互連接觸塞122a和第二互連接觸塞122b的上表面的第一互連124a和第二互連124b。第一電阻器接觸塞120a、第二電阻器接觸塞120b和電阻器連接互連124構(gòu)成電阻器連接器125。阱電阻器圖形104和上電阻器圖形106通過電阻器連接互連124相互串聯(lián)，以形成半導(dǎo)體裝置的電阻器。
圖11是示出按照本發(fā)明另一實施例制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖。圖11是沿著圖3中II-II′線的剖面視圖。
參照圖3和11，在執(zhí)行圖7至9示出的工藝后，構(gòu)圖層間絕緣層118和蝕刻停止層116，以形成接連地露出選自有源區(qū)103a和103b中的一個，例如有源區(qū)103a和上電阻器圖形106鄰近第一有源區(qū)103a的一個端部的電阻器接觸孔219。同時，形成如圖10所示的第一互連接觸孔121a和第二互連接觸孔121b。然后，形成分別填充電阻器接觸孔219、第一互連接觸孔121a和第二互連接觸孔121b的電阻器接觸塞220、第一互連接觸塞122a、和第二互連接觸塞122b。按照本實施例，阱電阻器圖形104和上電阻器圖形106通過電阻器連接器220相互串聯(lián)。
圖12和13是示出按照本發(fā)明另一實施例制備包括電阻器的半導(dǎo)體裝置的方法的剖面視圖。圖12和13是沿著圖5的III-III′線的剖面視圖。
參照圖5和12，在半導(dǎo)體襯底100中形成隔離絕緣層302，以定義相互間隔的有源區(qū)103a和103b以及其間的半導(dǎo)體區(qū)303′的圖形。可使用一般的STI法形成隔離絕緣層302。半導(dǎo)體區(qū)303′是通過隔離絕緣層302露出的半導(dǎo)體襯底區(qū)域，且在有源區(qū)103a和103b之間定義的半導(dǎo)體區(qū)303′的數(shù)量和形狀可以根據(jù)設(shè)計規(guī)則進(jìn)行各種變化。如上所述，形成位于有源區(qū)103a和103b之間的半導(dǎo)體區(qū)303′以便防止在執(zhí)行STI法時造成隔離絕緣層具有凹的上表面的凹陷現(xiàn)象。接下來，執(zhí)行離子注入工藝，以形成阱電阻器圖形304。
參照圖5和13，在具有隔離絕緣層302的半導(dǎo)體襯底上形成電阻器間絕緣層305?？梢栽谛纬砂雽?dǎo)體襯底的單元區(qū)中的MOS晶體管的柵極絕緣層的同時形成電阻器間絕緣層305。電阻器間絕緣層305可以由氧化硅層、氮氧化硅層、或者高k介電層形成。然后，在有源區(qū)103a和103b之間的隔離絕緣層302上形成橫越半導(dǎo)體區(qū)303′的上電阻器圖形106。上電阻器圖形106和阱電阻器圖形304通過隔離絕緣層302和電阻器間絕緣層305相互電絕緣。
然后，通過圖8至10或圖11示出的工藝形成接觸塞和互連，于是制備出包括具有阱電阻器圖形304和上電阻器圖形106的電阻器的半導(dǎo)體裝置。
如上所述，按照本發(fā)明，與阱電阻器圖形電絕緣的上電阻器圖形形成在阱電阻器圖形上，并且上電阻器圖形和阱電阻器圖形相互串聯(lián)電連接以形成電阻器。結(jié)果，可以制備出包括具有充分大電阻值的電阻器并具有減小的芯片占據(jù)面積的半導(dǎo)體裝置。
盡管已經(jīng)參照其優(yōu)選實施例具體示出和說明了本發(fā)明，本領(lǐng)域技術(shù)人員會理解，可以在其中進(jìn)行各種形式和細(xì)節(jié)上的變化，而不脫離由權(quán)利要求書定義的發(fā)明精神和范圍。
本申請要求于2005年2月28日向韓國知識產(chǎn)權(quán)局提交的2005-0016824號韓國專利申請的優(yōu)先權(quán)，其公開的全部內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括設(shè)置在半導(dǎo)體襯底中以定義相互間隔的至少兩個有源區(qū)的隔離絕緣層；設(shè)置在所述隔離絕緣層的下面以連接所述有源區(qū)的阱電阻器圖形；設(shè)置在位于所述有源區(qū)之間的隔離絕緣層上的電阻器圖形；以及電連接所述有源區(qū)中選出的一個與所述上電阻器圖形的電阻器連接器，使得所述阱電阻器圖形和所述上電阻器圖形串聯(lián)連接。
2.按照權(quán)利要求1的裝置，其中所述阱電阻器圖形是摻有N型或P型雜質(zhì)離子的雜質(zhì)擴(kuò)散層。
3.按照權(quán)利要求1的裝置，其中所述上電阻器圖形是多晶硅層圖形。
4.按照權(quán)利要求3的裝置，其中所述多晶硅層圖形摻有N型或P型雜質(zhì)離子。
5.按照權(quán)利要求3的裝置，其中所述上電阻器圖形與多晶硅柵極電極同時形成。
6.按照權(quán)利要求1的裝置，其中所述阱電阻器圖形在平面圖中觀察時具有矩形形狀，并具有對應(yīng)于所述有源區(qū)之間的距離的長度和垂直于所述長度的寬度。
7.按照權(quán)利要求6的裝置，其中所述上電阻器圖形設(shè)置在所述阱電阻器圖形上方，并且在平面圖中觀察時具有沿著與所述阱電阻器圖形相同的長度方向和寬度方向的矩形形狀。
8.按照權(quán)利要求1的裝置，進(jìn)一步包括通過所述隔離絕緣層在所述有源區(qū)之間定義的至少一個半導(dǎo)體區(qū)。
9.按照權(quán)利要求8的裝置，其中所述有源區(qū)和所述至少一個半導(dǎo)體區(qū)通過所述阱電阻器圖形相互連接。
10.按照權(quán)利要求8的裝置，進(jìn)一步包括設(shè)置在所述半導(dǎo)體區(qū)的半導(dǎo)體襯底上的電阻器間絕緣層，以使所述上電阻器圖形與所述阱電阻器圖形電絕緣。
11.按照權(quán)利要求1的裝置，進(jìn)一步包括設(shè)置在所述半導(dǎo)體襯底上的層間絕緣層以覆蓋所述上電阻器圖形，其中所述電阻器連接器設(shè)置為穿過所述層間絕緣層。
12.按照權(quán)利要求11的裝置，其中所述電阻器連接器包括穿過所述層間絕緣層既接觸所述有源區(qū)中選出的一個也接觸所述上電阻器圖形的鄰近選出的一個所述有源區(qū)的一個端部的電阻器接觸塞。
13.按照權(quán)利要求11的裝置，其中所述電阻器連接器包括穿過所述層間絕緣層接觸所述有源區(qū)中選出的一個的第一電阻器接觸塞，穿過所述層間絕緣層接觸所述上電阻器圖形的鄰近選出的一個所述有源區(qū)的一個端部的第二電阻器接觸塞，以及設(shè)置在所述層間絕緣層上以連接所述第一和第二電阻器接觸塞的電阻器連接互連。
14.按照權(quán)利要求11的裝置，進(jìn)一步包括穿過所述層間絕緣層接觸所述有源區(qū)中另一個的第一互連接觸塞，和穿過所述層間絕緣層接觸所述上電阻器圖形的另一端部的第二互連接觸塞。
15.按照權(quán)利要求14的裝置，進(jìn)一步包括設(shè)置在所述層間絕緣層上的第一互連和第二互連，以分別接觸所述第一互連接觸塞和所述第二互連接觸塞。
16.按照權(quán)利要求1的裝置，進(jìn)一步包括設(shè)置在所述半導(dǎo)體襯底的所述有源區(qū)的表面上且摻有與所述阱電阻器圖形相同導(dǎo)電類型的雜質(zhì)離子的高摻雜層，其中所述高摻雜層的濃度高于所述阱電阻器圖形的濃度。
17.一種制備半導(dǎo)體裝置的方法，包括在半導(dǎo)體襯底中形成隔離絕緣層以定義相互間隔的至少兩個有源區(qū)；在所述半導(dǎo)體襯底中在所述隔離絕緣層的下面形成阱電阻器圖形以連接所述有源區(qū)；在所述有源區(qū)之間的隔離絕緣層上形成上電阻器圖形；以及形成電連接所述有源區(qū)中選出的一個與所述上電阻器圖形的鄰近選出的一個所述有源區(qū)的一個端部的電阻器連接器，使得所述阱電阻器圖形和所述上電阻器圖形串聯(lián)連接。
18.按照權(quán)利要求17的方法，其中形成所述阱電阻器圖形包括在所述半導(dǎo)體襯底上形成露出所述有源區(qū)和位于所述有源區(qū)之間的所述隔離絕緣層的掩模圖形；以及使用該掩模圖形作為離子注入掩模，將雜質(zhì)離子注入所述半導(dǎo)體襯底中。
19.按照權(quán)利要求17的方法，其中所述雜質(zhì)離子是N型或P型雜質(zhì)離子。
20.按照權(quán)利要求17的方法，其中所述上電阻器圖形由多晶硅層圖形形成。
21.按照權(quán)利要求20的方法，其中所述多晶硅層圖形摻有N型或P型雜質(zhì)離子。
22.按照權(quán)利要求20的方法，其中所述上電阻器圖形與多晶硅柵極電極同時形成。
23.按照權(quán)利要求17的方法，其中所述阱電阻器圖形在平面圖中觀察時具有矩形形狀，并且具有對應(yīng)于所述有源區(qū)之間的距離的長度和垂直于所述長度的寬度。
24.按照權(quán)利要求17的方法，其中所述上電阻器圖形形成在所述阱電阻器圖形上方，并且在平面圖中觀察時具有沿著與所述阱電阻器圖形相同的長度方向和寬度方向的矩形形狀。
25.按照權(quán)利要求17的方法，其中形成隔離絕緣層進(jìn)一步包括在所述有源區(qū)之間定義至少一個半導(dǎo)體區(qū)。
26.按照權(quán)利要求25的方法，其中所述有源區(qū)和所述至少一個半導(dǎo)體區(qū)通過所述阱電阻器圖形相互連接。
27.按照權(quán)利要求25的方法，形成阱電阻器圖形之前，進(jìn)一步包括在所述半導(dǎo)體區(qū)的半導(dǎo)體襯底上形成電阻器間絕緣層，以使所述上電阻器圖形與所述阱電阻器圖形電絕緣。
28.按照權(quán)利要求17的方法，形成上電阻器圖形之后，進(jìn)一步包括在所述半導(dǎo)體襯底上形成層間絕緣層以覆蓋所述上電阻器圖形，其中所述電阻器連接器形成為穿過所述層間絕緣層。
29.按照權(quán)利要求28的方法，其中形成所述電阻器連接器包括構(gòu)圖所述層間絕緣層，以形成既露出所述有源區(qū)中選出的一個也露出所述上電阻器圖形的鄰近選出的一個所述有源區(qū)的一個端部的電阻器接觸孔；以及形成填充所述電阻器接觸孔的電阻器接觸塞。
30.按照權(quán)利要求28的方法，其中形成電阻器連接器包括構(gòu)圖所述層間絕緣層，以形成分別露出所述有源區(qū)中選出的一個和所述上電阻器圖形的鄰近選出的一個所述有源區(qū)的一個端部的第一電阻器接觸孔和第二電阻器接觸孔；形成分別填充所述第一電阻器接觸孔和第二電阻器接觸孔的第一電阻器接觸塞和第二電阻器接觸塞；以及在所述層間絕緣層上形成電阻器連接互連以連接所述第一電阻器接觸塞和第二電阻器接觸塞。
31.按照權(quán)利要求28的方法，進(jìn)一步包括在形成電阻器連接器時，同時形成穿過所述層間絕緣層接觸所述有源區(qū)中另一個的第一互連接觸塞和穿過所述層間絕緣層接觸所述上電阻器圖形的另一端部的第二互連接觸塞。
32.按照權(quán)利要求17的方法，形成上電阻器圖形之后，進(jìn)一步包括形成絕緣間隔以覆蓋所述上電阻器圖形的側(cè)壁；以及在所述半導(dǎo)體襯底的所述有源區(qū)的表面中形成摻有與所述阱電阻器圖形相同導(dǎo)電類型的雜質(zhì)離子且具有高于所述阱電阻器圖形的雜質(zhì)濃度的高摻雜層。
全文摘要
本發(fā)明提供了一種包括電阻器的半導(dǎo)體裝置及其制備方法，該半導(dǎo)體裝置包括設(shè)置在半導(dǎo)體襯底中以定義相互間隔的至少兩個有源區(qū)的隔離絕緣層。阱電阻器圖形設(shè)置在所述隔離絕緣層的下面以連接所述有源區(qū)。上電阻器圖形設(shè)置在所述隔離絕緣層上位于所述有源區(qū)之間。電阻器連接器電連接所述有源區(qū)中選出的一個與所述上電阻器圖形，使得所述阱電阻器圖形和所述上電阻器圖形串聯(lián)連接。
文檔編號H01L21/822GK1841742SQ20061005148
公開日2006年10月4日 申請日期2006年2月28日 優(yōu)先權(quán)日2005年2月28日
發(fā)明者吳明煥, 姜熙晟, 柳忠烈 申請人:三星電子株式會社