半導體電阻結構的制作方法
【技術領域】
[0001] 本實用新型設及半導體電阻，尤其設及一種可調節(jié)電阻值的半導體電阻結構。
【背景技術】
[0002] 在集成電路制造業(yè)內，半導體電阻的結構主要有兩種，一種是單晶體電阻，一種是 多晶體電阻，相應地，制造方法也有兩種。其中，單晶體電阻的優(yōu)點是電阻值穩(wěn)定，缺點是版 圖面積大；而多晶體電阻的優(yōu)點是版圖面積小，缺點是電阻值不穩(wěn)定。
[0003] 因此，需要一種新的半導體電阻，W結合單晶體電阻和多晶體電阻的優(yōu)點，并規(guī)避 二者的缺點。 【實用新型內容】
[0004] 本實用新型要解決的問題是提供一種半導體電阻結構，結合了單晶體電阻和多晶 體電阻的優(yōu)點，并規(guī)避了二者的缺點，而且還具有電阻值可調的特點。
[0005] 為解決上述技術問題，本實用新型提供了一種半導體電阻結構，包括：
[0006] 基底；
[0007] 第一滲雜類型的阱區(qū)，形成在所述基底內；
[000引柵介質層，至少部分位于所述阱區(qū)上；
[0009] 柵極，至少部分位于所述柵介質層上；
[0010] 第二滲雜類型的電阻體，形成在所述阱區(qū)內，所述電阻體的至少一部分位于所述 柵極下方并由所述柵介質層隔開，所述第二滲雜類型與所述第一滲雜類型相反。
[0011] 根據(jù)本實用新型的一個實施例，所述基底包括：
[0012] 半導體襯底；
[0013] 第一滲雜類型的埋層，形成在所述半導體襯底內；
[0014] 第一滲雜類型的外延層，形成于所述半導體襯底上并覆蓋所述埋層，所述阱區(qū)形 成在所述外延層內。
[0015] 根據(jù)本實用新型的一個實施例，所述半導體電阻結構還包括：場氧化層，形成于所 述基底上，所述柵極的一部分位于所述場氧化層上。
[0016] 根據(jù)本實用新型的一個實施例，所述柵極僅位于所述電阻體的一側；或者，所述柵 極位于所述電阻體相對的兩側。
[0017] 根據(jù)本實用新型的一個實施例，所述電阻體的兩端具有第二滲雜類型的加濃區(qū)， 所述加濃區(qū)的滲雜濃度大于所述電阻體的滲雜濃度。
[0018] 根據(jù)本實用新型的一個實施例，所述半導體電阻結構還包括：
[0019] 介質層，至少覆蓋所述柵極和電阻體，所述柵極和加濃區(qū)上方的介質層中具有引 線孔；
[0020] 電極，填充在所述引線孔內。
[0021] 根據(jù)本實用新型的一個實施例，所述半導體電阻結構的電阻值可調，調節(jié)方式包 括w下一種或多種：
[0022] 調節(jié)施加至所述柵極的電壓；
[0023] 調節(jié)所述阱區(qū)的滲雜濃度；
[0024] 調節(jié)所述電阻體的滲雜濃度；
[0025]調節(jié)所述柵介質層的厚度；
[0026] 調節(jié)所述電阻體與所述柵極的重疊面積。
[0027] 與現(xiàn)有技術相比，本實用新型具有W下優(yōu)點：
[002引本實用新型實施例的半導體電阻結構中，電阻體位于阱區(qū)內，電阻體的一部分和 柵極的區(qū)域重疊并且由柵介質層隔開。該半導體電阻的電阻值穩(wěn)定而且版圖面積較小。此 夕F，可W通過調節(jié)施加在柵極上的電壓來調節(jié)該半導體電阻的電阻值。而且，電阻值的調節(jié) 范圍廣，可用性很強。
[0029] 本實用新型實施例的半導體電阻結構的形成方法中，可W通過調節(jié)阱區(qū)的滲雜濃 度、電阻體的滲雜濃度、柵介質層的厚度W及電阻體與柵極的重疊面積來調節(jié)形成的半導 體電阻結構的電阻范圍。
[0030] 本實用新型實施例的半導體電阻結構的形成方法可W和通用的半導體加工方式 兼容，所W該半導體電阻可廣泛地應用于各類半導體集成電阻和器件工藝中。由于其電阻 值可變的特點，該半導體電阻可作為限流電阻、錯位電阻和比例電阻等，而且可W適用于需 要各種不同類型半導體電阻的場合。
【附圖說明】
[0031] 圖1是根據(jù)本實用新型實施例的半導體電阻結構的形成方法的流程示意圖；
[0032] 圖2是圖1中步驟S11的詳細流程示意圖；
[0033] 圖3至圖6是根據(jù)本實用新型實施例的半導體電阻結構的形成方法中各步驟對應 的剖面結構示意圖；
[0034] 圖7是根據(jù)本實用新型實施例的半導體電阻結構的柵極電壓-電阻值曲線。
【具體實施方式】
[0035] 下面結合具體實施例和附圖對本實用新型作進一步說明，但不應W此限制本實用 新型的保護范圍。
[0036] 參考圖1，根據(jù)本實施例的半導體電阻結構的形成方法可W包括如下步驟：
[0037] 步驟S11，提供基底；
[003引步驟S12,在所述基底內形成第一滲雜類型的阱區(qū)；
[0039] 步驟S13,形成柵介質層，所述柵介質層至少部分位于所述阱區(qū)上；
[0040] 步驟S14,形成柵極，所述柵極至少部分位于所述柵介質層上；
[0041] 步驟S15,在所述阱區(qū)內形成第二滲雜類型的電阻體，所述電阻體的至少一部分位 于所述柵極下方并由所述柵介質層隔開，所述第二滲雜類型與所述第一滲雜類型相反。
[0042] 參考圖2,圖1中的步驟S11具體可W包括如下步驟：
[0043] 步驟S111，提供半導體襯底；
[0044] 步驟S112,在所述半導體襯底內形成第一滲雜類型的埋層；
[0045] 步驟S113,在所述半導體襯底上生長第一滲雜類型的外延層，所述外延層覆蓋所 述埋層，所述阱區(qū)形成在所述外延層內。
[0046] 下面結合圖3至圖6對各個步驟進行詳細說明。
[0047] 參考圖3,提供基底，作為一個優(yōu)選的例子，該基底包括半導體襯底10、埋層11W 及外延層12。
[0048] 進一步而言，首先提供半導體襯底10。作為一個優(yōu)選的例子，半導體襯底10可W 是<100〉晶向的P型襯底，電阻率為10Q.cm~20Q.cm。
[0049] 之后，可W在半導體襯底10內形成N型滲雜的埋層11。具體而言，埋層11的形成 方法可W包括；在半導體襯底上形成第一氧化層（圖中未示出），第一氧化層的厚度例如為 〇.6ym;用光刻版定位出埋層11的區(qū)域并進行離子注入，從而形成埋層11，注入離子例如 為鋪，注入能量為50KeV~70KeV，注入劑量為lE15/cm2~lE16/cm2,其中，優(yōu)選的注入能量 為60KeV;之后可W對形成的埋層11進行退火，退火溫度為1200°C~1250°C，退火時間為 0.甜~1H;之后可W將第一氧化層去除，例如可W采用1 ;1〇~1 ;20的HF酸進行清洗，從 而將第一氧化層去除。
[0化0] 之后，可W采用外延生長工藝在半導體襯底10上生長N型滲雜的外延層12。外延 層12的厚度可W為5.Oym~7.Oym，外延層的電阻率可W為2. 0Q*cm~4. 0Q*cm。 [0化1] 接下來，可W在外延層12內形成N型滲雜的阱區(qū)13。具體而言，阱區(qū)13的形 成過程可W包括；在外延層12表面形成第二氧化層121，第二氧化層121的厚度可W為 300A~600A;采用光刻版定位阱區(qū)13的區(qū)域并進行離子注入，從而形成阱區(qū)13,注入離子 例如可W是磯，注入能量為7〇KeV~90KeV，注入劑量為lE12/cm2~lE13/cm2,其中優(yōu)選的 注入能量為80KeV;之后可W對阱區(qū)13進行退火，退火溫度為1100°C~115(TC，退火時間 為2H~3H;之后可W將第二氧化層121去除。
[0052] 參考圖4,在外延層12上形成場氧化層14。具體而言，場氧化層14的形成方法 可W包括；在外延層12上形成硬掩膜層（圖中未示出），該硬掩膜層例如可W包括墊氧化 層（其材料例如為Si化）W及位于墊氧化層上的選擇氧化介質層（其材料例如為SiN)，其 中，墊氧化層的厚度在250~400A之間可選，選擇氧化介質層的厚度在1000~1500A之間 可選；之后，可W用光刻版定位出選擇氧化區(qū)，并采用干法刻蝕在硬掩膜層上刻蝕出選擇氧 化區(qū)的窗口；之后，可W利用該硬掩膜層生長場氧化層（LOCOS) 14,場氧化層14的厚度在 7000~8000A之間可選；之后，可W將硬掩膜層去除，例如，采用熱磯酸將SiN材質的選擇 氧化介質層去除。
[0化3] 之后，生長柵介質層15,柵介質層15至少部分位于阱區(qū)13上。作為一個非限制 性的例子，柵介質層15可W覆蓋整個阱區(qū)13的表面。柵介質