專利名稱：形成高深寬比連接孔的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，特別涉及一種形成集成電路中的高深寬比連接孔的方法。
背景技術(shù)：
半導體集成電路的制作是極其復雜的過程，目的在于將特定電路所需的各種電子組件和線路，縮小制作在小面積的晶片上。其中，各個組件必須藉由適當?shù)膬?nèi)連導線來作電性連接，才能發(fā)揮所期望的功能。
由于集成電路的制作向超大規(guī)模集成電路(ULSI)發(fā)展，其內(nèi)部的電路密度越來越大，隨著芯片中所含元件數(shù)量不斷增加，實際上就減少了表面連線的可用空間。這一問題的解決方法是采用多層金屬導線設(shè)計，也就是利用多層絕緣層和導電層相互疊加的多層連接，其利用大量用金屬填充塞填充的連接孔，在兩層金屬之間形成電通路。
隨著半導體元件高度集成化的發(fā)展，連接孔的尺寸減小，深度變深，深寬比(AR，Aspect Ratio)不斷增加，例如，臨界線寬CD在0.16μm以下的深亞微米工藝中，DRAM器件中位線上電容器(COB，Capacitor Over Bit)的連接孔的深寬比AR已經(jīng)大于l0∶1。這種高深寬比的連接孔中通常需要用CVD方法填充金屬鎢(W)，但是由于鎢與氧化物粘附力不強，并且如果鎢淀積直接在硅表面上進行，反應物WF6會與下層的硅發(fā)生反應，導致對硅的消耗以及對襯底的側(cè)向侵蝕，所形成的WSix的電阻率也相對較高，所以在鎢的CVD淀積之前必須先淀積一層粘附層和一層阻擋層。這個粘附層/阻擋層使得鎢能夠完全地粘連在連接孔的氧化物上，并有效地防止WF6與硅襯底和氧化物發(fā)生反應。目前首選的是以Ti作為粘附層，以TiN起阻擋層及黏附鎢的作用。Ti和氧化物有非常好的粘連性，并能夠和硅反應形成TiSix，大大減小接觸電阻；而TiN層一方面具有防止Ti層和WF6之間的反應的作用，另一方面與鎢具有很好的黏附性?，F(xiàn)有技術(shù)中粘附層Ti通常是利用離子化的金屬等離子體(IMP，IonizedMetal Plasma)工藝形成，而阻擋層TiN通常利用化學氣相淀積(CVD，ChemicalVapor Deposition)工藝形成。
圖1A至1C為現(xiàn)有技術(shù)中高深寬比連接孔的填充過程示意圖。如圖1A所示，在半導體襯底101上淀積厚的層間絕緣膜102，并利用光刻、刻蝕技術(shù)去除半導體襯底101的接觸部分上的層間絕緣膜102，露出襯底表面形成孔103。接著，如圖1B所示，利用IMP方法和CVD方法分別在孔103的底面和側(cè)面表面淀積粘附層(Ti)104和阻擋層(TiN)105；在IMP方法形成Ti時會在沉積的同時原位(in suit)與底部的硅反應形成TiSix接觸層106，從而與襯底中的電極形成良好的電接觸。然后，如圖1C所示，在連接孔內(nèi)利用CVD工藝填充鎢107，最后，在所述鎢層和連接孔的外側(cè)的阻擋層上形成鋁的金屬層，再利用光刻、刻蝕技術(shù)形成金屬布線的圖形。
申請?zhí)枮?00410031228.3的中國專利中公開了一種生成TiN阻擋層的CVD形成方法。由于IMP工藝本身的缺陷，IMP工藝中Ti的底部階梯(bottomstep coverage)覆蓋能力較差，底部Ti的沉積量不能形成足夠的TiSix，使底部接觸層106中出現(xiàn)孔隙，如圖1B所示，導致接觸電阻增加。為了避免上述問題，對于深亞微米工藝、大的深寬比的連接孔，其粘附層的形成過程中通常不采用IMP工藝，而采用CVD方法淀積Ti粘附層和TiN阻擋層。目前通常利用TiCl4與H2和NH3反應在連接孔的底部形成Ti和TiN層。圖2為形成深寬比AR達11∶1的COB電容的連接孔時，分別利用TiCl4與H2和NH3反應在連接孔的底部和側(cè)壁形成Ti/TiN層與使用IMP方法形成Ti/CVDTiN層后，再利用CVD方法進行鎢填充后的多個晶片的方塊電阻平均值的統(tǒng)計結(jié)果。圖中201表示的是采用CVD方法的統(tǒng)計結(jié)果；圖中202表示的是延用IMP方法的統(tǒng)計結(jié)果?？梢钥吹?，202的結(jié)果要明顯高于201的結(jié)果。因此對于具有大的深寬比的連接孔，如果按原來深寬比較小時所用的IMP工藝制備，將導致器件性能差，不能正常使用。但如果采用TiCl4與H2和NH3反應在連接孔的底部和側(cè)壁形成Ti和TiN層，則需要昂貴的設(shè)備，提高了生產(chǎn)成本。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種形成高深寬比連接孔的方法，該方法通過對現(xiàn)有工藝進行優(yōu)化，在不增加生產(chǎn)成本的情況下，解決現(xiàn)有工藝形成高深寬比連接孔時接觸電阻較大的問題。
為達到上述目的，本發(fā)明提供一種形成高深寬比連接孔的方法，該方法包括
a 在絕緣膜上形成孔；b 用離子化的金屬等離子體IMP方法在所述孔的底部和側(cè)壁形成粘附層；c 用金屬有機物化學氣相淀積MOCVD方法在所述粘附層表面形成阻擋層；d 快速熱退火處理；e 利用脈沖成核層PNL工藝在所述孔內(nèi)填充金屬形成連接孔。
其中，步驟b中所述粘附層為Ti層，其厚度在200到800之間，形成粘附層Ti層時采用的Ti偏壓范圍在200V到800V之間；步驟c中所述阻擋層為TiN層，其厚度在50到300之間，形成阻擋層TiN層時通入的反應氣體為四二甲基酰氨鈦TDMAT。
其中，步驟d中所述快速熱退火處理的溫度在400到800℃之間，時間在10到50秒之間，且快速熱退火處理所用氣體為氮氣，其流量在1sccm到20sccm之間。
此外，所述步驟e中進一步包括e1起始步驟；e2成核步驟；e3填充步驟。
其中，所述步驟e1中所用的反應氣體為B2H6和WF6，B2H6的流量在50sccm到300sccm之間，WF6的流量在50sccm到200sccm之間。
并且，通入所述反應氣體的同時通入載氣體氬氣，所述的反應氣體B2H6、WF6和載氣體間的流量比在1∶1∶1到1∶10∶100之間。
其中，所述的反應氣體及載氣體的通入與抽取是周期性的，每一周期的通入時間可以在50ms到10s之間，每一周期內(nèi)的抽取的時間可以在1s到30s之間。
其中，所述的步驟e2中所用的反應氣體為SiH4和WF6，SiH4的流量在10sccm到300sccm之間，WE6的流量在10sccm到300sccm之間。
并且，通入所述反應氣體的同時通入載氣體氬氣，所述的反應氣體SiH4、WF6和載氣體間的流量比在1∶1∶1到1∶10∶100之間。
其中，所述的反應氣體及載氣體的通入與抽取是周期性的，每一周期的通入時間可以在50ms到10s之間，每一周期內(nèi)的抽取的時間可以在1s到30s之間。
其中，所述的步驟e3中所用的反應氣體為WF6和H2，WF6的流量在50sccm到300sccm之間，H2的流量在1000sccm到4000sccm之間。
并且，通入所述反應氣體的同時通入載氣體氬氣，所述的反應氣體WF6、H2和載氣體間的流量比在1∶1∶1到1∶200∶20之間。
其中，所述步驟e中的工藝溫度在200到500℃之間。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明通過工藝條件的優(yōu)化，在延用離子化金屬等離子體(IMP，IonizedMetal Plasma)技術(shù)淀積Ti層，用金屬有機物化學氣相淀積MOCVD技術(shù)形成TiN層的情況下，通過快速熱退火(RTA，Rapid Thermal Anneal)工藝形成低阻的TiSix，優(yōu)化所形成的Ti/TiN層的覆蓋質(zhì)量，然后再采用接觸電阻較小的脈沖成核層(PNL，Pulsed Nucleation Layer)技術(shù)填充鎢形成孔塞，實現(xiàn)了對于深寬比大于10∶1的高深寬比、低接觸電阻的連接孔的制造。一方面其形成的連接孔可與CVD方法形成的連接孔的性能相媲美，另一方面其克服了現(xiàn)有CVD淀積Ti/TiN層的一些固有缺點，如易污染、可靠性較差等問題。同時，因本發(fā)明是延用深寬比較小時所用的設(shè)備，無需購置新設(shè)備，也降低了生產(chǎn)成本。


圖1A至1C為說明現(xiàn)有技術(shù)中形成連接孔過程的器件剖面示意圖；圖2為分別采用現(xiàn)有技術(shù)與原有技術(shù)形成的連接孔的方塊電阻比較圖；圖3為本發(fā)明的形成高深寬比連接孔的工藝流程圖；圖4A至4E為說明本發(fā)明形成連接孔過程的器件剖面示意圖；圖5為分別采用現(xiàn)有技術(shù)與本發(fā)明技術(shù)形成的連接孔的方塊電阻比較圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。
在臨界線寬CD縮小到0.16μm以下的深亞微米技術(shù)中，DRAM器件中COB電容連接孔的深寬比AR已經(jīng)大于10∶1，如果仍延用原來深寬比較小時所用的IMP工藝和CVD工藝形成連接孔中的粘附/阻擋層Ti/TiN和孔金屬鎢，會因IMP方法在如此大的深寬比下難以實現(xiàn)足夠的連接孔底部的階梯覆蓋率，而導致接觸電阻的增加，同時利用CVD工藝淀積的金屬鎢，受下面材料質(zhì)量影響較大，其接觸電阻也難以降低，使得器件性能明顯下降。因此一般改用CVD方法，用TiCl4分別與H2、NH3反應生成Ti和TiN的方式在連接孔的底部和側(cè)壁形成粘附層Ti和阻擋層TiN。但是采用這種工藝方法需購置新的設(shè)備，而實現(xiàn)這種工藝的設(shè)備又非常昂貴，另外，其還存在反應溫度較高，易污染，所形成的Ti/TiN層易因應力而造成微小裂痕，并會有較多的氯殘留在阻擋層內(nèi)，影響鎢的附著，可靠性較差等問題。本發(fā)明的形成高深寬比連接孔的方法，通過對現(xiàn)有工藝進行優(yōu)化，不僅得到了較低的接觸電阻，其能夠與利用TiCl4的CVD方法達到同樣的效果，而且大大降低了生產(chǎn)成本。
圖3為本發(fā)明的形成高深寬比連接孔的工藝流程圖，圖4A至4E為說明說明本發(fā)明形成連接孔過程的器件剖面示意圖。
如圖3所示，并結(jié)合圖4，本發(fā)明的一個實施例的實現(xiàn)方法如下步驟首先，刻蝕形成孔103(S301)。在晶片101上淀積厚的層間絕緣膜102，利用光刻、刻蝕技術(shù)在層間絕緣膜102上刻出接觸的部分形成孔103，并對其進行預清潔處理，如圖4A所示。
然后，利用離子化的金屬等離子體IMP技術(shù)形成粘附層(S302)，如圖4B所示。圖4B為本實施例中形成粘附層Ti層104后的器件結(jié)構(gòu)示意圖。IMP方法在原來的深寬比較小的工藝中被廣泛使用，它是將濺射的金屬在RF等離子體中離子化，同時在晶片上加了負偏置電壓，引導正的金屬離子沿著垂直路徑朝晶片運動，使得所淀積的薄膜在較大的深寬比的間隙的底部和角落仍具有較高的一致性。此外，所加的偏置電壓還能用來控制入射金屬離子的能量，減少對晶片表面的損壞。但是當臨界線寬CD進一步縮小以后，它的階梯覆蓋能力也已不能滿足要求，故已逐漸被CVD技術(shù)所替代。本實施例中，通過對傳統(tǒng)IMP工藝條件的改進，生長比傳統(tǒng)IMP工藝中更厚的Ti層，范圍可以在200到800之間，比如為500，采用比傳統(tǒng)IMP工藝更高的Ti偏壓，范圍可以在200V到800V之間，比如為300V，提高了所淀積的Ti層104的階梯覆蓋率，實現(xiàn)了原來IMP技術(shù)所不能實現(xiàn)的對深寬比大于10∶1的連接孔的較好覆蓋。
接著，利用金屬有機物化學氣相淀積MOCVD方法形成TiN阻擋層105(S303)，如圖4C所示。圖4C為實現(xiàn)該步驟后的器件結(jié)構(gòu)示意圖。本層的生長厚度可以在50到300之間，如200。其所用的反應氣體一般為四二甲基酰氨鈦(TDMAT)，其分子式為Ti[N(CH3)2]4；所需反應溫度在400℃以下。MOCVD技術(shù)能實現(xiàn)在深孔內(nèi)的全方位生長，因此生長出的薄膜在孔的底部、側(cè)壁上均有良好的覆蓋性。但其缺點在于所淀積的薄膜中含有較高的C、O等雜質(zhì)，使得薄膜質(zhì)地較為疏松，膜質(zhì)不太穩(wěn)定，會造成薄膜電阻隨時間增加。這一點，本實施例中通過下面的快速熱退火進行了改進。
隨后，進行快速熱退火處理(S304)，如圖4D所示。圖4D為利用快速熱退火方法對Ti/TiN層性能進行改善后的器件結(jié)構(gòu)示意圖。本步工藝中，可以實現(xiàn)在Ti粘附層104與Si材料之間發(fā)生進一步的反應，形成低阻的TiSix化合物106，明顯改善器件電特性，本實施例中，因為用IMP技術(shù)淀積了較厚的Ti層，在此步退火工藝中，也可以形成足夠厚的TiSix化合物106，達到較好的電性能；另外，此步工藝也可以去除前面MOCVD淀積形成的阻擋層105中的雜質(zhì)，起到消除薄膜應力，降低薄膜電阻，提高薄膜穩(wěn)定性的作用。本步工藝的條件可以設(shè)置為退火溫度在400到800℃之間，如600℃，退火時間在10到50秒之間，如40秒，所用氣體可以為氮氣，其流量范圍在1sccm到20sccm之間，如為10sccm。
至此，粘附層及阻攔層的形成完畢。然后，利用PNL方法進行鎢填充形成孔塞(S305)。為進一步改善器件電特性，本發(fā)明還對下一步填充鎢以形成孔塞的工藝也進行了改進，不再采用傳統(tǒng)的CVD方法形成鎢層，而是利用了脈沖成核層PNL技術(shù)。圖4E是進行鎢填充形成孔塞107后的結(jié)構(gòu)剖面示意圖。如圖4E所示，本實施例利用的脈沖成核層PNL技術(shù)是通過在反應周期中加入清除周期，循環(huán)交替進行反應物的連續(xù)脈沖的工藝方法。本工藝與傳統(tǒng)的CVD方法相比，特點在于，其反應氣體是依序周期性地通入的。
PNL工藝過程可分為起始、成核及填充三步，在起始和成核步驟中，是以脈沖方式完成反應氣體的通入及抽取操作，其中通入反應氣體時會有載氣體同時通入，本實施例中所用載氣體為氬氣。
第一步的起始步驟中所用的反應氣體為B2H6和WF6；前者的流量范圍在50sccm至300sccm之間，如150sccm；后者的流量范圍在50sccm至200sccm之間，如100sccm。同時充入的載氣體的流量范圍可以在100sccm至5000sccm之間，如1000sccm。三種氣體的流量比可以在1∶1∶1到1∶10∶100之間，如為1∶3∶5。
第二步的成核步驟中，是利用硅烷(SiH4)和六氟化鎢(WF6)作為反應氣體淀積鎢層。其中，具體的工藝參數(shù)可設(shè)置如下SiH4的流量可以在10sccm至300sccm之間，如為100sccm；WF6流量可以在10sccm至300sccm之間，如為100sccm；仍然可以采用前步中所用的載氣體，三種氣體的流量比可以在1∶1∶1到1∶10∶100之間，如為1∶3∶5。
此外，這兩步中，每一周期的反應氣體及載氣體的通入時間可以在50ms到10s之間，如2s；每一周期內(nèi)的抽取的時間可以在1s到30s之間，如5s。
第三步是填充過程，這一步采用的是恒流方式操作，通入的反應氣體為WF6和H2，其中，前者的流量范圍在50sccm至300sccm之間，如100sccm；后者的流量范圍在1000sccm至4000sccm之間，如1000sccm。所用的載氣體與前兩步中一致，并且三種氣體的流量比可以在1∶1∶1到1∶200∶20之間，如為1∶100∶10。
利用PNL技術(shù)填充鎢的反應溫度較低，可以控制在200到500℃之間，如200℃。并且，因其反應只發(fā)生在表面上，可以形成致密、平滑的鎢層，另外，該方法具有較低的表面靈敏度，較高的階梯覆蓋率，與傳統(tǒng)的CVD法填充鎢技術(shù)相比，填充效果更好，可以形成更低的接觸電阻，有效地改善了器件的電特性。
圖5是分別采用現(xiàn)有技術(shù)與本發(fā)明技術(shù)形成的連接孔的方塊電阻比較圖。其中501是現(xiàn)有技術(shù)中采用CVD方法用TiCl4淀積Ti/TiN層，再用CVD法填充鎢后的多個晶片的方塊電阻的平均值統(tǒng)計結(jié)果；502是采用本發(fā)明技術(shù)形成連接孔后的多個晶片的方塊電阻的平均值統(tǒng)計結(jié)果。可以看到，在本實施例進行了多個工藝條件的組合及優(yōu)化后，制備結(jié)果中的方塊電阻與圖2相比，有了明顯下降，已降到了375到410ohm/ea之間，平均值為391ohm/ea，達到了與現(xiàn)有技術(shù)相同的效果。同時，利用本實施例的工藝方法還克服了現(xiàn)有CVD淀積Ti/TiN層的可靠性較差，易對晶片表面及真空系統(tǒng)造成污染，反應溫度過高等問題。并因本發(fā)明是延用深寬比較小時所用的設(shè)備，無需購置新設(shè)備，而降低了生產(chǎn)成本。
以上所述的實施例中，在PNL工藝中，所用的載氣體為氬氣，在本發(fā)明的其它實施例中，還可以是氦氣、氮氣、氖氣或氙氣等多種與反應無關(guān)的氣體。
本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護范圍應當以本發(fā)明權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種形成高深寬比連接孔的方法，其特征在于，所述的方法包括a在絕緣膜上形成孔；b用離子化的金屬等離子體IMP方法在所述孔的底部和側(cè)壁形成粘附層；c用金屬有機物化學氣相淀積MOCVD方法在所述粘附層表面形成阻擋層；d快速熱退火處理；e利用脈沖成核層PNL工藝在所述孔內(nèi)填充金屬形成連接孔。
2.如權(quán)利要求1所述的方法，其特征在于所述粘附層為Ti層，其厚度在200到800之間。
3.如權(quán)利要求2所述的方法，其特征在于形成粘附層Ti層時采用的Ti偏壓范圍在200V到800V之間。
4.如權(quán)利要求1所述的方法，其特征在于所述阻擋層為TiN層，其厚度在50到300之間。
5.如權(quán)利要求4所述的方法，其特征在于所述的形成阻擋層TiN層時通入的反應氣體為四二甲基酰氨鈦TDMAT。
6.如權(quán)利要求1所述的方法，其特征在于所述快速熱退火處理的溫度在400到800℃之間。
7.如權(quán)利要求6所述的方法，其特征在于所述快速熱退火處理的時間在10到50秒之間。
8.如權(quán)利要求1所述的方法，其特征在于所述快速熱退火處理所用氣體為氮氣。
9.如權(quán)利要求8所述的方法，其特征在于所述氮氣的流量在1 sccm到20sccm之間。
10.如權(quán)利要求1所述的方法，其特征在于所述步驟e中進一步包括e1起始步驟；e2成核步驟e3填充步驟。
11.如權(quán)利要求10所述的方法，其特征在于所述步驟e1中所用的反應氣體為B2H6和WF6。
12.如權(quán)利要求11所述的方法，其特征在于所述反應氣體B2H6的流量在50sccm到300sccm之間，所述反應氣體WE6的流量在50sccm到200sccm之間。
13.如權(quán)利要求11所述的方法，其特征在于通入所述反應氣體的同時通入載氣體。
14.如權(quán)利要求13所述的方法，其特征在于所述的載氣體是氬氣。
15.如權(quán)利要求13所述的方法，其特征在于所述的反應氣體B2H6、WF6和載氣體間的流量比在1∶1∶1到1∶10∶100之間。
16.如權(quán)利要求13所述的方法，其特征在于所述的反應氣體及載氣體的通入與抽取是周期性的，每一周期的通入時間可以在50ms到10s之間，每一周期內(nèi)的抽取的時間可以在1s到30s之間。
17.如權(quán)利要求10所述的方法，其特征在于所述的步驟e2中所用的反應氣體為SiH4和WF6。
18.如權(quán)利要求17所述的方法，其特征在于所述反應氣體SiH4的流量在10sccm到300sccm之間，所述反應氣體WF6的流量在10sccm到300sccm之間。
19.如權(quán)利要求17所述的方法，其特征在于通入所述反應氣體的同時通入載氣體。
20.如權(quán)利要求19所述的方法，其特征在于所述的載氣體是氬氣。
21.如權(quán)利要求19所述的方法，其特征在于所述的反應氣體SiH4、WF6和載氣體間的流量比在1∶1∶1到1∶10∶100之間。
22.如權(quán)利要求19所述的方法，其特征在于所述的反應氣體及載氣體的通入與抽取是周期性的，每一周期的通入時間可以在50ms到10s之間，每一周期內(nèi)的抽取的時間可以在1s到30s之間。
23.如權(quán)利要求10所述的方法，其特征在于所述的步驟e3中所用的反應氣體為WE6和H2。
24.如權(quán)利要求23所述的方法，其特征在于所述反應氣體WF6的流量在50sccm到300sccm之間，所述反應氣體H2的流量在1000sccm到4000sccm之間。
25.如權(quán)利要求23所述的方法，其特征在于通入所述反應氣體的同時通入載氣體。
26.如權(quán)利要求25所述的方法，其特征在于所述的載氣體是氬氣。
27.如權(quán)利要求25所述的方法，其特征在于所述的反應氣體WF6、H2和載氣體間的流量比在1∶1∶1到1∶200∶20之間。
28.如權(quán)利要求1所述的方法，其特征在于所述步驟e中的工藝溫度在200到500℃之間。
全文摘要
本發(fā)明公開了一種形成高深寬比連接孔的方法，該方法優(yōu)化了原來深寬比較小時常用的離子化的金屬等離子體IMP技術(shù)以淀積Ti層，并利用金屬有機物化學氣相淀積MOCVD技術(shù)形成TiN層，再通過對Ti/TiN層進行快速熱退火RTA改善其性能，然后利用脈沖成核層PNL技術(shù)填充鎢形成孔塞，實現(xiàn)了對于深寬比大于10∶1的高深寬比的連接孔的制備。本發(fā)明可以在無需購置新設(shè)備的情況下制備出與現(xiàn)有技術(shù)性能相當?shù)钠骷?，降低了生產(chǎn)成本，并提高了器件可靠性，降低了反應溫度。
文檔編號H01L21/70GK101075575SQ20061002656
公開日2007年11月21日 申請日期2006年5月15日 優(yōu)先權(quán)日2006年5月15日
發(fā)明者徐鋒, 譚大正, 吳秉寰 申請人:中芯國際集成電路制造(上海)有限公司