專利名稱：通過自對準形成多晶硅浮柵結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路器件及其制造工藝。更具體的，本發(fā)明提供了一種用于制造NOR閃存集成電路器件的柵結(jié)構(gòu)的方法。不僅如此，本發(fā)明還具有更廣范圍的應(yīng)用。
背景技術(shù)：
集成電路已從制造于單個硅芯片上的少數(shù)互連器件發(fā)展到數(shù)百萬個器件。常規(guī)集成電路提供了遠超最初設(shè)想的性能和復(fù)雜度。為了實現(xiàn)復(fù)雜度和電路密度(即能夠封裝到給定芯片面積上的器件的數(shù)目)的改善，最小器件特征的尺寸，也稱為器件“幾何形狀”，已隨著每代集成電路而變得更小。
增加電路密度不僅改善了集成電路的復(fù)雜度和性能，還向消費者提供了較低成本的產(chǎn)品。集成電路或芯片生產(chǎn)廠家可花費數(shù)億或者甚至數(shù)十億美元。每個生產(chǎn)廠家會有一定的晶片生產(chǎn)量，并且在每個晶片上會有一定數(shù)目的集成電路。因而，通過使集成電路的單個器件更小，可在每個晶片上制造更多器件，從而增加了生產(chǎn)廠家的產(chǎn)量。使器件更小是極具挑戰(zhàn)性的，因為集成電路制造中所用的每個工藝都存在局限性。也就是說，特定的工藝僅對一定的特征尺寸起作用，那么為了滿足更小尺寸的要求，則需要改變工藝或器件布局。
這種工藝的一個實例是存儲器的柵結(jié)構(gòu)的制造。雖然目前的常規(guī)制造方法已較過去有顯著改善，但是仍存在很多局限。因為當器件的設(shè)計尺寸變得越來越小的時候，就會給現(xiàn)有的光刻和蝕刻工藝帶來挑戰(zhàn)。此外，一些柵設(shè)計常常需要復(fù)雜的生產(chǎn)工藝而難以制造，這將導(dǎo)致低效率且可能由于漏電而造成低良率器件產(chǎn)出。以上這些以及其它局限性將貫穿整個說明書在之后的內(nèi)容中進行更詳細具體地描述。
從以上可以看出，目前仍然急需一種改良的工藝技術(shù)來更好地處理半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明提供了一種用于制造集成電路的技術(shù)。更具體的，本發(fā)明提供用于制造NOR閃存集成電路器件的柵結(jié)構(gòu)的方法。不僅如此，本發(fā)明還具有更廣范圍的應(yīng)用。例如，本發(fā)明可應(yīng)用于多種器件如動態(tài)隨機存取存儲器器件、靜態(tài)隨機存取存儲器器件、微處理器、微控制器及其它器件。
在特定實施例中，本發(fā)明提供了用于處理半導(dǎo)體器件的方法。該方法包括提供半導(dǎo)體基板，其包含一個表面區(qū)域。該半導(dǎo)體基板可為硅片、硅絕緣體、外延硅片等等。該方法包括形成覆蓋半導(dǎo)體基板表面區(qū)的墊氧化物層。該墊氧化物層有墊氧化物表面區(qū)。該方法包括形成覆蓋墊氧化物層的氮化硅層。該方法包括形成溝槽區(qū)。更準確地說，溝槽區(qū)通過氮化硅層并延伸到半導(dǎo)體基板內(nèi)一深度。該方法還包括使用等離子體沉積工藝以氧化物材料填充溝槽區(qū)。氧化物材料從溝槽區(qū)的底部延伸至氮化硅層的上表面區(qū)。該方法包括平坦化氧化物材料并露出氮化硅層的表面。該方法包括選擇性地去除氮化硅層以形成隔離結(jié)構(gòu)。隔離結(jié)構(gòu)從溝槽區(qū)的底部延伸至墊氧化物表面區(qū)以上的一高度。該方法包括剝離墊氧化物層并形成覆蓋半導(dǎo)體基板表面的隧道氧化物結(jié)構(gòu)。該方法還包括沉積多晶硅材料層覆蓋在隔離結(jié)構(gòu)和隧道氧化物結(jié)構(gòu)上。接著，該方法包括平坦化多晶硅材料以暴露隔離結(jié)構(gòu)的頂部并形成由該隔離結(jié)構(gòu)所分隔的左右兩個存儲單元。
與傳統(tǒng)技術(shù)相比，本發(fā)明的方法能夠獲得更多益處。例如，本技術(shù)提供了在現(xiàn)有條件下更易于使用的工藝。在一些實施例中，該方法提供了減少工藝步驟并提高每片晶片的合格器件產(chǎn)出。此外，該方法是一種與常規(guī)設(shè)備和工藝兼容的工藝?？梢赃@樣說，該方法可適用于多種應(yīng)用，如存儲器、具有特定應(yīng)用的集成電路、微處理器及其它產(chǎn)品。具體的說，本發(fā)明提供了制造集成電路器件的柵結(jié)構(gòu)的方法。根據(jù)實施例，一個或多個益處已經(jīng)得到實現(xiàn)。這些益處將貫穿說明書在以下內(nèi)容中更詳細具體地加以描述。
參考以下詳細描述及附圖將更完全的理解本發(fā)明的各種另外的目的、特征和優(yōu)點。


圖1(a)至圖1(p)是說明制造集成電路的常規(guī)方法的簡化示圖。
圖2(a)至圖2(k)是說明根據(jù)本發(fā)明的一個實施例的制造集成電路的方法的簡化示圖。
圖3是根據(jù)本發(fā)明的一個實施例制造的單元區(qū)的簡化俯視圖。
圖4是根據(jù)常規(guī)方法制造的集成電路柵結(jié)構(gòu)的簡化示圖。
圖5是根據(jù)常規(guī)方法制造的集成電路器件結(jié)構(gòu)的光學(xué)顯微鏡圖。
圖6是根據(jù)常規(guī)方法制造的集成電路器件結(jié)構(gòu)的仿形掃描(profilerscan)。
圖7是根據(jù)本發(fā)明的一個實施例的使用優(yōu)化條件生產(chǎn)的器件結(jié)構(gòu)的仿形掃描。
圖8是根據(jù)常規(guī)方法制造的集成電路柵結(jié)構(gòu)的掃描電子顯微鏡圖。
具體實施例方式
本發(fā)明提供了一種用于制造半導(dǎo)體器件的技術(shù)。更具體的說，本發(fā)明提供了用于制造存儲器器件的柵結(jié)構(gòu)的方法。不僅如此，本發(fā)明還具有更廣范圍的應(yīng)用。例如，本發(fā)明可應(yīng)用于具有特定用途的集成電路器件、邏輯器件及其它器件。
圖1(a)至圖1(p)是說明制造集成電路器件的柵結(jié)構(gòu)的常規(guī)方法的簡化示圖。如圖1(a)所示，該常規(guī)方法包括提供一個半導(dǎo)體基板100。在半導(dǎo)體基板上形成堆疊的介電層。這些堆疊的介電層通常包括氧化硅102、氮化硅104以及氮氧化硅106。如圖1(b)所示，該堆疊的介電層和該半導(dǎo)體基板的一部分經(jīng)過光刻和蝕刻工藝后以形成溝槽區(qū)108。如圖1(c)所示，氧化物材料110被沉積，覆蓋堆疊的介電層并填滿溝槽區(qū)108。該氧化物材料通常是使用高密度等離子體工藝形成的氧化硅。
如圖1(d)所示，使用化學(xué)機械拋光工藝研磨至露出隔離區(qū)的頂部，并使堆疊的介電層和氧化物材料達到平坦。隔離區(qū)的頂表面與氮化硅層104平齊。如圖1(e)所示，第一步的選擇性蝕刻工藝去除氮化硅，并如圖1(f)所示，第二步的蝕刻工藝去除氧化硅，形成隔離區(qū)114。該隔離區(qū)高度高于半導(dǎo)體基板表面約250。如圖1(g)所示，通過離子注入工藝在該半導(dǎo)體基板中形成源/漏極和溝道區(qū)。
如圖1(h)所示，該常規(guī)方法包括形成覆蓋半導(dǎo)體基板的隧道氧化物116。如圖1(i)所示，多晶硅材料118被沉積，覆蓋該隧道氧化物和隔離區(qū)114。
如圖1(j)所示，在多晶硅材料118上覆蓋氮化硅層120。如圖1(k)所示，使用光阻材料覆蓋氮化硅層120。如圖1(1)所示，使用光刻和選擇性蝕刻工藝在氮化硅層中形成開口122。開口122通過對準在隔離結(jié)構(gòu)114的上方形成。如圖1(m)所示，第三層氮化硅層124覆蓋在包括開口122的第二層氮化硅層上。如圖1(n)所示，第三層氮化硅層經(jīng)過反蝕刻工藝后形成間隔物結(jié)構(gòu)126。如圖1(o)所示，使用第三層和第二層氮化硅層作為硬掩模來蝕刻多晶硅材料116，以形成柵結(jié)構(gòu)。如圖1(p)所示，使用選擇性蝕刻工藝去除間隔物結(jié)構(gòu)以及第二層氮化硅層，就形成通過隔離結(jié)構(gòu)114分開的柵結(jié)構(gòu)130。
使用常規(guī)方法來生產(chǎn)集成電路器件的柵結(jié)構(gòu)存在著某些局限。例如，對于0.18μm及以下的技術(shù)節(jié)點，氮化硅硬掩模在光刻過程中相對于隔離結(jié)構(gòu)的失準，和在柵結(jié)構(gòu)形成中氮化硅間隔物126的失準而產(chǎn)生的缺陷常造成漏電和器件失效。使用常規(guī)方法形成柵結(jié)構(gòu)的局限在整個說明書中一直被提及?？朔Ｒ?guī)方法局限性的新工藝將在以下內(nèi)容中進一步詳述。
可如下概述根據(jù)本發(fā)明實施例的制造集成電路器件的柵結(jié)構(gòu)的方法1.提供半導(dǎo)體基板，例如硅晶片、硅絕緣體或外延硅片。
2.使用高密度等離子體工藝沉積氧化物層，填充溝槽區(qū)并在氮化硅層表面之上。
3.使用化學(xué)機械拋光工藝平坦化通過高密度等離子體工藝沉積的氧化硅層，形成溝槽區(qū)隔離結(jié)構(gòu)并暴露氮化硅層。
4.通過濕法蝕刻工藝選擇性地去除氮化硅層，形成從溝槽區(qū)底部延伸到墊氧化物層以上的隔離結(jié)構(gòu)。
5.去除墊氧化物層和溝槽區(qū)中的通過高密度等離子體工藝沉積的氧化硅層的一部分。
6.使用光阻材料作為掩模，通過離子注入形成半導(dǎo)體基板中的源漏極和溝道區(qū)。
7.形成隧道氧化物。
7.沉積多晶硅材料。
8.沉積蓋氧化物材料。
9.平坦化多晶硅材料，露出隔離結(jié)構(gòu)的頂部。
10.使用HF浸漬工藝去除溝槽區(qū)中的由高密度等離子體工藝沉積的氧化硅的一部分，形成多晶硅柵結(jié)構(gòu)。
以上步驟提供了根據(jù)本發(fā)明實施例的制造集成電路器件的柵結(jié)構(gòu)的方法。如上所示，該方法采用自對準技術(shù)和多步工藝組合來形成柵結(jié)構(gòu)。添加步驟、去除一個或多個步驟或以不同順序提供一個或多個步驟的其它方案并不背離此權(quán)利要求的范圍。本發(fā)明的進一步細節(jié)在整個說明書中且特別是在以下進行描述。
圖2(a)至圖2(k)是根據(jù)本發(fā)明實施例的制造柵結(jié)構(gòu)的簡化示圖。該圖僅為實例，其不應(yīng)過度地限制此權(quán)利要求的范圍。本領(lǐng)域的一般技術(shù)人員都會認識到這許多的變化、替換和改變。在特定的實施例中，本發(fā)明提供了用于形成集成電路器件的柵結(jié)構(gòu)的方法。如圖2(a)所示，該方法包括提供具有表面的半導(dǎo)體基板200。該半導(dǎo)體基板可為硅晶片、硅絕緣體、外延硅片等等。該方法包括形成覆蓋半導(dǎo)體基板的墊氧化物202。該墊氧化物可為通過爐管在高溫下生成的氧化物。該墊氧化物還可使用化學(xué)氣相沉積工藝或其它適合的工藝而沉積。然后形成氮化硅層204覆蓋在墊氧化物層202的表面。該氮化硅層可使用利用二氯硅烷(dichlorosilane)和NH3作為前驅(qū)體的化學(xué)氣相沉積工藝而形成。根據(jù)應(yīng)用象增強的等離子體化學(xué)氣相沉積的其它合適方法也可以用于形成氮化硅層。
如圖2(b)所示，使用光刻和蝕刻工藝形成溝槽區(qū)206。這里使用了反應(yīng)離子蝕刻工藝。根據(jù)應(yīng)用也可使用其它蝕刻技術(shù)如濕法蝕刻。溝槽區(qū)206通過整個氮化硅層延伸到半導(dǎo)體基板中的某一深度208。在某些實施例中該深度208的范圍從2000到4500。
如圖2(c)所示，該方法包括沉積氧化物材料210，覆蓋氮化硅層并填充溝槽區(qū)206。在優(yōu)選的實施例中，該氧化物材料是在氬氣環(huán)境內(nèi)利用硅烷和氧氣作為前驅(qū)體，使用高密度等離子體(HDP)工藝所沉積的氧化硅。其它適合的前驅(qū)體也可以使用。也可使用其它適合的沉積工藝，如低壓化學(xué)氣相沉積(LPCVD)、增強等離子體化學(xué)氣相沉積(PECVD)。
如圖2(d)所示，該方法包括平坦化氧化物材料，使用平坦化工藝暴露氮化硅層的表面和溝槽區(qū)211中的氧化物材料的頂部。如圖所示，氧化物材料的頂部基本與光刻后的氮化物層平齊。在特定實施例中，可選擇化學(xué)機械拋光工藝用于平坦化過程。例如，化學(xué)機械拋光工藝使用高選擇性研磨液并使用氮化物層作為阻擋層(那就是說拋光阻擋層)。其它適合的平坦化工藝也可以被應(yīng)用。包括反蝕刻、回流或者其它組合。正如所示，在單元區(qū)中氮化硅層保持從1500到2000的厚度范圍。當然，這個厚度可以有其它變化、修改和替換。
圖2(e)說明隔離層213的形成。如圖2(e)所示，選擇氮化硅蝕刻工藝去除氮化硅層，氧化物剝離工藝去除墊氧化物層和氧化物材料的一部分，使氧化物材料暴露并高于半導(dǎo)體基板表面以上，高出基板表面的高度為212。在特定的實施例中，使用磷酸類(phosphoric acid species)的濕法蝕刻工藝被用于選擇性地去除氮化硅材料。也可使用其它蝕刻工藝，如反應(yīng)離子蝕刻(RIE)。氧化物剝離工藝使用含水氫氟酸類(aqueoushydrofluoric acid species)。也可使用其它適合的氧化物剝離工藝如反應(yīng)離子蝕刻(RIE)。在某些實施例中高度212的范圍從1000到2000。當然，本領(lǐng)域的普通技術(shù)人員都將認識到許多其它的變化、修改和替換。
如圖2(f)所示，該方法還包括使用離子注入工藝形成源/漏極216和溝道區(qū)218。該注入工藝包括以每平方厘米1.4×1013到1.6×1013原子的劑量和以75keV到85keV的能量使用硼作為摻雜。根據(jù)應(yīng)用也可使用其它離子注入?yún)?shù)。
如圖2(g)所示，該方法包括形成覆蓋半導(dǎo)體基板的隧道氧化物220。隧道氧化物可使用以原硅酸四乙酯作為前驅(qū)體的化學(xué)氣相沉積工藝形成。也可使用其它適合的氧化硅沉積工藝。這些其它工藝包括使用以二氯硅烷(DCS)和氧氣作為前驅(qū)體的低壓化學(xué)氣相沉積工藝、增強等離子體化學(xué)氣相沉積(PECVD)及其它工藝。另一方面，隧道氧化物也可使用生長工藝形成。
如圖2(h)所示，本方法包括沉積覆蓋隔離結(jié)構(gòu)和隧道氧化物的多晶硅材料層222。在特定實施例中，該多晶硅材料使用爐管生長并使用硅烷作為前驅(qū)體而形成。圖2(h)中還包括，形成蓋氧化物層224，覆蓋在多晶硅材料上。該蓋氧化物層使用低壓化學(xué)氣相沉積工藝并使用二氯硅烷(DCS)和氧氣作為前驅(qū)體而形成。也可使用其它前驅(qū)體，如原硅酸四乙酯(TEOS)或硅烷加上氧氣。也可使用其它沉積工藝，如增強等離子體化學(xué)氣相沉積。蓋氧化物層用于在化學(xué)機械拋光過程中保護多晶硅材料，它能夠防止多晶硅材料分層。它還能夠保護大片的多晶硅區(qū)域并減少多晶硅凹陷。
如圖2(i)和圖2(j)所示，該方法包括使用平坦化工藝來平坦多晶硅材料并露出隔離結(jié)構(gòu)的表面。在優(yōu)選的實施例中，該平坦化過程包括多步化學(xué)機械拋光工藝。該多步化學(xué)機械拋光工藝包括第一步化學(xué)機械拋光步驟、第二步化學(xué)機械拋光步驟和第三步化學(xué)機械拋光步驟。如圖2(i)所示，第一步化學(xué)機械拋光步驟使多晶硅材料獲得平坦并在隔離結(jié)構(gòu)213頂上留下一定的厚度226。在某些實施例中厚度226的范圍從200到400。第一步化學(xué)機械拋光步驟包括使用低選擇性研磨液，以中等向下壓力、中等臺轉(zhuǎn)速和頭轉(zhuǎn)速在硬的研磨墊上進行工作。在特定實施例中，中等向下壓力在每平方英寸2磅到每平方英寸4磅之間，中等臺轉(zhuǎn)速小于每分鐘70轉(zhuǎn)，中等的頭轉(zhuǎn)速小于每分鐘70轉(zhuǎn)。第二步化學(xué)機械拋光工藝使用高選擇性研磨液拋光以露出隔離結(jié)構(gòu)的表面。該高選擇性化學(xué)機械拋光工藝使用溝槽區(qū)中的氧化物材料作為阻擋層。在特定的實施例中，該高選擇性化學(xué)機械拋光工藝包括使用小于每平方英寸2.0磅的低的向下壓力、小于每分鐘35轉(zhuǎn)的低的臺轉(zhuǎn)速和小于每分鐘35轉(zhuǎn)的低的頭轉(zhuǎn)速。如圖2(j)所示，第三步化學(xué)機械拋光工藝使用過拋光工藝以去除隔離結(jié)構(gòu)上的所有多晶硅材料。氧化物材料的表面全被暴露并基本與多晶硅材料平齊。在特定實施例中，該過拋光工藝包括使用硬的研磨墊、小于每平方英寸2.0磅的低的向下壓力、小于每分鐘35轉(zhuǎn)的低的臺轉(zhuǎn)速以及小于每分鐘35轉(zhuǎn)的低的頭轉(zhuǎn)速。
該多步拋光工藝消除了單元區(qū)域中的整條多晶硅的凹陷，在晶圓內(nèi)改善了多晶硅厚度的均勻性和可控性。
該方法包括選擇氧化物蝕刻工藝以去除隔離材料的一部分，形成柵結(jié)構(gòu)228和230。如圖2(k)所示，該柵結(jié)構(gòu)由隔離結(jié)構(gòu)分離。在特定實施例中，該選擇性蝕刻工藝包括使用緩沖氫氟酸類的濕法蝕刻。根據(jù)應(yīng)用也可以使用其它適合的氧化物蝕刻工藝，如反應(yīng)離子蝕刻。在優(yōu)選的實施例中，該柵結(jié)構(gòu)就是閃存器件中的浮柵。
在特定實施例中，如圖3所示，該方法還包括在周邊區(qū)域301中形成多個偽結(jié)構(gòu)，如圖3所示。該周邊區(qū)域包圍著存儲器單元區(qū)302。該偽結(jié)構(gòu)在多步化學(xué)機械拋光工藝過程中能夠減小隔離結(jié)構(gòu)中的氧化物材料受到的侵蝕。
雖然以上內(nèi)容是根據(jù)特定實施例所做的說明，還是可以存在其它修改、替換和變化。應(yīng)當理解，在此描述的實施例和實例僅是說明性的，并且本領(lǐng)域中有經(jīng)驗的技術(shù)人員將會想到根據(jù)其的各種修改或變化，并且所述各種修改或變化將包括在本申請的精神范圍內(nèi)以及所附權(quán)利要求的范圍內(nèi)。
實驗根據(jù)本發(fā)明我們進行了實驗以得到優(yōu)選方法的結(jié)果。這些實驗僅為實例，其不應(yīng)過度限制此權(quán)利要求的范圍。本領(lǐng)域的一般技術(shù)人員將會認識到多種變化、替換和修改。這些實驗的進一步細節(jié)在整個說明書中特別是根據(jù)以下附圖更具體地進行描述。
所述實驗使用常規(guī)機臺進行，并期望發(fā)現(xiàn)用于制造半導(dǎo)體集成電路的改良工藝。由于關(guān)鍵尺寸的持續(xù)縮小要求光刻工藝進行嚴格控制，光掩模失準常導(dǎo)致缺陷和器件失效。這里，在柵形成中使用自對準工藝，除去了易于失準的光刻步驟。此外，在多晶硅中使用常規(guī)CMP工藝將引起缺陷，如多晶硅凹陷和隔離材料的侵蝕。應(yīng)用多步驟研磨工藝平坦多晶硅大大減少了如在常規(guī)一步平坦多晶硅的CMP工藝中可見的缺陷。
圖4說明在多晶硅柵形成中使用常規(guī)CMP工藝時單元區(qū)中的多晶硅的凹陷缺陷。其中半導(dǎo)體基板為400。在由隔離結(jié)構(gòu)403分離的多晶硅柵結(jié)構(gòu)402中多晶硅凹陷401的范圍可從200到300。如圖5中光學(xué)顯微鏡圖片所示，在非單元區(qū)或大片多晶硅區(qū)域501中，多晶硅凹陷缺陷甚至更嚴重。具有100×100μm2面積大小的大片多晶硅區(qū)域中的多晶硅凹陷可大于1500。
在常規(guī)CMP工藝研磨多晶硅過程中，另一個缺陷來自于單元區(qū)中的隔離結(jié)構(gòu)所受到的侵蝕。圖6說明了該侵蝕。使用常規(guī)CMP工藝時，缺陷顯示為隔離結(jié)構(gòu)中有約200-400高度的隆起和約400-700的侵蝕。
圖7給出使用本發(fā)明的優(yōu)選方法制造的隔離結(jié)構(gòu)的仿形掃描。如圖7所示，在優(yōu)選實施例中的多步CMP工藝研磨多晶硅之后，隔離區(qū)中受到的侵蝕減小到80。
圖8是使用常規(guī)方法制造的多晶硅柵結(jié)構(gòu)的掃描電子顯微鏡圖。正如圖所示，多晶硅柵形成中的光掩?；蛴惭谀５氖蕦?dǎo)致多晶硅蝕刻中的失準801或器件缺陷。相比之下，由于根據(jù)本發(fā)明的實施例形成自對準多晶硅柵而不需要使用硬掩模，從而消除了這樣的缺陷。
應(yīng)當理解，在此描述的實施例和實例僅以說明為目的，并且本領(lǐng)域的技術(shù)人員將會想到根據(jù)其的各種修改和變化，所述修改和變化應(yīng)包括在本申請的精神范圍內(nèi)以及所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種制造集成電路器件的方法，所述方法包括提供半導(dǎo)體基板，該基板包含一個表面區(qū)域；形成覆蓋所述基板表面區(qū)的墊氧化物層，該墊氧化物層具有墊氧化物表面區(qū)；形成覆蓋所述墊氧化物層的氮化硅層；形成通過所述氮化硅層并延伸到所述半導(dǎo)體基板內(nèi)的一深度的溝槽區(qū)；使用等離子體沉積工藝以氧化物材料填充所述溝槽區(qū)，該氧化物材料從所述溝槽區(qū)的底部延伸到所述氮化硅層的上表面區(qū)；選擇性地去除所述氮化硅層形成隔離結(jié)構(gòu)，該隔離結(jié)構(gòu)從所述溝槽區(qū)的底部延伸到所述墊氧化物表面區(qū)以上的一高度；剝離所述墊氧化物層；形成覆蓋所述半導(dǎo)體基板的隧道氧化物；沉積多晶硅材料層，覆蓋所述隔離結(jié)構(gòu)，其中包括隧道氧化物結(jié)構(gòu)；以及平坦化所述多晶硅層以露出所述隔離結(jié)構(gòu)的頂部并形成由所述隔離結(jié)構(gòu)分隔的左右兩個存儲單元。
2.如權(quán)利要求1的方法，其中所述高度至少為100埃。
3.如權(quán)利要求1的方法，其中所述高度至少為1000埃。
4.如權(quán)利要求1的方法，還包括形成一個蓋層覆蓋在所述多晶硅材料的表面。
5.如權(quán)利要求4的方法，其中所述蓋層是CVD氧化物。
6.如權(quán)利要求1的方法，還包括使用選擇性的蝕刻工藝來降低所述隔離結(jié)構(gòu)的高度，所述隔離結(jié)構(gòu)的最終高度高于左右存儲單元的最低區(qū)域。
7.如權(quán)利要求6的方法，其中所述選擇性的蝕刻工藝使用氫氟酸類化學(xué)品。
8.如權(quán)利要求1的方法，其中所述平坦化包括執(zhí)行低選擇性化學(xué)機械拋光工藝以去除一定厚度的所述多晶硅材料；執(zhí)行高選擇性化學(xué)機械拋光工藝以露出所述隔離材料；以及一旦所述隔離材料被暴露，就執(zhí)行過拋光工藝。
9.如權(quán)利要求8的方法，其中所述低選擇性化學(xué)機械拋光工藝使用硬的研磨墊、中等的臺轉(zhuǎn)速和頭轉(zhuǎn)速。
10.如權(quán)利要求9的方法，其中所述中等臺轉(zhuǎn)速小于每分鐘70轉(zhuǎn)。
11.如權(quán)利要求9的方法，其中所述頭轉(zhuǎn)速小于每分鐘70轉(zhuǎn)。
12.如權(quán)利要求8的方法，其中所述低選擇性化學(xué)機械拋光工藝和所述過拋光工藝使用小于每平方英寸2磅的向下壓力。
13.如權(quán)利要求8的方法，其中所述低選擇性化學(xué)機械拋光工藝和所述過拋光工藝使用小于每分鐘35轉(zhuǎn)的臺轉(zhuǎn)速和頭轉(zhuǎn)速。
14.如權(quán)利要求1的方法，其中所述填充工藝包括高密度等離子體工藝。
15.如權(quán)利要求1的方法，其中所述隔離結(jié)構(gòu)具有約0.17微米或是更小的寬度。
16.如權(quán)利要求1的方法，其中所述左右兩個存儲單元是用于閃存器件的兩個浮柵。
17.如權(quán)利要求1的方法，其中所述平坦化過程還在所述存儲單元的周邊形成偽結(jié)構(gòu)。
18.如權(quán)利要求17的方法，其中所述偽結(jié)構(gòu)的存在減小了空間上與偽結(jié)構(gòu)相鄰的隔離結(jié)構(gòu)受到的侵蝕。
全文摘要
該發(fā)明提供了一種用于制造集成電路器件的方法。所述方法包括，在提供的半導(dǎo)體基板上形成覆蓋基板的墊氧化物層以及形成覆蓋墊氧化物層的氮化硅層。所述方法包括形成通過氮化硅層并延伸到半導(dǎo)體基板內(nèi)的某一深度的溝槽區(qū)。所述方法還包括以氧化物材料填充溝槽區(qū)。氧化物材料從溝槽區(qū)底部延伸到氮化硅層的上表面。所述方法包括平坦化氧化物材料并選擇性地去除氮化硅層以形成隔離結(jié)構(gòu)。然后沉積多晶硅材料以覆蓋隔離結(jié)構(gòu)。平坦化多晶硅材料以露出隔離結(jié)構(gòu)的頂部并形成由隔離結(jié)構(gòu)所分隔的左右兩個存儲單元。
文檔編號H01L21/762GK101055852SQ20061002564
公開日2007年10月17日 申請日期2006年4月12日 優(yōu)先權(quán)日2006年4月12日
發(fā)明者蔣莉, 邵穎, 彭洪修, 吳佳特 申請人:中芯國際集成電路制造(上海)有限公司