技術(shù)編號：6870824
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路器件及其制造工藝。更具體的，本發(fā)明提供了一種用于制造NOR閃存集成電路器件的柵結(jié)構(gòu)的方法。不僅如此，本發(fā)明還具有更廣范圍的應(yīng)用。背景技術(shù) 集成電路已從制造于單個硅芯片上的少數(shù)互連器件發(fā)展到數(shù)百萬個器件。常規(guī)集成電路提供了遠超最初設(shè)想的性能和復(fù)雜度。為了實現(xiàn)復(fù)雜度和電路密度(即能夠封裝到給定芯片面積上的器件的數(shù)目)的改善，最小器件特征的尺寸，也稱為器件“幾何形狀”，已隨著每代集成電路而變得更小。增加電路密度不僅改善了集成電路的復(fù)雜度和性能，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。