多晶硅電阻結(jié)構(gòu)及其形成方法
【專利摘要】一種多晶硅電阻結(jié)構(gòu)及其形成方法，所述多晶硅電阻結(jié)構(gòu)包括：基底，位于所述基底上的具有電阻負(fù)溫度系數(shù)的多晶硅電阻，與所述多晶硅電阻兩端電連接的金屬電極，位于所述多晶硅電阻中間位置表面的具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，使得溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低。由于多晶硅電阻產(chǎn)生的熱量可以通過金屬散熱結(jié)構(gòu)進(jìn)行散熱，有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值。且所述具有電阻正溫度系數(shù)的金屬互連結(jié)構(gòu)也可以降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，也有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。
【專利說明】多晶硅電阻結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種多晶硅電阻結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路(IC)中，多晶硅電阻是一種非常常用的電子元件。根據(jù)不同的摻雜離子和摻雜水平，可以制造出P+、N+、P-和N-的多晶硅電阻?，F(xiàn)有的多晶硅電阻的形成工藝請參考圖1?圖6，包括:
[0003]請參考圖1，提供半導(dǎo)體襯底10，在所述半導(dǎo)體襯底10上形成絕緣層11 ；
[0004]請參考圖2，在所述絕緣層11表面形成多晶硅薄膜20，并對所述多晶硅薄膜20進(jìn)行離子摻雜；
[0005]請參考圖3，對所述多晶硅薄膜20進(jìn)行刻蝕，形成條形的多晶硅電阻21 ；
[0006]請參考圖4，在所述多晶硅電阻21的中間部分和絕緣層11表面形成硅化物阻擋層30 (salicide block layer, SAB),利用所述娃化物阻擋層來保護(hù)多晶娃電阻表面,使得被覆蓋的多晶硅電阻表面不會(huì)形成不期望的金屬硅化物；
[0007]請參考圖5，在所述暴露出的多晶硅電阻21的兩端利用自對準(zhǔn)金屬硅化物工藝形成金屬娃化物35 ；
[0008]請參考圖6,在所述金屬娃化物35和娃化物阻擋層30表面形成層間介質(zhì)層40,在所述層間介質(zhì)層40內(nèi)且在所述金屬硅化物35表面形成導(dǎo)電插塞45，利用所述導(dǎo)電插塞45將所述多晶硅電阻21與其他電路相連接。
[0009]更多關(guān)于形成多晶硅電阻的方法請參考專利號(hào)為US7112535B2的美國專利文獻(xiàn)。
[0010]但隨著半導(dǎo)體器件集成度的增加，半導(dǎo)體集成電路中的溫度也越來越高，并且多晶硅電阻在工作時(shí)會(huì)由于自加熱效應(yīng)導(dǎo)致溫度很高。由于多晶硅材料隨著溫度的變化會(huì)改變，當(dāng)多晶硅電阻工作時(shí)，對應(yīng)的多晶硅電阻的阻值會(huì)相應(yīng)變化，使得集成電路的電學(xué)特性不穩(wěn)定。

【發(fā)明內(nèi)容】

[0011]本發(fā)明解決的問題是提供一種多晶硅電阻結(jié)構(gòu)及其形成方法，有利于提高多晶硅電阻結(jié)構(gòu)的電阻溫度穩(wěn)定性。
[0012]為解決上述問題，本發(fā)明技術(shù)方案首先提供了一種多晶硅電阻結(jié)構(gòu)，包括:基底，位于所述基底上的具有電阻負(fù)溫度系數(shù)的多晶硅電阻，與所述多晶硅電阻兩端電連接的金屬電極，位于所述多晶硅電阻中間位置表面的具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，使得溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低。
[0013]可選的，所述金屬電極包括:位于所述多晶硅電阻兩端表面的第二金屬硅化物層、位于所述第二金屬娃化物層表面的第二導(dǎo)電插塞和位于所述第二導(dǎo)電插塞表面的第二金屬層。[0014]可選的，所述金屬散熱結(jié)構(gòu)包括:位于所述多晶硅電阻中間位置表面的第一金屬硅化物層，位于所述第一金屬硅化物層表面的第一導(dǎo)電插塞和位于所述第一導(dǎo)電插塞表面
的第一金屬層。
[0015]可選的，所述金屬散熱結(jié)構(gòu)包括:位于所述多晶硅電阻中間位置表面的第一金屬硅化物層，位于所述第一金屬硅化物層表面的第一導(dǎo)電插塞，位于所述第一導(dǎo)電插塞表面的第一金屬層，頂層金屬層，以及連接所述頂層金屬層和第一金屬層之間的多層堆疊的導(dǎo)電插塞和金屬互連層。
[0016]可選的，通過調(diào)整第一金屬娃化物層與未被第一金屬娃化物層覆蓋的多晶娃電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)因溫度變化導(dǎo)致的總阻值變化的幅度控制在80%?120%范圍內(nèi)。
[0017]可選的，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)的總阻值不隨溫度的變化而改變。
[0018]可選的，第一金屬娃化物層的長度LI與未被第一金屬娃化物層覆蓋的多晶娃電阻的長度L2之間的比例關(guān)系為:Ll/L2=Rsh2 X TCR2/Rshl X TCRl，其中，Rshl為第一金屬硅化物層的方塊電阻，TCRl為第一金屬娃化物層的電阻溫度系數(shù)，Rsh2為多晶娃電阻的方塊電阻，TCR2為多晶硅電阻的電阻溫度系數(shù)。
[0019]可選的，所述多晶硅電阻的摻雜濃度小于或等于5X1019/cm3。
[0020]可選的，所述第一金屬娃化物層和第二金屬娃化物層的金屬兀素為Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd 其中的一種或幾種。
[0021]本發(fā)明技術(shù)方案還提供了一種多晶硅電阻結(jié)構(gòu)的形成方法，包括:提供基底，在所述基底上形成具有電阻負(fù)溫度系數(shù)的多晶硅電阻；在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，使得在溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低；在所述多晶硅電阻兩端表面形成金屬電極，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離。
[0022]可選的，形成所述金屬散熱結(jié)構(gòu)的具體工藝包括:在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的第一金屬硅化物層，在所述第一金屬硅化物層表面形成第一導(dǎo)電插塞，在所述第一導(dǎo)電插塞表面形成第一金屬層。
[0023]可選的，形成所述金屬散熱結(jié)構(gòu)的具體工藝包括:在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的第一金屬硅化物層，在所述第一金屬硅化物層表面形成第一導(dǎo)電插塞，在所述第一導(dǎo)電插塞表面形成第一金屬層，在所述第一金屬層上形成頂層金屬層和連接所述頂層金屬層和第一金屬層之間的多層堆疊的導(dǎo)電插塞和金屬互連層。
[0024]可選的，形成所述金屬電極的具體工藝包括:在所述多晶硅電阻兩端表面形成第二金屬硅化物層，在所述第二金屬硅化物層表面形成第二導(dǎo)電插塞，在所述第二導(dǎo)電插塞表面形成第二金屬層。
[0025]可選的，所述第一金屬硅化物層和第二金屬硅化物層采用同一形成工藝形成，所述第一導(dǎo)電插塞與第二導(dǎo)電插塞利用同一形成工藝形成，所述第一金屬層與第二金屬層利用同一形成工藝形成。
[0026]可選的，形成所述第一金屬硅化物層、第二金屬硅化物層的具體工藝為:在所述多晶硅電阻表面形成硅化物阻擋層，對所述硅化物阻擋層進(jìn)行刻蝕，暴露出多晶硅電阻的兩端表面和中間區(qū)域表面；在所述暴露出的多晶硅電阻表面和硅化物阻擋層表面形成金屬層，對所述金屬層進(jìn)行退火處理，使得多晶硅電阻和金屬層的接觸面形成金屬硅化物層；去除未反應(yīng)的金屬層，在所述暴露出的多晶硅電阻中間區(qū)域表面形成第一金屬硅化物層，在所述暴露出的多晶硅電阻兩端表面形成第二金屬硅化物層。
[0027]可選的，所述第一金屬娃化物層和第二金屬娃化物層分別形成。
[0028]可選的,所述第一金屬娃化物層的材料和第二金屬娃化物層的材料相同或不同。
[0029]可選的，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)因溫度變化導(dǎo)致的總阻值變化的幅度控制在80%?120%范圍內(nèi)。
[0030]可選的，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)的總阻值不隨溫度的變化而改變。
[0031]可選的，第一金屬娃化物層的長度LI與未被第一金屬娃化物層覆蓋的多晶娃電阻的長度L2之間的比例關(guān)系為:Ll/L2=Rsh2 X TCR2/Rshl X TCRl，其中，Rshl為第一金屬硅化物層的方塊電阻，TCRl為第一金屬娃化物層的電阻溫度系數(shù)，Rsh2為多晶娃電阻的方塊電阻，TCR2為多晶硅電阻的電阻溫度系數(shù)。
[0032]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0033]本發(fā)明實(shí)施例在所述多晶硅電阻中間位置表面形成有金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，由于多晶硅電阻產(chǎn)生的熱量可以通過金屬散熱結(jié)構(gòu)進(jìn)行散熱，有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低了多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于提高多晶硅電阻結(jié)構(gòu)的電阻溫度穩(wěn)定性。且所述多晶硅電阻結(jié)構(gòu)的總電阻為兩個(gè)部分的串聯(lián)值，第一部分為未被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻的電阻值，另一部分為被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻和金屬散熱結(jié)構(gòu)的并聯(lián)值，由于所述金屬互連結(jié)構(gòu)具有電阻正溫度系數(shù)，使得所述被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻和金屬散熱結(jié)構(gòu)的并聯(lián)值隨溫度變化電阻值降低的幅度小于相同阻值的多晶硅電阻隨溫度變化電阻值降低的幅度，從而可以降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。
【專利附圖】

【附圖說明】
[0034]圖1至圖6為現(xiàn)有技術(shù)的多晶硅電阻的形成過程的剖面結(jié)構(gòu)示意圖；
[0035]圖7至圖11為本發(fā)明第一實(shí)施例的多晶硅電阻結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖；
[0036]圖12為本發(fā)明第二實(shí)施例的多晶硅電阻結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】
[0037]由于高阻的多晶硅材料具有電阻負(fù)溫度系數(shù)，當(dāng)多晶硅電阻工作時(shí)，對應(yīng)的多晶硅電阻的阻值會(huì)相應(yīng)減少，使得集成電路的電學(xué)特性不穩(wěn)定。因此，發(fā)明人經(jīng)過研究，提出了一種多晶硅電阻結(jié)構(gòu)及其形成方法，所述多晶硅電阻結(jié)構(gòu)具體包括:基底，位于所述基底上的具有電阻負(fù)溫度系數(shù)的多晶硅電阻，與所述多晶硅電阻兩端電連接的金屬電極，位于所述多晶硅電阻中間位置表面的具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，使得在溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低。由于多晶硅電阻產(chǎn)生的熱量可以通過金屬散熱結(jié)構(gòu)進(jìn)行散熱，有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值。且所述具有電阻正溫度系數(shù)的金屬互連結(jié)構(gòu)也可以降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，也有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。
[0038]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0039]在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施的限制。
[0040]第一實(shí)施例
[0041]請參考圖7~圖11，為本發(fā)明第一實(shí)施例的多晶硅電阻結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。
[0042]具體的，請參考圖7，提供基底100，在所述基底100表面形成隔離層101。
[0043]所述基底100可以為體娃襯底、體錯(cuò)襯底、錯(cuò)娃襯底、碳化娃襯底、絕緣體上娃襯底或絕緣體上鍺襯底等半導(dǎo)體襯底，也可以為紅寶石襯底、藍(lán)寶石襯底、玻璃襯底等絕緣襯
。
[0044]在本實(shí)施例中， 所述基底100為體硅襯底，由于體硅襯底中摻雜有雜質(zhì)離子，具有導(dǎo)電性，因此需要在形成多晶硅電阻之前，在所述體硅襯底和多晶硅電阻之間形成絕緣的隔離層，避免多晶硅電阻發(fā)生短路。在本實(shí)施例中，所述隔離層101為淺溝槽隔離結(jié)構(gòu)。其他實(shí)施例中，所述隔離層還可以利用LOCOS (硅的局部氧化)工藝、熱氧化工藝或化學(xué)氣相沉積工藝形成的氧化硅層。
[0045]當(dāng)所述基底為絕緣襯底時(shí)，可以不在所述基底上形成隔離層。
[0046]在其他實(shí)施例中，所述基底還可以為包括至少一層層間介質(zhì)層的多層堆疊結(jié)構(gòu)。
[0047]請參考圖8，在所述隔離層101表面形成多晶硅薄膜110。
[0048]在本實(shí)施例中，形成所述多晶硅薄膜110的工藝包括:利用低壓化學(xué)氣相沉積工藝(LPCVD)在所述基底100和隔離層101表面形成多晶硅薄膜110，所述多晶硅薄膜內(nèi)摻雜有N型或P型雜質(zhì)離子，所述N型雜質(zhì)離子為硼、鎵、銦其中的一種或幾種，所述P型雜質(zhì)離子為磷、砷、銻其中的一種或幾種。
[0049]在本實(shí)施例中，所述摻雜工藝為原位摻雜工藝，在形成多晶硅薄膜110的同時(shí)摻雜有N型或P型雜質(zhì)離子。在其他實(shí)施例中，形成所述多晶硅薄膜后，對所述多晶硅薄膜進(jìn)行離子注入。
[0050]在本實(shí)施例中，所述N型或P型雜質(zhì)離子的摻雜濃度小于或等于5X1019/cm3，使得最終形成的多晶硅電阻具有電阻負(fù)溫度系數(shù)，而后續(xù)形成的第一金屬硅化物層具有電阻正溫度系數(shù)，從而在溫度變化時(shí)多晶硅電阻和第一金屬硅化物層兩者的電阻變化值至少可以部分抵消，可以使得最終形成的多晶硅電阻結(jié)構(gòu)由于溫度變化導(dǎo)致的阻值變化不大，有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。其中，當(dāng)所述雜質(zhì)離子的摻雜濃度降低時(shí)，多晶硅電阻的方塊電阻提高，電阻溫度系數(shù)降低，反之，當(dāng)所述雜質(zhì)離子的摻雜濃度提高時(shí)，多晶硅電阻的方塊電阻降低，電阻溫度系數(shù)提高。通過調(diào)整所述N型或P型雜質(zhì)離子的摻雜濃度，可以調(diào)整所述多晶硅電阻的方塊電阻和電阻溫度系數(shù)，有利于調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例。
[0051]請參考圖9，對所述多晶硅薄膜110 (請參考圖8)進(jìn)行刻蝕，在所述隔離層101表面形成多晶娃電阻115。
[0052]形成所述多晶硅電阻115的具體工藝包括:在所述多晶硅薄膜110表面形成光刻膠層(未圖示)，并對所述光刻膠層進(jìn)行曝光顯影，形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜，對所述多晶硅薄膜110進(jìn)行刻蝕，在所述隔離層101表面形成多晶硅電阻115。所述多晶硅電阻115的俯視形狀可以為長條形、S形、螺旋形等常規(guī)形狀，在本實(shí)施例中，所述多晶硅電阻115的俯視形狀為長條形。且所述多晶硅電阻115完全位于所述隔離層101表面，使得所述多晶硅電阻115與基底100電學(xué)隔離，不會(huì)發(fā)生短路。
[0053]在其他實(shí)施例中，形成所述多晶硅電阻的工藝包括:在所述基底和隔離層表面形成介質(zhì)層，對所述介質(zhì)層進(jìn)行刻蝕形成溝槽，且所述溝槽暴露出部分隔離層表面，所述溝槽的位置對應(yīng)于多晶硅電阻的位置；在所述溝槽內(nèi)填充滿多晶硅材料，且所述多晶硅材料內(nèi)原位摻雜有N型或P型雜質(zhì)離子；利用化學(xué)機(jī)械研磨工藝去除位于介質(zhì)層表面的多晶硅材料，使得在溝槽內(nèi)形成多晶硅電阻。
[0054]由于多晶硅電阻的阻值與多晶硅材料的電阻率、電阻長度成正比，與多晶硅電阻的剖面面積成反比，且所述多晶硅材料的電阻率與摻雜濃度相關(guān)，因此，通過控制所述多晶硅薄膜的摻雜濃度、多晶硅電阻長度和多晶硅電阻的剖面面積，可以控制所述多晶硅電阻的阻值。且通過控制所述多晶硅薄膜的摻雜濃度，可以控制多晶硅材料的電阻負(fù)溫度系數(shù)和方塊電阻，同時(shí)通過調(diào)整后續(xù)形成的第一金屬硅化物層的電阻正溫度系數(shù)的方塊電阻，使得兩者由于溫度變化產(chǎn)生的總電阻變化值的幅度降低，從而有利于提高多晶硅電阻結(jié)構(gòu)的總阻值的溫度穩(wěn)定性。
[0055]請參考圖10，在所述隔離層101和多晶硅電阻115表面形成硅化物阻擋層140，所述硅化物阻擋層140暴露出多晶硅電阻115中間位置表面和兩端的表面，在所述暴露出的多晶硅電阻115中間位置表面形成具有電阻正溫度系數(shù)的第一金屬硅化物層120，在所述暴露出的多晶硅電阻115兩端的表面形成第二金屬硅化物層130，且所述第一金屬硅化物層120和第二金屬硅化物層130相隔離。
[0056]在本實(shí)施例中，利用所述硅化物阻擋層140來保護(hù)多晶硅電阻115表面，使得被覆蓋的多晶硅電阻115表面不會(huì)形成不期望的金屬硅化物，利用所述硅化物阻擋層140定義出了后續(xù)形成的第一金屬硅化物層120和第二金屬硅化物層130的位置。所述硅化物阻擋層140的材料為氧化硅、氮化硅、氮氧化硅其中的一種或幾種。
[0057]所述第一金屬硅化物層120位于所述多晶硅電阻115中間位置，作為后續(xù)形成的金屬散熱結(jié)構(gòu)的一部分，有利于將多晶硅電阻自加熱產(chǎn)生的熱量進(jìn)行散熱。所述第二金屬娃化物層130位于所述多晶娃電阻115兩端的表面,作為金屬電極的一部分,用于將多晶娃電阻結(jié)構(gòu)與外電路電學(xué)連接。在本實(shí)施例中，所述第一金屬娃化物層120和第二金屬娃化物層130采用同一形成工藝同時(shí)形成，因此形成所述第一金屬硅化物層不會(huì)增加額外的工藝步驟，與現(xiàn)有工藝兼容。在其他實(shí)施例中，所述第一金屬硅化物層和第二金屬硅化物層也可以采用不同工藝分別形成。
[0058]在本實(shí)施例中，形成所述第一金屬硅化物層120和第二金屬硅化物層130的具體工藝包括:在所述隔離層101和多晶硅電阻115表面形成硅化物阻擋材料層(未圖示)，且對所述硅化物阻擋材料層進(jìn)行刻蝕，暴露出多晶硅電阻115中間位置表面和兩端的表面，形成硅化物阻擋層140 ;在所述硅化物阻擋層140和暴露出的多晶硅電阻115表面形成金屬層(未圖示)，對所述金屬層進(jìn)行退火處理，使得所述金屬層的金屬與多晶硅電阻的多晶硅發(fā)生反應(yīng)形成金屬硅化物；利用濕法刻蝕工藝去除多余的未反應(yīng)的金屬層，使得在暴露出的多晶娃電阻115中間區(qū)域表面形成第一金屬娃化物層120,在暴露出的多晶娃電阻115兩端表面形成第二金屬娃化物層130,且所述第一金屬娃化物層120和第二金屬娃化物層130電學(xué)隔離。由于所述娃化物阻擋層140定義出了第一金屬娃化物層120和第二金屬娃化物層130的位置，所述第一金屬硅化物層120和第二金屬硅化物層130利用自對準(zhǔn)工藝在所述多晶娃電阻115表面形成，因此所述第一金屬娃化物層120和第二金屬娃化物層130的寬度與多晶硅電阻115的寬度等寬。
[0059]在其他實(shí)施例中，形成所述第一金屬硅化物層和第二金屬硅化物層的工藝還可以為:在所述多晶硅電阻表面形成金屬層，對所述金屬層進(jìn)行退火處理，在所述多晶硅電阻表面形成金屬硅化物層；去除多余的金屬層，在所述金屬硅化物層表面形成掩膜層，以所述掩膜層為掩膜，對所述金屬硅化物層進(jìn)行刻蝕，在所述多晶硅電阻中間位置表面形成第一金屬硅化物層，在所述暴露出的多晶硅電阻兩端的表面形成第二金屬硅化物層。
[0060]所述金屬層的材料為Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一種或幾種，因此，對應(yīng)形成的第一金屬硅化物層120的金屬元素為Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd 其中的一種或幾種，對應(yīng)形成的第二金屬硅化物層 130 的金屬元素為 Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一種或幾種。所述第一金屬娃化物層120的材料和第二金屬娃化物層130的材料相同或不同，且都具有電阻正溫度系數(shù)。通過選擇合適的第一金屬硅化物層120的材料，可以調(diào)整第一金屬硅化物層120的方塊電阻和電阻溫度系數(shù)。在本實(shí)施例中，所述第一金屬硅化物層120的材料和第二金屬硅化物層130的材料都為硅化鎳。
[0061]由于所述第二金屬硅化物層用于將最終形成的多晶硅電阻結(jié)構(gòu)與外電路電學(xué)連接，在其他實(shí)施例中，為了降低第二金屬硅化物層與多晶硅電阻的接觸電阻，還可以在形成第二金屬硅化物層之前，在多晶硅電阻兩端對應(yīng)的位置進(jìn)行重?fù)诫s。
[0062]在本實(shí)施例中，所述第一金屬硅化物層120還可以用于抵消部分由于溫度升高導(dǎo)致的多晶硅電阻的阻值變化值。圖10中的多晶硅電阻結(jié)構(gòu)的總電阻為兩個(gè)部分的串聯(lián)值，第一部分為未被所述第一金屬娃化物層120覆蓋的多晶娃電阻115的電阻值,第二部分為被所述第一金屬娃化物層120覆蓋的多晶娃電阻115和第一金屬娃化物層120的并聯(lián)值。為了使得多晶硅電阻結(jié)構(gòu)隨溫度增加總電阻值下降的幅度降低，因此需要使得第二部分的并聯(lián)值下降幅度降低，甚至使得第二部分的并聯(lián)值隨溫度增加而增加，進(jìn)而第一部分的電阻值和第二部分的電阻值相抵消，從而在溫度變化時(shí)，多晶硅電阻結(jié)構(gòu)的總阻值保持不變。在本實(shí)施例中，由于所述第一金屬硅化物層120的方塊電阻的阻值范圍為I歐姆/平方?20歐姆/平方，而多晶硅電阻的方塊電阻的阻值范圍為100歐姆/平方?1000歐姆/平方，兩者相差接近兩個(gè)數(shù)量級(jí)，因此所述并聯(lián)值近似等于第一金屬硅化物層120的電阻值，因此在以下公式中，以所述第一金屬硅化物層120的電阻值替代所述被第一金屬硅化物層120覆蓋的多晶硅電阻115和第一金屬硅化物層120的并聯(lián)值進(jìn)行計(jì)算。[0063]由于第一金屬硅化物層120的電阻隨溫度的變化值A(chǔ)Rl的公式為
[0064]Λ Rl=Rl X TCRl X AT,(I)
[0065]未被所述第一金屬娃化物層120覆蓋的多晶娃電阻115的電阻隨溫度的變化值A(chǔ)R2的公式為
[0066]AR2=R2XTCR2X ΔΤ,(2)
[0067]其中，所述Rl為第一金屬娃化物層120的電阻值，TCRl為第一金屬娃化物層120的電阻溫度系數(shù)，所述R2為未被所述第一金屬硅化物層120覆蓋的多晶硅電阻115的電阻的電阻值，TCR2為第二金屬硅化物層120的電阻溫度系數(shù)，Λ T為電阻溫度的變化值。
[0068]為了在溫度變化時(shí)，多晶硅電阻結(jié)構(gòu)的總電阻保持不變，需要使第一金屬硅化物層120的電阻隨溫度的變化值A(chǔ)Rl與未被所述第一金屬硅化物層120覆蓋的多晶硅電阻115的電阻隨溫度的變化值A(chǔ)R2相等，
[0069]AR2+AR l=O,(3)
[0070]因此，根據(jù)式(I)、式(2)、式(3)推出
[0071]R1XTCR1=R2XTCR2, (4)
[0072]又因?yàn)榈谝唤饘偻藁飳?20的電阻值Rl為
[0073]Rl=(Ll/ffl) XRshl,(5)
[0074]而未被所述第一金屬硅化物層120覆蓋的多晶硅電阻115的電阻R2為
[0075]R2=(L2/W2) XRsh2, (6)
[0076]其中，所述LI為第一金屬娃化物層120的長度,所述Wl為第一金屬娃化物層120的寬度，Rshl為第一金屬娃化物120的方塊電阻,所述L2為未被所述第一金屬娃化物層120覆蓋的多晶硅電阻115的長度，所述W2為未被所述第一金屬硅化物層120覆蓋的多晶娃電阻115的寬度，Rsh2為多晶娃電阻115的方塊電阻。
[0077]由于第一金屬硅化物層120是在多晶硅電阻115表面利用自對準(zhǔn)工藝形成，因此所述第一金屬硅化物層120的寬度Wl和多晶硅電阻115的寬度相等，
[0078]ffl=W2,(7)
[0079]將式(5)、式(6)、式(7)代入到式(4)中，得到
[0080]Ll/L2=Rsh2 X TCR2/RshlX TCRl, (8)
[0081]因此，當(dāng)多晶硅電阻的摻雜濃度和第一金屬硅化物層的材料確定后，所述多晶硅電阻的方塊電阻、電阻溫度系數(shù)和第一金屬硅化物層的方塊電阻、電阻溫度系數(shù)也同時(shí)確定，為了使得溫度變化時(shí)，多晶硅電阻結(jié)構(gòu)的總電阻不變，只需要將對應(yīng)第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例按式(8)進(jìn)行調(diào)節(jié)，就能使得第一金屬硅化物層的電阻變化值與未被第一金屬硅化物層覆蓋的多晶硅電阻的電阻變化值相抵消，從而提高多晶硅電阻結(jié)構(gòu)的電阻值溫度穩(wěn)定性。
[0082]由于金屬硅化物的電阻溫度系數(shù)為電阻正溫度系數(shù)，通常為I~5E-3歐姆/°C，而高阻的多晶硅電阻的電阻溫度系數(shù)為電阻負(fù)溫度系數(shù)，通常為-5~-30E-5歐姆/°C，且由于不同的金屬硅化物的電阻溫度系數(shù)各不相同，因此在本實(shí)施例中，通過合理地設(shè)置第一金屬硅化物層120的位置、長度和材料，使得當(dāng)多晶硅電阻結(jié)構(gòu)處于工作狀態(tài)、溫度較高時(shí)，第一金屬硅化物層120的阻值變大，多晶硅電阻115的阻值變小，兩者的電阻變化值至少部分抵消，使得多晶硅電阻結(jié)構(gòu)的總電阻不會(huì)隨著溫度的變化劇烈變化，有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。在本實(shí)施例中，通過將第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例按式(8)進(jìn)行調(diào)節(jié)，使得多晶硅電阻結(jié)構(gòu)的總阻值不隨溫度的變化而改變。在其他實(shí)施例中，通過控制所述第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)因溫度變化導(dǎo)致的總阻值變化的幅度控制在80%?120%范圍內(nèi)。
[0083]請參考圖11，在所述硅化物阻擋層140、第一金屬硅化物層120和第二金屬硅化物層130表面形成第一層間介質(zhì)層150 ;在所述第一層間介質(zhì)層150內(nèi)形成第一導(dǎo)電插塞121和第二導(dǎo)電插塞131,所述第一導(dǎo)電插塞121貫穿所述第一層間介質(zhì)層150且位于所述第一金屬硅化物層120表面，所述第二導(dǎo)電插塞131貫穿所述第一層間介質(zhì)層150且位于所述第二金屬娃化物層130表面；在所述第一導(dǎo)電插塞121和部分第一層間介質(zhì)層150表面形成第一金屬層122,在所述第二導(dǎo)電插塞131和部分第一層間介質(zhì)層150表面形成第二金屬層 132。
[0084]在本實(shí)施例中，所述第一金屬層122和第二金屬層132相隔離。
[0085]所述第二金屬層132、第二導(dǎo)電插塞131和第二金屬硅化物層130構(gòu)成金屬電極，用于將所述多晶硅電阻結(jié)構(gòu)與外電路相連接。
[0086]所述第一金屬層122和第一導(dǎo)電插塞121和第一金屬娃化物層120作為金屬散熱結(jié)構(gòu)位于多晶硅電阻中間位置的表面，用于將多晶硅電阻結(jié)構(gòu)產(chǎn)生的熱量進(jìn)行散熱。且由于第一金屬娃化物層120在多晶娃電阻長度方向的距離遠(yuǎn)大于第一導(dǎo)電插塞121在多晶娃電阻長度方向的距離，且所述第一導(dǎo)電插塞和第一金屬層的材料為導(dǎo)電性能良好的銅或鎢等，因此，所述第一金屬硅化物層120的電阻值近似等于金屬散熱結(jié)構(gòu)的電阻值，金屬散熱結(jié)構(gòu)隨溫度變化的電阻變化值由所述第一金屬硅化物層120所決定。
[0087]所述第一導(dǎo)電插塞121的數(shù)量為一個(gè)或多個(gè)，所述第一導(dǎo)電插塞121的截面積可以大于所述第二導(dǎo)電插塞131,且所述第一金屬層122的面積較大,通過第一金屬層122、第一導(dǎo)電插塞121對多晶娃電阻115和第一金屬娃化物層120工作時(shí)產(chǎn)生的熱量進(jìn)行散熱，有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于集成電路的穩(wěn)定性。
[0088]在本實(shí)施例中，所述第一金屬層122和第二金屬層132采用同一形成工藝形成，所述第一導(dǎo)電插塞121和第二導(dǎo)電插塞131也采用同一形成工藝形成，使得所述金屬散熱結(jié)構(gòu)的形成工藝與現(xiàn)有的形成多晶硅電阻的工藝兼容，不需要增加額外的工藝步驟。在其他實(shí)施例中，所述第一金屬層和第二金屬層也可以分開形成，所述第一導(dǎo)電插塞和第二導(dǎo)電插塞也可以分開形成。
[0089]基于上述形成方法，本發(fā)明第一實(shí)施例還提供了一種多晶硅電阻結(jié)構(gòu)，請參考圖11，為本發(fā)明第二實(shí)施例的多晶硅電阻結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，具體包括:基底100，位于所述基底100表面的隔離層101，位于所述隔離層101表面的具有電阻負(fù)溫度系數(shù)的多晶硅電阻115 ;覆蓋所述多晶硅電阻115表面的硅化物阻擋層140，且所述硅化物阻擋層140暴露出多晶娃電阻115的中間位置表面和兩端表面；位于所述暴露出的多晶娃電阻115中間位置表面的具有電阻正溫度系數(shù)的第一金屬硅化物層120，位于所述暴露出的多晶硅電阻110兩端表面的第二金屬娃化物層130 ;位于所述第一金屬娃化物層120、第二金屬娃化物層130和硅化物阻擋層140表面的第一層間介質(zhì)層150，貫穿所述第一層間介質(zhì)層150且位于所述第一金屬娃化物層120表面的第一導(dǎo)電插塞121,位于所述第一導(dǎo)電插塞121和第一層間介質(zhì)層150表面的第一金屬層122,所述第一金屬娃化物層120、第一導(dǎo)電插塞121和第一金屬層122構(gòu)成金屬散熱結(jié)構(gòu)；貫穿所述第一層間介質(zhì)層150且位于所述第二金屬娃化物層130表面的第二導(dǎo)電插塞131,位于所述第二導(dǎo)電插塞131和第一層間介質(zhì)層150表面的第二金屬層132,其中所述第二金屬娃化物層130、第二導(dǎo)電插塞131和第二金屬層132構(gòu)成金屬電極。
[0090]由于在所述多晶硅電阻115中間位置表面形成有金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，多晶硅電阻115產(chǎn)生的熱量可以通過金屬散熱結(jié)構(gòu)進(jìn)行散熱，有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低了多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于提高多晶硅電阻結(jié)構(gòu)的電阻溫度穩(wěn)定性。且所述多晶硅電阻結(jié)構(gòu)的總電阻為兩個(gè)部分的串聯(lián)值，第一部分為未被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻的電阻值，另一部分為被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻和金屬散熱結(jié)構(gòu)的并聯(lián)值，由于所述金屬互連結(jié)構(gòu)具有電阻正溫度系數(shù)，使得所述被金屬散熱結(jié)構(gòu)覆蓋的多晶硅電阻和金屬散熱結(jié)構(gòu)的并聯(lián)值隨溫度變化電阻值降低的幅度小于相同阻值的多晶硅電阻隨溫度變化電阻值降低的幅度，從而可以降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于提高多晶硅電阻結(jié)構(gòu)的電阻值的溫度穩(wěn)定性。
[0091]第二實(shí)施例
[0092]本發(fā)明第二實(shí)施例中形成多晶硅電阻、第一金屬硅化物層、第二金屬硅化物層、第一層間介質(zhì)層、第一導(dǎo)電插塞、第二導(dǎo)電插塞、第一金屬層、第二金屬層的形成工藝的形成工藝與第一實(shí)施例中的形成工藝一致，請參考第一實(shí)施例的圖7?圖11，在此不作贅述。
[0093]—并請參考圖11和圖12,形成所述第一金屬層122、第二金屬層132后,在所述第一金屬層122、第二金屬層132和第一層間介質(zhì)層150表面形成第二層間介質(zhì)層160,在所述第二層間介質(zhì)層160內(nèi)且在所述第一金屬層122表面形成第三導(dǎo)電插塞123，在所述第三導(dǎo)電插塞123和部分第二層間介質(zhì)層160表面形成頂層金屬層124，所述頂層金屬層124與金屬電極電學(xué)隔離。
[0094]在本實(shí)施例中，所述層間介質(zhì)層共有兩層，第二層間介質(zhì)層160作為頂層介質(zhì)層，因此，所述第一金屬娃化物層120、第一導(dǎo)電插塞121、第一金屬層122、第三導(dǎo)電插塞123、頂層金屬層124相連接，構(gòu)成金屬散熱結(jié)構(gòu)。由于所述第三導(dǎo)電插塞123的數(shù)量為一個(gè)或多個(gè)，且所述頂層金屬層124的面積較大，多晶硅電阻結(jié)構(gòu)工作時(shí)產(chǎn)生的熱量可以通過所述散熱通道進(jìn)行散熱，且所述熱量可以直接通過頂層金屬層124排出芯片外，熱量不會(huì)在芯片中積累，更有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于集成電路的穩(wěn)定性。
[0095]在其他實(shí)施例中，當(dāng)所述層間介質(zhì)層的層數(shù)大于兩層，所述頂層金屬層和第一金屬層之間的若干層間介質(zhì)層內(nèi)形成導(dǎo)電插塞和金屬互連層，所述導(dǎo)電插塞、金屬互連層與頂層金屬層、第一金屬層、第一導(dǎo)電插塞相連接，形成金屬散熱結(jié)構(gòu)，多晶娃電阻結(jié)構(gòu)工作時(shí)產(chǎn)生的熱量可以通過所述金屬散熱通道進(jìn)行散熱。
[0096]由于在常規(guī)的半導(dǎo)體芯片中，每一層層間介質(zhì)層內(nèi)都會(huì)形成有金屬互連層和導(dǎo)電插塞用于電學(xué)連接，因此，所述金屬散熱結(jié)構(gòu)的金屬互連層和導(dǎo)電插塞可以與其他用于電學(xué)連接的金屬互連層和導(dǎo)電插塞同時(shí)形成，使得所述金屬散熱結(jié)構(gòu)的形成工藝與現(xiàn)有的形成多晶硅電阻的工藝兼容，不需要增加額外的工藝步驟。在其他實(shí)施例中，所述金屬散熱結(jié)構(gòu)的金屬互連層和導(dǎo)電插塞、頂層金屬層也可以單獨(dú)形成。
[0097]基于上述形成方法，本發(fā)明第二實(shí)施例還提供了一種多晶硅電阻結(jié)構(gòu)，請參考圖12，為本發(fā)明第二實(shí)施例的多晶硅電阻結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，具體包括:基底100，位于所述基底100表面的隔離層101，位于所述隔離層101表面的具有電阻負(fù)溫度系數(shù)的多晶硅電阻115 ;覆蓋所述多晶硅電阻115表面的硅化物阻擋層140，且所述硅化物阻擋層140暴露出多晶娃電阻115的中間位置表面和兩端表面；位于所述暴露出的多晶娃電阻115中間位置表面的具有電阻正溫度系數(shù)的第一金屬硅化物層120，位于所述暴露出的多晶硅電阻110兩端表面的第二金屬娃化物層130 ;位于所述第一金屬娃化物層120、第二金屬娃化物層130和硅化物阻擋層140表面的第一層間介質(zhì)層150，貫穿所述第一層間介質(zhì)層150且位于所述第一金屬娃化物層120表面的第一導(dǎo)電插塞121,位于所述第一導(dǎo)電插塞121和第一層間介質(zhì)層150表面的第一金屬層122 ;貫穿所述第一層間介質(zhì)層150且位于所述第二金屬娃化物層130表面的第二導(dǎo)電插塞131,位于所述第二導(dǎo)電插塞131和第一層間介質(zhì)層150表面的第二金屬層132 ;位于所述第一層間介質(zhì)層150表面的第二層間介質(zhì)層160,貫穿所述第二層間介質(zhì)層160且位于所述第一金屬層122表面的第三導(dǎo)電插塞123，位于所述第三導(dǎo)電插塞123表面和部分第二層間介質(zhì)層160表面的頂層金屬層124，所述頂層金屬層124、第三導(dǎo)電插塞123、第一金屬層122、第一導(dǎo)電插塞121和第一金屬娃化物層120構(gòu)成金屬散熱結(jié)構(gòu)。
[0098]由于所述熱量可以直接通過頂層金屬層124排出芯片外，熱量不會(huì)在芯片中積累，更有利于降低多晶硅電阻結(jié)構(gòu)工作時(shí)溫度的變化幅度，從而降低多晶硅電阻結(jié)構(gòu)的總阻值隨溫度變化的變化值，有利于集成電路的穩(wěn)定性。
[0099]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種多晶硅電阻結(jié)構(gòu)，其特征在于，包括:基底，位于所述基底上的具有電阻負(fù)溫度系數(shù)的多晶硅電阻，與所述多晶硅電阻兩端電連接的金屬電極，位于所述多晶硅電阻中間位置表面的具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離，使得溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低。
2.如權(quán)利要求1所述的多晶硅電阻結(jié)構(gòu)，其特征在于，所述金屬電極包括:位于所述多晶娃電阻兩端表面的第二金屬娃化物層、位于所述第二金屬娃化物層表面的第二導(dǎo)電插塞和位于所述第二導(dǎo)電插塞表面的第二金屬層。
3.如權(quán)利要求1所述的多晶硅電阻結(jié)構(gòu)，其特征在于，所述金屬散熱結(jié)構(gòu)包括:位于所述多晶硅電阻中間位置表面的第一金屬硅化物層，位于所述第一金屬硅化物層表面的第一導(dǎo)電插塞和位于所述第一導(dǎo)電插塞表面的第一金屬層。
4.如權(quán)利要求1所述的多晶硅 電阻結(jié)構(gòu)，其特征在于，所述金屬散熱結(jié)構(gòu)包括:位于所述多晶硅電阻中間位置表面的第一金屬硅化物層，位于所述第一金屬硅化物層表面的第一導(dǎo)電插塞，位于所述第一導(dǎo)電插塞表面的第一金屬層，頂層金屬層，以及連接所述頂層金屬層和第一金屬層之間的多層堆疊的導(dǎo)電插塞和金屬互連層。
5.如權(quán)利要求3或4所述的多晶硅電阻結(jié)構(gòu)，其特征在于，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)因溫度變化導(dǎo)致的總阻值變化的幅度控制在80%~120%范圍內(nèi)。
6.如權(quán)利要求3或4所述的多晶硅電阻結(jié)構(gòu)，其特征在于，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)的總阻值不隨溫度的變化而改變。
7.如權(quán)利要求6所述的多晶娃電阻結(jié)構(gòu)，其特征在于，第一金屬娃化物層的長度LI與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度L2之間的比例關(guān)系為:L1/L2=Rsh2XTCR2/RshlXTCRl，其中，Rshl為第一金屬硅化物層的方塊電阻，TCRl為第一金屬硅化物層的電阻溫度系數(shù)，Rsh2為多晶硅電阻的方塊電阻，TCR2為多晶硅電阻的電阻溫度系數(shù)。
8.如權(quán)利要求1所述的多晶硅電阻結(jié)構(gòu)，其特征在于，所述多晶硅電阻的摻雜濃度小于或等于5X1019/cm3。
9.如權(quán)利要求1所述的多晶硅電阻結(jié)構(gòu)，其特征在于，所述第一金屬硅化物層和第二金屬硅化物層的金屬元素為 Ta、T1、Zr、Hf、Nb、V、W、Mo、Co、Cr、V、Ru、Rh、Ir、Os、N1、Pt、Pd其中的一種或幾種。
10.一種多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，包括: 提供基底，在所述基底上形成具有電阻負(fù)溫度系數(shù)的多晶硅電阻； 在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的金屬散熱結(jié)構(gòu)，使得在溫度變化時(shí)所述多晶硅電阻結(jié)構(gòu)的總阻值變化幅度降低； 在所述多晶硅電阻兩端表面形成金屬電極，且所述金屬散熱結(jié)構(gòu)與金屬電極相隔離。
11.如權(quán)利要求10所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，形成所述金屬散熱結(jié)構(gòu)的具體工藝包括:在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的第一金屬娃化物層，在所述第一金屬娃化物層表面形成第一導(dǎo)電插塞，在所述第一導(dǎo)電插塞表面形成第一金屬層。
12.如權(quán)利要求10所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，形成所述金屬散熱結(jié)構(gòu)的具體工藝包括:在所述多晶硅電阻中間位置表面形成具有電阻正溫度系數(shù)的第一金屬娃化物層，在所述第一金屬娃化物層表面形成第一導(dǎo)電插塞，在所述第一導(dǎo)電插塞表面形成第一金屬層，在所述第一金屬層上形成頂層金屬層和連接所述頂層金屬層和第一金屬層之間的多層堆疊的導(dǎo)電插塞和金屬互連層。
13.如權(quán)利要求11或12所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，形成所述金屬電極的具體工藝包括:在所述多晶硅電阻兩端表面形成第二金屬硅化物層，在所述第二金屬娃化物層表面形成第二導(dǎo)電插塞，在所述第二導(dǎo)電插塞表面形成第二金屬層。
14.如權(quán)利要求13所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，所述第一金屬硅化物層和第二金屬娃化物層米用同一形成工藝形成，所述第一導(dǎo)電插塞與第二導(dǎo)電插塞利用同一形成工藝形成，所述第一金屬層與第二金屬層利用同一形成工藝形成。
15.如權(quán)利要求14所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，形成所述第一金屬硅化物層、第二金屬硅化物層的具體工藝為:在所述多晶硅電阻表面形成硅化物阻擋層，對所述硅化物阻擋層進(jìn)行刻蝕，暴露出多晶硅電阻的兩端表面和中間區(qū)域表面；在所述暴露出的多晶硅電阻表面和硅化物阻擋層表面形成金屬層，對所述金屬層進(jìn)行退火處理，使得多晶硅電阻和金屬層的接觸面形成金屬硅化物層；去除未反應(yīng)的金屬層，在所述暴露出的多晶硅電阻中間區(qū)域表面形成第一金屬硅化物層，在所述暴露出的多晶硅電阻兩端表面形成第二金屬娃化物層。
16.如權(quán)利要求13所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，分別形成所述第一金屬娃化物層和第二金屬娃化物層。
17.如權(quán)利要求13所 述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，所述第一金屬硅化物層的材料和第二金屬硅化物層的材料相同或不同。
18.如權(quán)利要求11或12所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)因溫度變化導(dǎo)致的總阻值變化的幅度控制在80%~120%范圍內(nèi)。
19.如權(quán)利要求11或12所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，通過調(diào)整第一金屬硅化物層與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度比例，使得多晶硅電阻結(jié)構(gòu)的總阻值不隨溫度的變化而改變。
20.如權(quán)利要求19所述的多晶硅電阻結(jié)構(gòu)的形成方法，其特征在于，第一金屬硅化物層的長度LI與未被第一金屬硅化物層覆蓋的多晶硅電阻的長度L2之間的比例關(guān)系為:L1/L2=Rsh2XTCR2/RshlXTCRl，其中，Rshl為第一金屬硅化物層的方塊電阻，TCRl為第一金屬硅化物層的電阻溫度系數(shù)，Rsh2為多晶硅電阻的方塊電阻，TCR2為多晶硅電阻的電阻溫度系數(shù)。
【文檔編號(hào)】H01L21/02GK104037173SQ201310074770
【公開日】2014年9月10日 申請日期:2013年3月8日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】廖淼, 陳芳 申請人:中芯國際集成電路制造(上海)有限公司