專利名稱：鰭片場(chǎng)效應(yīng)晶體管及制造鰭片場(chǎng)效應(yīng)晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及具有很薄垂直硅層(鰭片)用于溝道的應(yīng)變雙柵極金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的結(jié)構(gòu)，稱為FINFET，以及制造應(yīng)變FINFET的方法，該方法用應(yīng)力材料替代FINFET的柵極的一部分以向FINFET的溝道提供應(yīng)力。該應(yīng)力提高電子和空穴遷移率并提高FINFET的性能。更具體地說(shuō)，用應(yīng)力氮化物膜替代FINFET的SiGe/Si疊層?xùn)艠O的SiGe部分以向FINFET的溝道提供應(yīng)力。
背景技術(shù)：
在過(guò)去的大約25年，超大規(guī)模集成(VLSI)的主要挑戰(zhàn)是具有高產(chǎn)量和可靠性的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的集成數(shù)目的不斷提高。這在現(xiàn)有技術(shù)中主要通過(guò)降低MOSFET溝道長(zhǎng)度而沒(méi)有過(guò)多短溝道效應(yīng)獲得。如本領(lǐng)域的技術(shù)人員公知的，短溝道效應(yīng)是因?yàn)樵跂艠O和源極/漏極擴(kuò)散區(qū)域之間共享的二維靜電電荷引起短溝道器件中閾值電壓Vt的降低效應(yīng)。
為了降低MOSFET溝道長(zhǎng)度而沒(méi)有過(guò)多短溝道效應(yīng)，在提高溝道摻雜濃度時(shí)必須減小柵極氧化物的厚度。然而，Yan等人的“Scaling the SiMOSFETFrom bulk to SOI to bulk”，IEEE Trans.Elect.Dev.，Vol.39，p.1704，July 1992，示出為了減小亞0.05μm MOSFET的短溝道效應(yīng)，重要的是在結(jié)構(gòu)中存在背部傳導(dǎo)層以從溝道屏蔽漏極場(chǎng)。Yan等人的結(jié)果示出雙柵極MOSFET和具有頂部柵極和背部接地平面的MOSFET對(duì)短溝道效應(yīng)有更高的免疫力并且因此可以比常規(guī)MOSFET降低到更短的尺寸。
現(xiàn)有雙柵極MOSFET的典型結(jié)構(gòu)包括很薄垂直硅層(鰭片)用于溝道，具有兩個(gè)柵極，在溝道的每一側(cè)各有一個(gè)。這里使用術(shù)語(yǔ)“鰭片(Fin)”表示用作FET的主體的半導(dǎo)體材料。這兩個(gè)柵極是電連接的以便用于調(diào)制溝道。在這樣的結(jié)構(gòu)中短溝道效應(yīng)被極大地抑制，因?yàn)閮蓚€(gè)柵極很有效地終止漏極場(chǎng)線，抑制在溝道的源極末端感應(yīng)到漏極電勢(shì)。從而，伴隨漏極電壓和現(xiàn)有雙柵極MOSFET的柵極長(zhǎng)度的閾值電壓的改變顯著小于相同溝道長(zhǎng)度的常規(guī)單柵極結(jié)構(gòu)。
對(duì)于FinFET CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)的應(yīng)用，有益的是盡可能為器件主體提供具有最薄單晶硅Fin的結(jié)構(gòu)。然而，這使得源極和漏極區(qū)域的接觸非常困難。為了促進(jìn)硅化物的生長(zhǎng)和金屬接觸的配置，優(yōu)選地，F(xiàn)in的器件部分非常薄，而源極和漏極區(qū)域較厚。
現(xiàn)有技術(shù)已知，應(yīng)力可以提高FINFET溝道中的電子和空穴的遷移率，但是在FINFET溝道中提供大的應(yīng)力很困難。沿溝道的壓縮縱向應(yīng)力增加p-型場(chǎng)效應(yīng)晶體管(pFET)中的驅(qū)動(dòng)電流并減小n-型場(chǎng)效應(yīng)晶體管(nFET)中的驅(qū)動(dòng)電流。如果拉伸強(qiáng)度在1.0Gpa或更小的量級(jí)，沿溝道的拉伸縱向應(yīng)力增加nFET中的驅(qū)動(dòng)電流并減小pFET中的驅(qū)動(dòng)電流。

發(fā)明內(nèi)容
本發(fā)明提供了應(yīng)變FINFET的結(jié)構(gòu)和制造應(yīng)變FINFET的方法，該方法用應(yīng)力材料替代柵極的一部分以給FINFET的溝道施加應(yīng)力以提高電子和空穴遷移率并提高FINFET的性能。該FINFET具有SiGe/Si疊層?xùn)艠O并且在柵極的SiGe部分硅化之前有選擇地蝕刻以形成柵極間隙，所述柵極間隙使柵極足夠薄以便完全硅化。在硅化后，用應(yīng)力氮化物膜填充柵極間隙。這在溝道中產(chǎn)生應(yīng)力并提高FINFET的性能。


通過(guò)隨后本發(fā)明的幾個(gè)實(shí)施例的詳細(xì)描述并參考附圖，本領(lǐng)域的技術(shù)人員將更容易理解用于制造應(yīng)變FINFET的結(jié)構(gòu)和方法的本發(fā)明的前述目的和優(yōu)點(diǎn)，其中在所有幾個(gè)視圖中相似的元素用同樣的標(biāo)號(hào)表示，其中
圖1示出了在掩埋氧化物(BOX)上的絕緣體上硅(SOI)。
圖2示出了制造Si鰭片的常規(guī)步驟。
圖3示出了在BOX上形成的Si鰭片。
圖4示出了熱氧化以在Si鰭片的側(cè)壁上形成柵極氧化物。
圖5示出了沉積多晶-Si層并隨后沉積多晶-SiGe層。
圖6和6A示出了構(gòu)圖光致抗蝕劑(PR)用于柵極反應(yīng)離子蝕刻(RIE)，圖6中示出頂視圖，以及圖6A中示出沿圖6中箭頭A-A的側(cè)面截面圖。
圖7、7A和7B示出了RIE多晶-SiGe并且RIE多晶-Si以形成柵極，圖7中示出頂視圖，圖7A中示出沿圖7中箭頭A-A的側(cè)面截面圖，以及圖7B中示出沿圖7中箭頭B-B的側(cè)面截面圖。
圖8是頂視圖，示出了熱重氧化以形成薄氧化物來(lái)保護(hù)柵極側(cè)壁和/或用作延伸注入的隔離物。
圖9B是沿箭頭B-B(如圖8中)的側(cè)面截面圖，示出了用于延伸形成的傾斜摻雜劑注入。
圖10、10A、10B、10C和10D示出了沉積氮化物并RIE氮化物以在柵極側(cè)壁上形成氮化物隔離物，圖10中示出頂視圖，圖10A中示出沿圖10中箭頭A-A的側(cè)面截面圖，圖10B中示出沿圖10中箭頭B-B的側(cè)面截面圖，圖10C中示出沿圖10中箭頭C-C的側(cè)面截面圖，以及圖10D中示出沿圖10中箭頭D-D的側(cè)面截面圖。
圖11A和11D示出了SD(源極漏極)注入和退火，圖11A中示出沿箭頭A-A(如圖10中)的側(cè)面截面圖，以及圖11D中示出沿箭頭D-D(如圖10中)的側(cè)面截面圖。
圖12、12A和12C示出了對(duì)Si具有選擇性地蝕刻多晶-SiGe，圖12中示出頂視圖，圖12A中示出沿圖12中箭頭A-A的側(cè)面截面圖，以及圖12C中示出沿圖12中箭頭C-C的側(cè)面截面圖。
圖13、13A和13C示出了形成硅化物接觸的常規(guī)方法，圖13中示出頂視圖，圖13A中示出沿圖13中箭頭A-A的側(cè)面截面圖，以及圖13C中示出沿圖13中箭頭C-C的側(cè)面截面圖。
圖14、14A和14C示出了沉積應(yīng)力氮化物膜以填充柵極間隙，圖14中示出頂視圖，圖14A中示出沿圖14中箭頭A-A的側(cè)面截面圖，以及圖14C中示出沿圖14中箭頭C-C的側(cè)面截面圖。
圖15、15A和15C示出了各向同性回蝕刻應(yīng)力氮化物膜，圖15中示出頂視圖，圖15A中示出沿圖15中箭頭A-A的側(cè)面截面圖，以及圖15C中示出沿圖15中箭頭C-C的側(cè)面截面圖。
具體實(shí)施例方式
應(yīng)力可以提高電子和空穴的遷移率，但是在FINFET器件的溝道中提供大的應(yīng)力很困難。本發(fā)明用應(yīng)力材料替代FINFET的柵極的一部分以向FINFET的溝道提供應(yīng)力以提高電子和空穴遷移率并且提高FINFET的性能。更具體地說(shuō)，本發(fā)明用應(yīng)力氮化物膜替代FINFET的SiGe/Si疊層?xùn)艠O的SiGe部分以向FINFET的溝道提供應(yīng)力來(lái)提高電子和空穴遷移率并且提高FINFET的性能。
通常，本發(fā)明使用SiGe/Si疊層?xùn)艠O替代多晶-Si柵極。在硅化前，選擇性蝕刻?hào)艠O的SiGe部分以使柵極足夠薄以完全硅化。在硅化并蝕刻殘余金屬后，用應(yīng)力氮化物膜重填充柵極間隙。這在溝道中產(chǎn)生應(yīng)力并提高FINFET的性能。其它工藝步驟可以與用于制造常規(guī)FINFET的步驟相同。
隨后的步驟一般對(duì)應(yīng)圖1到15中所示的步驟。
初始，由在BOX(掩埋氧化物)16上的SOI 10(硅12在氧化物絕緣體14上)晶片開(kāi)始(SOI厚～50-100nm)，如在圖1中所示。襯底優(yōu)選SOI，但不僅限于SOI，還可以包括任意如GaAs，InAs以及其它類似半導(dǎo)體的半導(dǎo)體材料。含硅材料包括但并不僅限于Si，體Si，單晶Si，多晶Si，SiGe，非晶Si，絕緣體上硅(SOI)，絕緣體上硅鍺(SGOI)，絕緣體上應(yīng)變硅，退火多晶Si和多晶硅線結(jié)構(gòu)。
當(dāng)襯底10是絕緣體上硅(SOI)或絕緣體上硅鍺(SGOI)襯底時(shí)，在掩埋絕緣層頂部的含硅層的厚度可以具有10nm或更大的量級(jí)。絕緣體或介質(zhì)可以是氧化物，氮化物或氧氮化物。SOI或SGOI襯底可以使用本領(lǐng)域的技術(shù)人員公知的技術(shù)形成。例如，SOI或SGOI襯底可以使用熱接合工藝或可選地由離子注入工藝形成，這在技術(shù)上稱為氧離子注入隔離(SIMOX)。
在襯底頂部形成的柵極介質(zhì)層優(yōu)選氧化物或氮化物材料，并且通常大于0.8nm厚，并且優(yōu)選從約1.0nm到約6.0nm厚。柵極介質(zhì)層還可以由氧氮化物或這樣的材料的組合構(gòu)成。柵極介質(zhì)層可以使用如化學(xué)氣相沉積(CVD)，原子層CVD(ALCVD)，脈沖CVD，等離子體輔助CVD，濺射以及化學(xué)溶液沉積等常規(guī)技術(shù)形成，或可選地，柵極介質(zhì)層可以由熱生長(zhǎng)工藝形成，該工藝可以包括氧化，氧氮化，氮化和/或等離子體或放射處理?？梢杂米鳀艠O介質(zhì)的氧化物的合適例子包括但并不僅限于SiO2，Al2O3，ZrO2，HfO2，Ta2O3，TiO2，鈣鈦礦型氧化物及其組合和多層。隨后蝕刻?hào)艠O介質(zhì)層以形成柵極介質(zhì)。
隨后是常規(guī)步驟制造Si鰭片。沉積硬掩膜氮化物層18(～20-40nm)并構(gòu)圖光致抗蝕劑(PR)20，如圖2中所示。反應(yīng)離子蝕刻(RIE)氮化物18，RIE SOI 10在BOX 16上停止，定時(shí)RIE氧化物/BOX以獲得～20-40nm的蝕刻深度(以提供更均勻的應(yīng)力經(jīng)過(guò)Si鰭片，蝕刻入BOX)并移除PR 20，如圖3中所示。
該結(jié)構(gòu)利用本領(lǐng)域的技術(shù)人員公知的常規(guī)工藝形成。例如利用如化學(xué)氣相沉積(CVD)，等離子體輔助CVD，化學(xué)溶液沉積等常規(guī)沉積工藝在半導(dǎo)體材料層10頂部形成硬掩膜18?？蛇x地，利用常規(guī)的熱氧化工藝并隨后進(jìn)行氮化工藝在半導(dǎo)體主體上生長(zhǎng)硬掩膜。這兩種熱處理工藝即氧化和氮化對(duì)本領(lǐng)域的技術(shù)人員都是公知的。本發(fā)明還期望通過(guò)沉積形成一種硬掩膜材料層，并通過(guò)熱氧化/氮化工藝形成另一材料層。
下一步，如在圖2A-2B中所示，利用常規(guī)的平版印刷和蝕刻構(gòu)圖氮化物層18。具體地，平版印刷工藝包括向氮化物層提供光致抗蝕劑，將光致抗蝕劑層暴露于輻射圖形并利用常規(guī)抗蝕劑顯影液將圖形顯影在光致抗蝕劑中。在構(gòu)圖光致抗蝕劑后，利用移除氮化物與移除氧化物相比有高選擇性的蝕刻工藝移除沒(méi)有被構(gòu)圖的光致抗蝕劑保護(hù)的氮化物層的暴露部分。
可以用于形成構(gòu)圖的氮化物層的合適的蝕刻類型包括但不僅限于反應(yīng)離子蝕刻，離子束蝕刻，等離子體蝕刻或激光燒蝕。在此蝕刻步驟后，可以從該結(jié)構(gòu)移除光致抗蝕劑。
隨后熱氧化Si鰭片22以在Si鰭片的側(cè)壁上形成柵極氧化物24，如圖4中所示。在可選的實(shí)施例中，通過(guò)使用氮化物和氧氮化物可以獲得其它形式的側(cè)壁保護(hù)。
下一步，沉積多晶-Si層26(～20-30nm)并隨后沉積多晶-SiGe層28(～80-100nm)，如圖5中所示。多晶-Si 26還可以是這里提到的其它形式的半導(dǎo)體或Si。同樣，多晶-SiGe層28還可以是如Ge的其它形式的半導(dǎo)體。在隨后的蝕刻步驟中對(duì)兩種材料進(jìn)行不同的蝕刻是重要的，如圖12中所示。
隨后，構(gòu)圖PR 30用于柵極RIE，如圖6的頂視圖和沿圖6中箭頭A-A的圖6A的側(cè)面截面圖所示。下一步RIE多晶-SiGe 28并RIE多晶-Si 26以形成柵極，并移除PR 30，如圖7的頂視圖，沿圖7中箭頭A-A的圖7A的側(cè)面截面圖，和沿圖7中箭頭B-B的圖7B的側(cè)面截面圖所示。
隨后，熱重氧化以形成薄氧化物32來(lái)保護(hù)柵極側(cè)壁和/或用作延伸注入的隔離物，如圖8的頂視圖所示。在可選的實(shí)施例中，在氮化物和氧氮化物中可利用其它形式的保護(hù)。然而，當(dāng)?shù)菇枪战菚r(shí)優(yōu)選熱重氧化。
下一步，進(jìn)行傾斜摻雜劑注入34用于延伸形成，如沿箭頭B-B(如圖8中)的圖9B的側(cè)面截面圖所示。如果需要，可以進(jìn)行如圖8中暈圈離子/注入(暈圈I/I)箭頭指示的暈圈注入。所有的注入步驟與那些常規(guī)的FINFET制造步驟相同。
隨后，沉積氮化物(30～50nm)并RIE該氮化物以在柵極側(cè)壁上形成氮化物隔離物36，如圖10的頂視圖，沿圖10中箭頭A-A的圖10A的側(cè)面截面圖，沿圖10中箭頭B-B的圖10B的側(cè)面截面圖，沿圖10中箭頭C-C的圖10C的側(cè)面截面圖，沿圖10中箭頭D-D的圖10D的側(cè)面截面圖所示。這些工藝又與用于形成FINFET隔離物的常規(guī)步驟相同。
下一步，進(jìn)行SD(源極漏極)摻雜劑注入38并進(jìn)行SD退火。SD摻雜劑注入38摻雜SD區(qū)域和柵極，并且對(duì)于FINFET的完全硅化柵極可以用于調(diào)節(jié)FINFET器件的閾值電壓，如在沿箭頭A-A(如圖10中)的圖11A的側(cè)面截面圖，和沿箭頭D-D(如圖10中)的圖11D的側(cè)面截面圖所示。執(zhí)行常規(guī)的注入步驟以便在結(jié)構(gòu)中在與鰭片22鄰接的區(qū)域中形成源極/漏極注入?yún)^(qū)域。此時(shí)摻雜可以是n或p-型。在本發(fā)明的一個(gè)實(shí)施例中，使用如As和B的不同的注入核素?fù)诫s與鰭片22鄰接的暴露區(qū)域以便分別形成具有施主或受主雜質(zhì)的源極/漏極區(qū)域。
隨后，對(duì)Si 26具有選擇性地干蝕刻(等離子體)多晶-SiGe 28，如在圖12的頂視圖，沿圖12中箭頭A-A的圖12A的側(cè)面截面圖，和沿圖12中箭頭C-C的圖12C的側(cè)面截面圖所示，圖12C示出了移除柵極的SiGe部分以在多晶-Si上形成間隙40并使柵極足夠薄以便完全硅化。在此實(shí)例中，蝕刻掉柵極的SiGe部分以形成間隙并且使柵極變薄，這增加了柵極的電阻。最后的硅化工藝降低柵極的電阻到較能接受的水平。
隨后，跟隨常規(guī)方法以制造硅化物接觸，如圖13的頂視圖，沿圖13中箭頭A-A的圖13A的側(cè)面截面圖，以及沿圖13中箭頭C-C的圖13C的側(cè)面截面圖所示。首先在SD區(qū)域中濕蝕刻薄氧化物。隨后沉積薄金屬膜(優(yōu)選4-10nm Ni)并且退火(在300-450℃)以形成NiSi 42。隨后濕蝕刻殘留金屬。在硅化工藝期間多晶-Si轉(zhuǎn)變?yōu)镹iSi 42。
下一步，沉積應(yīng)力氮化物膜44以填充柵極的間隙，如圖14的頂視圖，沿圖14中箭頭A-A的圖14A的側(cè)面截面圖，以及沿圖14中箭頭C-C的圖14C的側(cè)面截面圖所示。優(yōu)選為nFINFET沉積壓縮氮化物膜并為pFINFET沉積拉伸氮化物膜。如技術(shù)人員所公知的，可以通過(guò)改變等離子體沉積功率選擇沉積壓縮氮化物膜或拉伸氮化物膜。在本發(fā)明中可以使用其它應(yīng)力材料如鎢的金屬替代氮化物膜，但是氮化物膜在一致性上有優(yōu)勢(shì)。
本發(fā)明的應(yīng)力產(chǎn)生膜可以包括氮化物，優(yōu)選Si3N4或可選地TiN，氧化物，Al2O3，HfO2，ZrO2，HfSiO，以及在半導(dǎo)體工藝中普通的其它介質(zhì)材料或其任意組合。應(yīng)力產(chǎn)生膜具有的厚度范圍從約10nm到約100nm。應(yīng)力產(chǎn)生膜可以在器件溝道中提供壓縮應(yīng)力以提高pFET性能或在器件溝道中提供拉伸應(yīng)力以提高nFET性能。
隨后各向同性回蝕刻應(yīng)力氮化物膜，如圖15的頂視圖，沿圖15中箭頭A-A的圖15A的側(cè)面截面圖，以及沿圖15中箭頭C-C的圖15C的側(cè)面截面圖所示。來(lái)自柵極中和SD區(qū)域中的應(yīng)力膜的溝道中的應(yīng)力可以互相抵消或減小。因?yàn)橐瞥嗽赟D區(qū)域中的應(yīng)力膜，此氮化物回牽步驟提高溝道中的應(yīng)力。此步驟后，跟隨常規(guī)工藝以完成器件。
另外的選擇是使用另一應(yīng)力氮化物膜覆蓋整個(gè)器件以增加溝道應(yīng)力。此時(shí)對(duì)nFINFET優(yōu)選使用拉伸膜并且對(duì)pFINFET優(yōu)選使用壓縮膜。
雖然這里從細(xì)節(jié)上描述了本發(fā)明的結(jié)構(gòu)和用于制造應(yīng)變FINFET的方法的幾個(gè)實(shí)施例和變化，對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)明顯的是，本發(fā)明的公開(kāi)和教導(dǎo)還暗示許多可選的設(shè)計(jì)。
權(quán)利要求
1.一種鰭片場(chǎng)效應(yīng)晶體管(FINFET)，具有施加到FINFET溝道的應(yīng)力以提高電子和空穴遷移率以提高性能，包括源極，漏極和柵極；所述柵極包括疊層?xùn)艠O，其中有選擇地蝕刻所述柵極的一部分以形成柵極間隙，所述柵極間隙用應(yīng)力膜重填充以在所述FINFET溝道中產(chǎn)生應(yīng)力，以提高電子和空穴遷移率并且提高FINFET的性能。
2.根據(jù)權(quán)利要求1的FINFET，其中所述柵極包括多晶-SiGe/多晶-Si疊層?xùn)艠O，并且有選擇地蝕刻所述柵極的多晶-SiGe部分以形成柵極間隙，所述柵極間隙用應(yīng)力膜重填充以在所述FINFET溝道中產(chǎn)生應(yīng)力。
3.根據(jù)權(quán)利要求1的FINFET，其中所述柵極間隙用應(yīng)力氮化物膜重填充以在所述FINFET溝道中產(chǎn)生應(yīng)力。
4.根據(jù)權(quán)利要求1的FINFET，其中所述柵極間隙用壓縮應(yīng)力氮化物膜重填充以在pFINFET溝道中產(chǎn)生應(yīng)力。
5.根據(jù)權(quán)利要求1的FINFET，其中所述柵極間隙用拉伸應(yīng)力氮化物膜重填充以在nFINFET溝道中產(chǎn)生應(yīng)力。
6.根據(jù)權(quán)利要求1的FINFET，包括另一應(yīng)力氮化物膜，覆蓋所述FINFET以進(jìn)一步給所述溝道施加應(yīng)力。
7.根據(jù)權(quán)利要求1的FINFET，包括另一拉伸應(yīng)力氮化物膜，覆蓋nFINFET以進(jìn)一步給nFINFET的溝道施加應(yīng)力。
8.根據(jù)權(quán)利要求1的FINFET，包括另一壓縮應(yīng)力氮化物膜，覆蓋pFINFET以進(jìn)一步給pFINFET的溝道施加應(yīng)力。
9.根據(jù)權(quán)利要求1的FINFET，在集成電路(IC)中，具有所述FINFET作為所述IC的一個(gè)元件。
10.一種制造應(yīng)變鰭片場(chǎng)效應(yīng)晶體管(FINFET)的方法，所述方法使用應(yīng)力材料替代柵極的一部分以給FINFET的溝道施加應(yīng)力，所述方法包括以下步驟形成FINFET，具有源極，漏極以及由具有不同蝕刻特性的兩種不同類型的半導(dǎo)體材料構(gòu)成的疊層?xùn)艠O；有選擇地蝕刻所述疊層?xùn)艠O的兩種不同類型的半導(dǎo)體材料的一種以形成柵極間隙；用應(yīng)力膜重填充所述柵極間隙以在FINFET溝道中產(chǎn)生應(yīng)力，以提高電子和空穴遷移率并且提高FINFET的性能。
11.根據(jù)權(quán)利要求10的方法，包括形成如多晶-SiGe/多晶-Si疊層?xùn)艠O的疊層?xùn)艠O，并且有選擇地蝕刻所述柵極的多晶-SiGe部分以形成所述柵極間隙。
12.根據(jù)權(quán)利要求10的方法，包括用應(yīng)力氮化物膜重填充所述柵極間隙以在FINFET溝道中產(chǎn)生應(yīng)力。
13.根據(jù)權(quán)利要求10的方法，包括用壓縮應(yīng)力氮化物膜重填充所述柵極間隙以在pFINFET溝道中產(chǎn)生應(yīng)力。
14.根據(jù)權(quán)利要求10的方法，包括用拉伸應(yīng)力氮化物膜重填充所述柵極間隙以在nFINFET溝道中產(chǎn)生應(yīng)力。
15.根據(jù)權(quán)利要求10的方法，包括用另一應(yīng)力氮化物膜覆蓋所述FINFET以進(jìn)一步給所述溝道施加應(yīng)力。
16.根據(jù)權(quán)利要求10的方法，包括用另一拉伸應(yīng)力氮化物膜覆蓋nFINFET以進(jìn)一步給nFINFET的溝道施加應(yīng)力。
17.根據(jù)權(quán)利要求10的方法，包括用另一壓縮應(yīng)力氮化物膜覆蓋pFINFET以進(jìn)一步給pFINFET的溝道施加應(yīng)力。
18.一種用于制造應(yīng)變鰭片場(chǎng)效應(yīng)晶體管(FINFET)的方法，所述方法使用應(yīng)力材料替代柵極的一部分以給FINFET的溝道施加應(yīng)力，所述方法包括以下步驟起始于Si鰭片，在所述Si鰭片的側(cè)壁上具有側(cè)壁保護(hù)層，在所述Si鰭片上沉積多晶-Si層并隨后沉積多晶-SiGe；構(gòu)圖光致抗蝕劑(PR)用于柵極反應(yīng)離子蝕刻(RIE)；RIE多晶-SiGe并且RIE多晶-Si以形成柵極；對(duì)多晶-Si具有選擇性地蝕刻多晶-SiGe，其中蝕刻掉所述柵極的所述SiGe部分以在所述柵極中形成間隙；形成硅化物接觸；以及沉積應(yīng)力膜以填充所述柵極中的所述間隙。
19.根據(jù)權(quán)利要求18的方法，其中在RIE步驟之后包括以下步驟注入摻雜劑用于延伸形成；沉積氮化物并RIE所述氮化物以在所述柵極側(cè)壁上形成氮化物隔離物；以及源極和漏極(S/D)摻雜劑注入并退火。
20.根據(jù)權(quán)利要求18的方法，其中在RIE步驟之后包括以下步驟熱重氧化所述柵極側(cè)壁以形成薄氧化物來(lái)保護(hù)所述柵極側(cè)壁和/或用作延伸注入的隔離物；以及傾斜摻雜劑注入用于延伸形成。
21.根據(jù)權(quán)利要求18的方法，其中在所述沉積應(yīng)力膜的步驟之后，各向同性回蝕刻所述應(yīng)力膜以移除在源極和漏極區(qū)域中的應(yīng)力膜。
22.根據(jù)權(quán)利要求18的方法，包括通過(guò)濕蝕刻源極和漏極區(qū)域中的薄氧化物形成硅化物接觸，沉積薄Ni層并退火以形成NiSi。
23.根據(jù)權(quán)利要求18的方法，包括為pFINFET沉積壓縮應(yīng)力氮化物膜。
24.根據(jù)權(quán)利要求18的方法，包括為nFINFET沉積拉伸應(yīng)力氮化物膜。
25.根據(jù)權(quán)利要求18的方法，包括用另一應(yīng)力氮化物膜覆蓋所述FINFET以進(jìn)一步給所述溝道施加應(yīng)力。
26.根據(jù)權(quán)利要求18的方法，包括用另一拉伸應(yīng)力氮化物膜覆蓋nFINFET以進(jìn)一步給所述溝道施加應(yīng)力。
27.根據(jù)權(quán)利要求18的方法，包括用另一壓縮應(yīng)力氮化物膜覆蓋pFINFET以進(jìn)一步給所述溝道施加應(yīng)力。
全文摘要
用應(yīng)力材料替代FINFET的柵極的一部分以給FINFET的溝道施加應(yīng)力以提高電子和空穴遷移率并提高性能。FINFET具有SiGe/Si疊層?xùn)艠O，并且在柵極的SiGe部分硅化之前有選擇地蝕刻以形成柵極間隙，所述柵極間隙使柵極足夠薄以便完全硅化。在硅化后，用應(yīng)力氮化物膜填充柵極間隙以在溝道中產(chǎn)生應(yīng)力并提高FINFET的性能。
文檔編號(hào)H01L21/336GK1848454SQ20061000748
公開(kāi)日2006年10月18日 申請(qǐng)日期2006年2月14日 優(yōu)先權(quán)日2005年2月15日
發(fā)明者朱慧瓏, B·B·多里斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司