專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種適于具備鐵電電容器的非易失性存儲器的半導(dǎo)體器件 及其制造方法。
背景技術(shù)：
近年來，隨著數(shù)碼技術(shù)的發(fā)展，對大容量的數(shù)據(jù)進(jìn)行高速處理或?qū)?其進(jìn)行保存的傾向正在提高。為此，正需要在電子設(shè)備上使用的半導(dǎo)體 器件的高集成化以及高性能化。
因此，為了實現(xiàn)半導(dǎo)體存儲器件(DRAM)的高集成化，作為構(gòu)成DRAM 的電容元件的電容絕緣膜，采用鐵電材料或者高電容率材料來替代硅氧化物 或者硅氮化物的技術(shù)，正在進(jìn)行廣泛的研究和開發(fā)。
此外，關(guān)于為了實現(xiàn)能夠在低電壓并且高速進(jìn)行寫入動作以及讀出動作 的非易失性RAM,作為電容絕緣膜，采用了具有自發(fā)極化特性的鐵電膜的 鐵電存儲器(FeRAM)，也正在進(jìn)行廣泛的研究和開發(fā)。
鐵電存儲器利用鐵電體的磁滯特性來存儲信息。對于鐵電存儲器，在每 個存儲器單元中設(shè)置有作為一對電極間的電容器鐵電膜具有鐵電膜的鐵電 存儲器。在鐵電體中，根據(jù)電極間的施加電壓而產(chǎn)生極化，即使施加電壓被 去除也會殘留自然極化。此外，當(dāng)施加電壓的極性顛倒時，自然極化的極性 也顛倒。因此，如果可以檢測自然極化就能夠讀出信息。并且，鐵電存儲器 中具有動作高速、耗電力低、寫入/讀出的耐久性優(yōu)越等的特征。
但是，在鐵電存儲器的設(shè)計以及制造中，需要克服鐵電電容器的電特性 容易因從外部侵入的氫氣和水分而劣化的性質(zhì)。在具有由Pt膜構(gòu)成的下部電 極、由PbZn.xTix03(PZT)膜構(gòu)成的鐵電膜、和由Pt膜構(gòu)成的上部電極的現(xiàn)有 的鐵電電容器中，當(dāng)氫氣分壓為40Pa (0.3Torr)左右的環(huán)境為將襯底加熱到 20(TC左右時，PbZn.xTix03膜的鐵電特性幾乎都會喪失。此外，當(dāng)在鐵電電 容器吸附有水分的狀態(tài)、或者有水分在鐵電電容器的附近存在的狀態(tài)下進(jìn)行熱處理時，鐵電膜的鐵電體特性會顯著的劣化。
因此，到目前為止，在制造鐵電存儲器時，在形成了鐵電膜之后，都選 擇執(zhí)行在可能的程度下盡可能少產(chǎn)生水分并可以在低溫下進(jìn)行的處理。特別 是，在形成層間絕緣膜時，通常選擇使用氫產(chǎn)生量比較少的原料氣體的CVD(Chemical Vapor Deposition )法等。
此外，提出有形成了覆蓋鐵電電容器的阻擋膜的結(jié)構(gòu)、以及在鐵電電容 器的上方形成有阻擋膜的結(jié)構(gòu)。作為阻擋膜，主要采用氧化鋁膜。這是因為 氧化鋁膜具有防止氫以及水分?jǐn)U散的功能。
但是，即使設(shè)置了阻擋膜，由于使用環(huán)境等問題也很難確保充分的氫阻 擋性。此外，即使設(shè)置了抗潮環(huán)，也很難確保充分的氫阻擋性。
專利文獻(xiàn)1: JP特開平9-293869號公報
專利文獻(xiàn)2: JP特開2003-115545號公報
專利文獻(xiàn)3: JP特開2001-210798號公報
專利文獻(xiàn)4: JP特開2003-174145號公報

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種能夠抑制伴隨著氫等從外部侵入而發(fā)生的 特性劣化的半導(dǎo)體器件及其制造方法。
本發(fā)明人為了解決上述課題而進(jìn)行反復(fù)深入研究的結(jié)果想到了下述的 發(fā)明的各種方式。
本發(fā)明的半導(dǎo)體器件，其特征在于，具有多個鐵電電容器，其形成在 半導(dǎo)體襯底的上方；第一阻擋膜，其直接覆蓋所述鐵電電容器，用于防止氫 或者水的擴(kuò)散；層間絕緣膜，其形成在所述第一阻擋膜上；配線，其形成在 所述層間絕緣膜上，并與所述鐵電電容器連接，所述層間絕緣膜包含一個或 者兩個以上的第二阻擋膜，該第二阻擋膜從上方以及側(cè)方覆蓋所述多個鐵電 電容器中的至少一個，用于防止氫或者水的擴(kuò)散，并且所述一個或者兩個以 上的第二阻擋膜，共同地覆蓋所述多個鐵電電容器。
本發(fā)明的半導(dǎo)體器件的制造方法，在半導(dǎo)體襯底的上方形成鐵電電容器 后，形成直接覆蓋所述鐵電電容器、并防止氫或者水的擴(kuò)散的第一阻擋膜。 接著，在所述第一阻擋膜上形成層間絕緣膜。然后，在所述層間絕緣膜上形 成與所述鐵電電容器連接的配線。并且，在形成所述層間絕緣膜時，通過形 成一個或者兩個以上的第二阻擋膜，其中該第二阻擋膜從上方以及側(cè)方覆蓋 所述多個鐵電電容器中的至少一個、并用于防止氫或者水的擴(kuò)散，由此使所 述一個或者兩個以上的第二阻擋膜共同地覆蓋所述多個鐵電電容器。


圖1是示出利用本發(fā)明的實施方式的方法制造的鐵電存儲器(半導(dǎo)體器 件)的存儲單元陣列的結(jié)構(gòu)的電路圖。
圖2A是按工序順序表示本發(fā)明的第一實施方式的鐵電存儲器的制造方 法的剖視圖。
圖2B是繼圖2A之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2C是繼圖2B之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2D是繼圖2C之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2E是繼圖2D之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2F是繼圖2E之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2G是繼圖2F之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2H是繼圖2G之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖21是繼圖2H之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2J是繼圖21之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2K是繼圖2J之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖2L是繼圖2K之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖3是本發(fā)明的第二實施方式的鐵電存儲器的剖視圖。
圖4是本發(fā)明的第三實施方式的鐵電存儲器的剖視圖。
圖5是本發(fā)明的第四實施方式的鐵電存儲器的剖視圖。
圖6A是按工序順序表示本發(fā)明的第一實施方式的鐵電存儲器的制造方 法的剖視圖。
圖6B是繼圖6A之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖6C是繼圖6B之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖6D是繼圖6C之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖6E是繼圖6D之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖6F是繼圖6E之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
圖6G是繼圖6F之后，按工序順序表示鐵電存儲器的制造方法的剖視圖。
具體實施例方式
下面，參照附圖對本發(fā)明的實施方式進(jìn)行具體說明。圖l是示出利用本 發(fā)明的實施方式的方法制造的鐵電存儲器(半導(dǎo)體器件)的存儲單元陣列的 結(jié)構(gòu)的電路圖。
在該存儲單元陣列中，設(shè)置有向一個方向延伸的多條位線3、以及沿著 與位線3延伸方向相垂直的方向延伸的多條字線4和板極線5。此外，以與 這些位線3、字線4以及板極線5構(gòu)成的網(wǎng)格相匹配的方式，將鐵電存儲器 的多個存儲單元配置為陣列狀。在各存儲單元設(shè)置有鐵電存儲器(存儲部) l和MOS晶體管(開關(guān)部)2。
MOS晶體管2的柵極與字線4相連接。此外，MOS晶體管2的一個源 極/漏極與位線3相連接，另一個源極/漏極與鐵電電容器1的一個電極連接。 并且，鐵電電容器1的另一個電極與板極線5相連接。另外，沿與字線4和 板極線5延伸方向相同的方向排列的多個MOS晶體管2而共享各字線4和 板極線5。同樣地，在與位線3延伸方向相同的方向排列的多個MOS晶體管 2共享各位線3。字線4以及板極線5延伸的方向、位線3延伸的方向，分 別被稱為行方向、列方向。但是，位線3、字線4及板極線5的配置并不限 于上述情況。
在這樣構(gòu)成的鐵電存儲器的存儲單元陣列中，根據(jù)在鐵電電容器1上設(shè) 置的鐵電膜的極化狀態(tài)來存儲數(shù)據(jù)。
(第一實施方式)
接著，說明本發(fā)明的第一實施方式。但是，在這里為了方便起見，對半 導(dǎo)體器件的剖面結(jié)構(gòu)與其制造方法一起進(jìn)行說明。圖2A至圖2L是按工序順 序表示本發(fā)明的第一實施方式的鐵電存儲器(半導(dǎo)體器件)的制造方法的剖 視圖。
首先，如圖2A所示，利用例如LOCOS (Local Oxidation of Silicon:硅局
部氧化)法，在硅襯底等半導(dǎo)體襯底10上形成劃定元件區(qū)域的元件分離區(qū)
域12。接著，利用離子注入法，通過導(dǎo)入摻雜雜質(zhì)而形成阱14。接著，在
元件區(qū)域形成該晶體管24，該晶體管具有柵極絕緣膜16、柵電極(柵極配 線)18、絕緣膜19、側(cè)壁絕緣膜20以及源極/漏極擴(kuò)散層22。此外，該晶體 管24相當(dāng)于圖1中的MOS晶體管2。
接著，在整個表面上，利用例如等離子體CVD (Chemical Vapor Deposition:化學(xué)氣相沉積)法，形成例如膜厚為200nm的SiON膜(氮氧 化硅膜)。而且，利用等離子體TEOSCVD法在整個表面上形成例如膜厚為 600nm的氧化硅膜。由這些SiON膜以及氧化硅膜構(gòu)成層間絕緣膜26。接著， 利用例如CMP法對層間絕緣膜26的表面進(jìn)行平坦化處理。
接著，如圖2B所示，利用光刻技術(shù)在層間絕緣膜26上形成到達(dá)源極/ 漏極擴(kuò)散層22的接觸孔32、和到達(dá)柵電極(柵極配線)18的接觸孔(未圖 示)。接著，在整個表面上，例如利用濺射法來形成膜厚為20nm 60nm的 Ti膜。其后，利用濺射法或者CVD法來形成膜厚為30nm 50nm的TiN膜。 由Ti膜及TiN膜構(gòu)成阻擋金屬膜(未圖示)。
接著，在整個表面上，例如利用CVD法來形成膜厚為500nm的鎢膜(未 圖示)。利用CMP法研磨鎢膜及阻擋金屬膜直至層間絕緣膜26的表面露出。 其結(jié)果是形成埋入到接觸孔32等內(nèi)部并含有鎢的導(dǎo)體插件34。
接著，如圖2C所示，在整個表面上，例如利用等離子體CVD法來形成 膜厚為100nm的氧化防止膜28。形成例如SiON膜或者氮化硅膜作為氧化防 止膜28。接著，在整個表面上，例如利用等離子體TEOSCVD法來形成膜厚 為130nm的氧化硅膜30。接著，在氮?dú)?N2)環(huán)境中進(jìn)行熱處理。例如， 將熱處理溫度設(shè)為650°C，將熱處理時間設(shè)為30 60分鐘。
接著，如圖2D所示，在整個表面上，利用例如濺射法或者CVD法來形 成膜厚為20nm 100nm的氧化鋁膜36a。另外，在整個表面上，利用例如濺 射法來形成膜厚為100nm 300nm (例如175nm)的Pt膜36b作為下部電極 膜。由氧化鋁膜36a及Pt膜36b構(gòu)成層積膜36。
接著，同樣如圖2D所示，在整個表面上，利用例如濺射法來形成鐵電 膜38。形成例如膜厚為100nm 250nm (例如150nm)的PZT膜來作為鐵電 膜38。另外，鐵電膜38的形成方法不限定于濺射法。例如，也可以利用溶 膠凝膠法、MOD (Metal Organic Deposition:金屬有機(jī)物沉淀)法、MOCVD法等來形成鐵電膜38。
接著，利用例如RTA (Rapid Thermal Annealing:快速退火)法在氧氣環(huán) 境中進(jìn)行熱處理。將熱處理溫度設(shè)為650°C~800℃ (例如750°C)，將熱處 理時間設(shè)為30秒 120秒(例如60秒)。
接著，同樣如圖2D所示，利用例如濺射法或者M(jìn)OCVD法來形成膜厚 為25nm 75nm的IrOj莫40a。接著，在氬氣及氧氣環(huán)境中，例如在600°C~800 。C，進(jìn)行10秒 100秒的熱處理。其結(jié)果是，構(gòu)成鐵電膜38的鐵電材料完全 結(jié)晶化，同時鐵電膜38與IrOj莫40a之間的界面變得平滑(flat)。接著， 利用例如濺射法或者M(jìn)OCVD法來形成例如膜厚為150nm 250nm的IrOY膜 40b。此時，為了阻止工序惡化，M)y膜40b的氧元素組成比Y變得高于IrOx 膜40a的氧元素組成比X。由IrOj莫40a及IrOy膜40b構(gòu)成鐵電電容器的上 部電極膜40。
另外，上部電極膜也可以是三層結(jié)構(gòu)。在形成三層結(jié)構(gòu)的上部電極時， 利用例如濺射法或者M(jìn)OCVD法來形成膜厚為10nm 100nm (例如50nm) 的第一 IrOx膜，然后利用例如濺射法或者M(jìn)OCVD法來形成膜厚為 100nm 300nm的第二 IrOy膜。此時，第二 IrOY膜中的氧元素組成比變得高 于第一IrOj莫的氧元素組成比。然后，利用例如濺射法或者M(jìn)OCVD法來形 成膜厚為20nm 100nm (例如75nm)的Ir膜。Ir膜的成膜溫度例如設(shè)為450 °C。 Ir膜起到防止第一及第二IrOy膜的表面被還原，降低與在后面形成的導(dǎo) 體插件之間的接觸阻抗的作用。
接著，在整個表面上，利用例如旋涂法來形成光致抗蝕膜(未圖示)， 通過光刻而對光致抗蝕膜進(jìn)行圖案成形為鐵電電容器的上部電極的平面形 狀。接著，對上部電極膜40進(jìn)行蝕刻。作為蝕刻氣體，可以使用例如氬氣 及氯氣。其后，除去光致抗蝕膜。接著，在例如氧氣環(huán)境中，在溫度為400 。C 700。C (例如650。C)，進(jìn)行30 120分鐘(例如60分鐘)的熱處理。該 熱處理用于防止在上部電極(己圖案成形的上部電極膜40)的表面產(chǎn)生異常。
接著，接著，在整個表面上，利用例如旋涂法來形成光致抗蝕膜(未圖 示)，通過光刻而對光致抗蝕膜進(jìn)行圖案成形為電容絕緣膜的平面形狀。接 著，對鐵電膜進(jìn)行蝕刻。其后，除去光致抗蝕膜。接著，在例如氧氣環(huán)境中， 在溫度為300。C 400。C (例如350。C)，進(jìn)行30~120分鐘(例如60分鐘)的熱處理。
接著，同樣如圖2D所示，利用例如濺射法或者CVD法來形成阻擋膜44。形成例如膜厚為20nm 150nm的氧化鋁膜來作為阻擋膜44。形成氧化鋁 膜的方法雖不限定于濺射法或者CVD法，但優(yōu)先采用MOCVD法以外的方 法。接著，在氧氣環(huán)境中，例如在400℃-600℃,進(jìn)行30 120分鐘的熱處理。
接著，在整個表面上，利用例如旋轉(zhuǎn)噴涂法來形成光致抗蝕膜(未圖示)， 通過光刻而對光致抗蝕膜進(jìn)行圖案成形為鐵電電容器的下部電極的平面形 狀。接著，對阻擋膜44及下部電極膜36進(jìn)行蝕刻。其結(jié)果形成下部電極。 由己圖案成形的上部電極膜46、鐵電膜38及株電極膜36構(gòu)成鐵電電容器 42，該鐵電電容器42相當(dāng)于圖1中的鐵電電容器1。此外，阻擋膜44以覆 蓋上部電極膜40及鐵電膜38的方式殘存下來。其后，除去光致抗蝕膜。接 著，在例如氧氣環(huán)境中，在溫度為350°C 600°C，進(jìn)行30 60分鐘的熱處理。
接著，在整個表面上，利用例如濺射法或者CVD法來形成阻擋膜46。 例如形成膜厚為20nm 50nm的氧化鋁膜來作為阻擋膜46。利用阻擋膜46 來覆蓋整個鐵電電容器42。
在形成阻擋膜46后，在氧氣環(huán)境中，例如在500-700℃,進(jìn)行30~120 分鐘的熱處理。其結(jié)果是，將氧元素被供給到鐵電膜38，從而回復(fù)鐵電電容 器42的電特性。
接著，如圖2E所示，在整個表面上，利用例如等離子體TEOSCVD法 來形成例如膜厚為1500nm的由硅氧化物構(gòu)成的層間絕緣膜48。形成氧化硅 膜時作為層間絕緣膜48，使用例如TEOS氣體、氧氣及氦氣的混合氣體作為 原料氣體。另外，也可以形成例如具有絕緣性的無機(jī)膜等作為層間絕緣膜50。 形成層間絕緣膜50后，例如利用CMP法對層間絕緣膜50的表面進(jìn)行平坦 化處理。
接著，如圖2F所示，利用光刻技術(shù)，在層間絕緣膜48上形成到阻擋膜 46為止的溝槽49。溝槽49的位置可以設(shè)置為將呈陣列狀配置的所有的鐵電 電容器42圍起來的形式，此外，也可以在多個部位形成將呈陣列狀配置的 鐵電電容器42中的一個或者兩個以上的鐵電電容器包圍起來的溝槽49。
此外，在本實施方式中，形成氧化鋁膜作為阻擋膜46，因此，在形成溝 槽49時，可以使用阻擋膜46作為蝕刻阻止膜。在沒有形成這種氧化鋁膜的
情況下，可以將氧化防止膜28作為蝕刻阻止膜來使用。
并且，在本實施方式中，如圖2F所示，繼形成溝槽49之后使溝槽49 的側(cè)壁傾斜。在進(jìn)行該加工時，進(jìn)行例如利用了氬氣的蝕刻。優(yōu)選側(cè)壁的傾 斜角度為6(TC以下。
接著，在利用N20氣體或者N2氣體等而產(chǎn)生的等離子體環(huán)境中進(jìn)行熱 處理。熱處理結(jié)果是，在除去了層間絕緣膜48中的水分的同時，層間絕緣 膜48的膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到層間絕緣膜48中。該熱處理中 的襯底溫度例如為350°C。 N20氣體的流量為例如1000sccm。 N2氣體的流量 為例如285sccm。對置電極的間隙例如為7.62mm (0.3英寸)。施加的高頻 電力例如為525W。腔室內(nèi)的氣壓例如約為400Pa (3Torr)。另外，在進(jìn)行 熱處理之后，層間絕緣膜48暴露在利用N20氣體等產(chǎn)生的等離子體環(huán)境中。 利用熱處理，將存在于層間絕緣膜48中的水分除去。而且，當(dāng)層間絕緣膜 48暴露在利用N20氣體等產(chǎn)生的等離子體環(huán)境中時，層間絕緣膜48的膜質(zhì) 會發(fā)生變化，從而水分會難以進(jìn)入到層間絕緣膜48中。
接著，如圖2G所示，在整個表面上，利用例如濺射法或者CVD法來形 成阻擋膜50。例如形成膜厚為50nm 100nm的氧化鋁膜來作為阻擋膜50。 在鐵電電容器42的上方，在已被平坦化了的層間絕緣膜48上形成有阻擋膜 50，因此阻擋膜50變得平坦。此外，阻擋膜50也形成在溝槽49內(nèi)。此時， 由于溝槽49的側(cè)壁發(fā)生傾斜(例如6(TC以上)，所以阻擋膜50以良好的覆 蓋率(coverage)大致均勻地形成。
接著，如圖2H所示，在整個表面上，利用例如等離子體TEOSCVD法 來形成層間絕緣膜52。形成例如膜厚為800nm 1000nm的氧化硅膜來作為層 間絕緣膜52。另外，也可以形成SiON膜或者氮化硅膜等作為層間絕緣膜52。 接著，通過例如CMP法，對層間絕緣膜52的表面進(jìn)行平坦化處理。
接著，如圖2I所示，利用光刻技術(shù)，在層間絕緣膜52、阻擋膜50及層 間絕緣膜48上形成到達(dá)鐵電電容器42的上部電極40為止的接觸孔53、和 到達(dá)鐵電電容器42的下部電極36為止的接觸孔(未圖示)。
接著，在例如氧氣環(huán)境中，在400。C 600。C下，進(jìn)行30 120 (60分鐘) 分鐘的熱處理。襯底溫度例如為500。C 60(rC。其結(jié)果是，氧元素被供給到 鐵電膜38，從而回復(fù)鐵電電容器42的電氣特性。另外，該熱處理也可以在臭氧環(huán)境中進(jìn)行而不在氧氣環(huán)境中進(jìn)行。即使在臭氧環(huán)境中進(jìn)行熱處理，氧元素也被供給鐵電膜38，從而回復(fù)鐵電電容器42的電氣特性。
其后，如圖2J所示，利用光刻技術(shù)，在層間絕緣膜52、阻擋膜50、層 間絕緣膜48、阻擋膜46、氧化硅膜30及氧化防止膜28上，形成到達(dá)導(dǎo)體 插件34為止的接觸孔54。接著，進(jìn)行利用了氬氣的等離子體清洗。該結(jié)果 是，除去了存在于導(dǎo)體插件34的表面上的自然氧化膜等。等離子體清洗的 條件例如設(shè)定為將熱氧化膜除去了 10nm這樣的條件。
接著，在整個表面上，利用例如濺射法形成膜厚為20nm 100nm的TiN 膜(未圖示)作為阻擋金屬膜。接著，在整個表面上，利用例如CVD法形 成膜厚為300nm 600nm的鎢膜(未圖示)。其后，利用例如CMP法，研磨 鎢膜及阻擋金屬膜，直至層間絕緣膜52的表面露出為止。其結(jié)果是，如圖 2K所示，形成被埋入到接觸孔53、 54等內(nèi)并含有鎢的導(dǎo)體插件56。
接著，在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處 理。熱處理結(jié)果是，在研磨鎢膜等時，除去了進(jìn)入到層間絕緣膜52及50中 的水分，同時層間絕緣膜52的膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到層間絕 緣膜52中。此外，通過該熱處理，層間絕緣膜52的表面被氮化，從而在層 間絕緣膜52的表面上形成SiON膜(未圖示)。該熱處理中的襯底溫度例如 為35(TC。N20氣體的流量為例如1000sccm。N2氣體的流量為例如285sccm。 對置電極的間隙例如為7.62mm (0.3英寸)。施加的高頻電力例如為525W。 腔室內(nèi)的氣壓例如約為400Pa (3Torr)。接著，進(jìn)行利用了氬氣的等離子體 清洗。該結(jié)果是，除去了存在于導(dǎo)體插件56的表面上的自然氧化膜等。等 離子體清洗的條件例如設(shè)定為將熱氧化膜除去了 10nm這樣的條件。
接著，利用例如濺射法，依次形成膜厚為60nm的Ti膜、膜厚為30nm 的TiN膜、膜厚為360nm的AlCu合金膜、膜厚為5nm的Ti膜以及膜厚為 70nm的TiN膜(均未圖示)。其結(jié)果是，形成由Ti膜、TiN膜、AlCu合金 膜、Ti膜及TiN膜構(gòu)成的層疊膜。接著，利用光刻技術(shù)對層疊膜進(jìn)行圖案成 形。其結(jié)果是，如圖2L所示，形成由層疊膜構(gòu)成的配線(第一金屬配線層) 58。
接著，利用例如高密度等離子體CVD (High Density Plasma enhanced Chemical Vapor Deposition)法，形成膜厚為750醒的氧化硅膜60。接著，
利用例如等離子體TESOCVD法，形成例如膜厚為1 lOOnm的氧化硅膜62。 使用例如TEOS氣體和氧氣及氦氣的混合氣體作為原料氣體。另外，氧化硅 膜60、 62的形成方法不限定于上述內(nèi)容。例如，也可以利用等離子體 TEOSCVD法來形成氧化硅膜60及62雙方。
接著，利用例如CMP法，對氧化硅膜62的表面進(jìn)行平坦化處理。接著， 在利用N20氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處理。熱處理結(jié)果是在除去 了進(jìn)入到氧化硅膜62及60中的水分的同時，氧化硅膜62及60的膜質(zhì)發(fā)生 變化，從而水分難以進(jìn)入到氧化硅膜62及60中。該熱處理中的襯底溫度例 如設(shè)定為350℃。
接著，利用光刻技術(shù)，在氧化硅膜62及60上形成到達(dá)配線58為止的 接觸孔63。其后，進(jìn)行利用了氬氣氣體的等離子體清洗。該結(jié)果是，除去了 存在于配線58的表面上的自然氧化膜等。等離子體清洗的條件例如設(shè)定為 將熱氧化膜除去了 25nm這樣的條件。
接著，利用例如濺射法，形成膜厚為10nm的Ti膜(未圖示)。而且， 利用例如MOCVD法，形成膜厚為3.5μm 7μm的TiN膜(未圖示)。構(gòu)成 由Ti膜及TiN膜構(gòu)成的阻擋金屬膜。接著，利用例如CVD法形成膜厚為 300nm 600nm的鉤膜(未圖示)。
接著，利用例如CMP法，研磨鎢膜以及阻擋金屬膜，直至氧化硅膜62 的表面露出為止。其結(jié)果是，形成了被埋入到接觸孔63內(nèi)并含有鎢的導(dǎo)體 插件64。
接著，在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處 理。熱處理結(jié)果是，在研磨鎢膜等時，除去了進(jìn)入到氧化硅膜62及60中的 水分，同時氧化硅膜62及60的膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到氧化硅 膜62及60中。該熱處理中的襯底溫度例如為350℃。 N20氣體的流量為例 如1000sccm。N2氣體的流量為例如285sccm。對置電極的間隙例如為7.62mm(0.3英寸)。施加的高頻電力例如為525W。腔室內(nèi)的氣壓例如約為400Pa(3Torr)。
接著，利用例如濺射法，依次形成膜厚為60nm的Ti膜、膜厚為30nm 的TiN膜、膜厚為360nm的AlCu合金膜、膜厚為5nm的Ti膜以及膜厚為 70nm的TiN膜(均未圖示)。其結(jié)果是，形成由Ti膜、TiN膜、AlCu合金膜、Ti膜及TiN膜構(gòu)成的層疊膜。接著，利用光刻技術(shù)對層疊膜進(jìn)行圖案成形。其結(jié)果是，形成由層疊膜構(gòu)成的配線(第二金屬配線層)66。
接著，利用例如高密度等離子體CVD法，形成膜厚為750nm的氧化硅 膜68。接著，利用等離子體TESOCVD法，形成例如膜厚為1100nm的氧化 硅膜70。另外，氧化硅膜68、 70的形成方法不限定于上述內(nèi)容。例如，也 可以利用等離子體TEOSCVD法來形成氧化硅膜68及70雙方。
接著，利用例如CMP法，對氧化硅膜70的表面進(jìn)行平坦化處理。接著， 在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處理。熱處理 結(jié)果是，在除去了氧化硅膜68及70中的水分的同時，氧化硅膜68及70的 膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到氧化硅膜68及70中。該熱處理中的襯 底溫度例如設(shè)定為350°C。 N20氣體的流量為例如1000sccm。 N2氣體的流量 為例如285sccm。對置電極的間隙例如為7.62mm (0.3英寸)。施加的高頻 電力例如為525W。腔室內(nèi)的氣壓例如約為400Pa (3Torr)。
接著，利用光刻技術(shù)，在氧化硅膜68及70上形成到達(dá)配線66為止的 接觸孔72。其后，進(jìn)行利用了氬氣的等離子體清洗。該結(jié)果是，除去了存在于配線66的表面上的自然氧化膜等。等離子體清洗的條件例如設(shè)定為將熱 氧化膜除去了 25nm的條件。
接著，和用例如濺射法，形成膜厚為10醒的Ti膜(未圖示)。進(jìn)而， 利用例如MOCVD法，形成膜厚為3.5um 7um的TiN膜(未圖示)。構(gòu)成由Ti膜及TiN膜構(gòu)成的阻擋金屬膜。接著，利用例如CVD法形成膜厚為 300nm 600nm的鉤膜(未圖示)。
接著，利用例如CMP法，研磨鎢膜以及阻擋金屬膜，直至氧化硅膜70 的表面露出為止。其結(jié)果是，形成了被埋入到接觸孔72內(nèi)并含有鎢的導(dǎo)體插件74。
接著，在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處 理。熱處理結(jié)果是，在研磨鎢膜等時，除去了進(jìn)入到氧化硅膜70及68中的水分，同時氧化硅膜70及68的膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到氧化硅 膜70及68中。該熱處理中的襯底溫度例如為350°C 。 N20氣體的流量為例 如1000sccm。 N2氣體的流量為例如285sccm。
接著，利用例如濺射法，依次形成膜厚為60nm的Ti膜、膜厚為30nm的TiN膜、膜厚為360mn的AlCu合金膜、膜厚為5nm的Ti膜以及膜厚為 70nm的TiN膜(均未圖示)。其結(jié)果是，形成由Ti膜、TiN膜、AlCu合金 膜、Ti膜及TiN膜構(gòu)成的層疊膜。接著，利用光刻技術(shù)對層疊膜進(jìn)行圖案成 形。其結(jié)果是，形成由層疊膜構(gòu)成的配線(第三金屬配線層)76。
接著，利用例如高密度等離子體CVD法，形成膜厚為700nm的氧化硅 膜78。另外，氧化硅膜78的形成方法不限定于上述內(nèi)容。例如，可以利用 等離子體TEOSCVD法來形成氧化硅膜78。
接著，在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處 理。熱處理結(jié)果是，除去了氧化硅膜78中的水分，同時氧化硅膜78的膜質(zhì) 發(fā)生變化，從而水分難以進(jìn)入到氧化硅膜78中。該熱處理中的襯底溫度例 如為350°C。 N20氣體的流量為例如1000sccm。 N2氣體的流量為例如 285sccm。
接著，利用例如CVD法，在氧化硅膜78上形成膜厚為500nm的氮化硅 膜80。利用氮化硅膜80來阻斷水分的入侵，從而防止因水分而導(dǎo)致的配線 76、 66及58等的腐蝕的弊端。
接著，利用光刻技術(shù)，在氮化硅膜80及氧化硅膜78上形成到達(dá)電極焊 盤的開口部(未圖示)。其后，利用例如旋涂法，形成例如膜厚為2pm l(^m 的聚酰胺膜82。接著，利用光刻技術(shù)，在聚酰胺膜82上形成到達(dá)電極焊盤 的開口部(未圖示)。這樣就完成了本實施方式的半導(dǎo)體器件。
這樣制造出來的半導(dǎo)體器件中，在鐵電電容器42和配線(第一金屬配 線層)58之間存在有阻擋膜50。
在表面有高度差的層間絕緣膜上形成了阻擋膜時，阻擋膜的覆蓋性不太 好，因此有時無法充分的防止氫在阻擋膜中擴(kuò)散。當(dāng)氫到達(dá)電容器的電介質(zhì) 膜上時，構(gòu)成電介質(zhì)膜的金屬氧化物在氫的作用下被還原因而電容器的電氣 特性會劣化。
相對于此，在本實施方式中，由于在已平坦化了的層間絕緣膜48上形 成有阻擋膜50，因此，在鐵電電容器42的上方，阻擋膜50變得平坦。平坦 的阻擋膜50的覆蓋性能非常好，因此通過阻擋膜50可以可靠阻擋氫。并且， 在本實施方式中，在配線(第一金屬配線層)58的下方形成有阻擋膜50。 因此，還可以通過阻擋膜50來防止在形成氧化硅膜62及60等時氫到達(dá)鐵電電容器42的弊端。因此，根據(jù)本實施方式可以可靠地防止氫到達(dá)鐵電膜38的現(xiàn)象，可以防止構(gòu)成鐵電膜38的金屬氧化物被氫還原這種問題。因此， 根據(jù)本實施方式可以可靠地防止鐵電電容器42的電氣特性的劣化。
此外，在本實施方式中，鐵電電容器42被阻擋膜52間接地從側(cè)方圍住。 因此，能夠防止來自側(cè)方的氫到達(dá)鐵電膜38。此外，還可以可靠地防止呈陣 列狀配列的鐵電電容器42中位于最外側(cè)的器件的特性的劣化。
此外，在本實施方式中，在阻擋膜50上形成有層間絕緣膜52，在層間 絕緣膜52上形成有配線58。因此，阻擋膜50的劣化通過層間絕緣膜52而 被抑制，從而可以充分發(fā)揮阻擋膜50的功能。此外，由于在阻擋膜50上形 成有層間絕緣膜52，因此，在用于形成配線58的圖案成型時，可以防止蝕 刻到阻擋膜50的情況發(fā)生。進(jìn)而，對于配線58也可以獲得高的信賴性。
此外，在本實施方式中，導(dǎo)體插件56不是直接連接在源極/漏極擴(kuò)散層 14上，而隔著導(dǎo)體插件34連接在源極/漏極擴(kuò)散層14上。
假設(shè)想要將導(dǎo)體插件56直接連接在源極/漏極擴(kuò)散層14上時，不僅僅是 層間絕緣膜52及48等，也需要對阻擋膜50進(jìn)行蝕刻，來形成到達(dá)源極/漏 極擴(kuò)散層14的接觸孔。但是，氧化鋁膜等阻擋膜50的蝕刻特性與層間絕緣 膜52及48等有很大不同，所以不會給源極/漏極擴(kuò)散層14帶來損毀，從而 形成上述接觸孔非常困難。
相對于此，在本實施方式中，隔著導(dǎo)體插件34，因而不會給源極/漏極 擴(kuò)散層14帶來損毀，就能夠?qū)⑴渚€58與源極/漏極擴(kuò)散層14電性連接。因 此，根據(jù)本實施方式，能夠以很高的生產(chǎn)率制造信賴性高的半導(dǎo)體器件。
此外，在本實施方式中，在層間絕緣膜26上形成有氧化防止膜28。因 此，在形成氧化硅膜30等時，可以防止導(dǎo)體插件34表面的氧化，可以將導(dǎo) 體插件56與導(dǎo)體插件34之間的接觸阻抗抑制為較低。
(第二實施方式)
接著，說明本發(fā)明的第二實施方式。圖3是表示本發(fā)明的第二實施方式 的鐵電存儲器(半導(dǎo)體器件)的剖視圖。
在第二實施方式中，阻擋膜50由氧化鋁膜50a以及氧化鈦膜50b構(gòu)成。 氧化鋁膜50a的厚度例如為20nm 50nm，氧化鈦膜50b的厚度例如為 20nm 100nm。另外，也可以形成氮化硅膜或者氧化鈦膜等來替代氧化鈦膜 50b 。
在制造第二實施方式的半導(dǎo)體器件時，與第一實施方式同樣，在進(jìn)行了 直到形成溝槽49為止的一系列處理之后，依次形成氧化鋁膜50a以及氧化 鈦膜50b。
其后，與第一實施方式同樣，進(jìn)行從層間絕緣膜52的形成開始，到焊 盤開口部的形成為止的處理，從而完成半導(dǎo)體器件。
根據(jù)這樣的第二實施方式，能夠獲得更高的氫阻擋性能。即，能夠更可 靠地防止氫到達(dá)鐵電膜38這種問題。因此，能夠進(jìn)一步提高成品率。
另外，在形成阻擋膜50時，在層間絕緣膜48上形成了氧化鈦膜50b之 后，也可以在氧化鈦膜50b上形成氧化鋁膜50a。 (第三實施方式)
接著，說明本發(fā)明的第三實施方式。圖4是表示本發(fā)明的第三實施方式 的鐵電存儲器(半導(dǎo)體器件)的剖視圖。
在第三實施方式中，在配線(第一金屬配線層)58和配線(第二金屬配 線層)66之間形成有阻擋膜84，在配線(第二金屬配線層)66和配線(第 三金屬配線層)76之間形成有阻擋膜86。即，在已平坦化了的氧化硅膜62 上依次形成阻擋膜84及氧化硅膜65，并在其上形成配線66。此外，在已平 坦化了的氧化硅膜70上依次形成有阻擋膜86及氧化硅膜71，并在其上形成 有配線76。阻擋膜84及86為例如膜厚為50nm的氧化鋁膜。此外，氧化硅 膜65及71的膜厚例如為100nm。
在制造第三實施方式的半導(dǎo)體器件時，與第一實施方式同樣，在進(jìn)行了 直到氧化硅膜62的平坦化處理為止的一系列處理之后，依次形成阻擋膜84 及氧化硅膜65。其后，與第一實施方式同樣，進(jìn)行從配線66的形成開始， 到氧化硅膜70的平坦化處理為止的一系列處理。接著，依次形成阻擋膜86 及氧化硅膜71。
其后，與第一實施方式同樣，進(jìn)行從配線76的形成開始到焊盤開口部 的形成為止的處理，從而完成半導(dǎo)體器件。
根據(jù)這種第三實施方式，形成更多的阻擋膜，因此能夠獲得更高的氫阻 擋性能。因此，能夠進(jìn)一步提高成品率。
另外，阻擋膜84及86，與阻擋膜50同樣，能夠以包圍鐵電電容器42
的方式形成。但是，當(dāng)考慮工序數(shù)的增加、更深的溝槽的必要性及由阻擋膜50得到的充分的氫阻擋性能等問題時，優(yōu)先使阻擋膜84及86為平坦的膜。
(第四實施方式)
接著，說明本發(fā)明的第四實施方式。圖5是表示本發(fā)明的第四實施方式 的鐵電存儲器(半導(dǎo)體器件)的剖視圖。
在第四實施方式中，相對于第三實施方式，在配線(第三金屬配線層) 76的上方形成有阻擋膜90。即，在氧化硅膜78上形成有己平坦化了的氧化 硅膜88，并在該氧化硅膜88上形成有阻擋膜卯。而且，在阻擋膜90上形 成有氧化硅膜等絕緣膜92，在絕緣膜92上，與第一實施方式同樣，形成有 氮化硅膜80及聚酰胺膜82。另外，阻擋膜90為例如膜厚為50mn左右的氧 化鋁膜。絕緣膜92的膜厚例如為100nm。
在制造第四實施方式的半導(dǎo)體器件時，與第三實施方式同樣，在進(jìn)行了 直到形成氧化硅膜78為止的一系列處理之后，形成至少填埋氧化硅膜78的 凹處的厚度的氧化硅膜88。接著，對氧化硅膜88的表面進(jìn)行平坦化處理。 然后，在氧化硅膜88上依次形成阻擋膜卯及絕緣膜92。由于在已平坦化了 的氧化硅膜88上形成有阻擋膜90，所以阻擋膜卯變得平坦。
其后，與第三實施方式同樣，進(jìn)行從氮化硅膜92的形成開始，到焊盤 開口部的形成為止的處理，從而完成半導(dǎo)體器件。
根據(jù)這種第四實施方式，在最上層的配線76的上方還形成有平坦的阻 擋膜90，因此可以獲得更高的氫阻擋性能。因此，能夠進(jìn)一步提高成品率。
(第五實施方式)
接著，說明本發(fā)明的第五實施方式。在第一 第四實施方式中，鐵電電 容器42的結(jié)構(gòu)為平面型的，但是在第五實施方式中，設(shè)置結(jié)構(gòu)為堆疊型的 鐵電電容器。下面，對第五實施方式進(jìn)行詳細(xì)說明，為了方便，對于其剖面 結(jié)構(gòu)，與其制造方法一起進(jìn)行說明。圖6A以及圖6G是表示本發(fā)明的第五 實施方式的鐵電存儲器(半導(dǎo)體器件)的制造方法的剖視圖。
在本實施方式中，首先，如圖6A所示，在硅襯底等半導(dǎo)體襯底311的 表面形成阱312。接著，在半導(dǎo)體襯底311的表面上利用STI (shallowtrench isolation:淺溝道隔離)形成元件分離區(qū)域313。接著，在阱312的表面上形 成柵極絕緣膜314、柵電極315、間隙膜316、側(cè)壁317、源極/漏極擴(kuò)散層
318及硅化物層319，由此形成MOS晶體管320作為開關(guān)元件。該MOS晶 體管320相當(dāng)于圖1的MOS晶體管2。另外，在各MOS晶體管320形成用 于源極以及漏極的兩個源極/漏極擴(kuò)散層318。其中一方在兩個MOS晶體管 320之間被共享。
接著，在整個表面上以覆蓋MOS晶體管320的方式形成氮氧化硅膜321 (厚度200nm)，而且，在整個表面上形成氧化硅膜322 (厚度1000nm) 作為層間絕緣膜，利用CMP (化學(xué)機(jī)械研磨)等對氧化硅膜322進(jìn)行平坦化 處理。氮氧化硅膜321是用于防止在形成氧化硅膜322時的柵極絕緣膜314 等的氫劣化而形成的。其后，通過在氧化硅膜322及氮氧化硅膜321上形成 到達(dá)各硅化物層319的接觸孔，由此將插件接觸部開口。并且，在接觸孔內(nèi) 形成膠膜323后，利用例如CVD法填埋W膜，進(jìn)行CMP來平坦化，由此 形成導(dǎo)體插件324。
接著，如圖6B所示，在氧化硅膜322上，例如用濺射法形成銥?zāi)?。?為此時的條件，例如將襯底溫度設(shè)定為500°C、將成膜功率設(shè)定為lkW、將 氬氣的流量設(shè)定為100sccm，將腔室內(nèi)的壓力設(shè)定為0.35Pa、將成膜時間設(shè) 定為176秒。其結(jié)果是，能夠獲得厚度為250nm程度的銥?zāi)?25。
接著，在銥?zāi)?25上例如用濺射法形成氧化銥?zāi)?26。作為此時的條件， 例如將襯底溫度設(shè)定為50°C、將成膜功率設(shè)定為lkW、將氬氣的流量設(shè)定 為60sccm，將氧氣的流量設(shè)定為60sccm，將腔室內(nèi)的壓力設(shè)定為0.37Pa、 將成膜時間設(shè)定為10秒。其結(jié)果是，能夠獲得厚度為28nm左右的氧化銥?zāi)?326。
接著，在氧化銥?zāi)?26上例如利用濺射法形成鉑膜327。作為此時的條 件，例如，將襯底溫度設(shè)定為35(TC、將成膜功率設(shè)定為lkW、將氬氣的流 量設(shè)定為100sccm、將腔室內(nèi)的壓力設(shè)定為0.38Pa、將成膜時間設(shè)定為8秒。 其結(jié)果是，能夠獲得厚度為15nm左右的鉑膜327。
其后，在鉑膜327上利用例如濺射法形成鉑氧化物膜328。作為此時的 條件，例如，將襯底溫度設(shè)定為35(TC、將成膜功率設(shè)定為lkW、將氬氣的 流量設(shè)定為36sccm、將氧氣的流量設(shè)定為例如144sccm，將腔室內(nèi)的壓力設(shè) 定為6.2Pa、將成膜時間設(shè)定為22秒。其結(jié)果是，能夠獲得厚度為25nm左 右的鉑氧化物膜328。然后，在鉑氧化物膜328上利用例如濺射法形成鉑膜
329。作為此時的條件，例如將襯底溫度設(shè)定為IO(TC、將成膜功率設(shè)定為 lkW、將氬氣的流量設(shè)定為100sccm、將腔室內(nèi)的壓力設(shè)定為0.4Pa、將成膜 時間設(shè)定為32秒。其結(jié)果是，能夠獲得厚度為50nm左右的鉑膜329。
由這些銥?zāi)?25、氧化銥?zāi)?26、鉑膜327、鉑氧化物膜328及鉑膜329 構(gòu)成阻擋金屬膜及下部電極膜。也可以使用下述的層疊體作為阻擋金屬膜及 下部電極膜。例如，可以使用(a)在Ir膜上形成有Ti膜的層疊體、(b) 在Ir膜上依次形成有Ti膜及TiAlN膜的層疊體、(c)在Pt膜上形成有Ti 膜的層疊體、(d)在Pt膜上形成有Ir02膜的層疊體、(e)在Pt膜上形成 有RuOj莫的層疊體、(f)在Pt膜上形成有LSCO((La,—xSrx)Cu03)膜的層疊 體、(g)在Pt膜上依次形成有Ti膜及TiAlN膜的層疊體等。就是說，能夠 使用金屬或者金屬氧化物的、單膜以及層疊導(dǎo)電性膜，其中該金屬或者金屬 氧化物包含從由Pt、 Ir、 Ru、 Rh、 Re、 Os、 Pd、 SrRu03以及TiAlN組成的 群中選擇的至少一種。
在形成了上述的層疊體之后，例如在750。C在氬氣環(huán)境中實施60秒急速 加熱處理(RTA)，由此使鉑膜329結(jié)晶化。接著，如圖6C所示，在鉑膜 329上利用例如濺射法形成例如PLZT ( (Pb,La) (Zr,Ti) 03)膜330，并 對其進(jìn)行結(jié)晶化退火。PLZT膜330還可以利用例如MOCVD法來形成，但 是在利用MOCVD法時，優(yōu)先將下部電極膜的結(jié)構(gòu)變成其他的結(jié)構(gòu)。
在結(jié)晶化退火后，在PLZT膜330上利用濺射形成上部電極膜331。上 部電極膜331由例如相互組成不同的兩層氧化銥?zāi)?gòu)成。在形成第一層氧化 銥?zāi)r，例如將襯底溫度設(shè)為室溫，將成膜功率設(shè)為2kW,將氬氣的流量設(shè) 為100sccm，將氧氣的流量設(shè)為59sccm。并且，第一層氧化銥?zāi)だ缭O(shè)定為 50nm左右。在形成了第一層氧化銥?zāi)ぶ螅M(jìn)行退火，其后，形成第二層 氧化銥?zāi)ぁ５诙友趸災(zāi)ぴO(shè)定為例如75至125nm左右。接著，清洗半導(dǎo) 體襯底(晶片)311的背面(內(nèi)側(cè)面)。
并且，在上部電極膜331上利用例如濺射法形成銥粘合膜(掩模粘合膜) 332。作為此時的條件，例如將襯底溫度例如設(shè)定為40(TC以上、將氬氣的流 量設(shè)定為100sccm、將成膜功率設(shè)定為lkW、將成膜時間設(shè)定為7秒。其結(jié) 果是，能夠獲得厚度為10nm左右的銥粘合膜332。形成銥粘合膜332后， 在對上部電極膜331、 PLZT膜330、鉑膜329、鉑氧化物膜328、鉑膜327、
氧化銥?zāi)?26及銥?zāi)?25進(jìn)行圖案成形時，依次形成作為硬掩模使用的氮化 鈦膜(未圖示)及使用了 TEOS的氧化硅膜(未圖示)。氮化鈦膜例如在200 。C下形成，其厚度為200nm左右。此外，氧化硅膜例如在39(TC下形成，其 厚度為3卯nm左右。
接著，通過對氧化硅膜及氮化鈦膜進(jìn)行圖案成形，僅在形成堆疊型的鐵 電電容器的預(yù)定區(qū)域中形成硬掩模。接著，使用作為硬掩模使用的氧化硅膜 以及氮化鈦膜的圖案成形以及蝕刻技術(shù)，對銥粘合膜332、上部電極膜331、 PLZT膜330、鉑膜329、鉑氧化物膜328、鉑膜327、氧化銥?zāi)?26及銥?zāi)?325 —并進(jìn)行加工，由此，如圖6D所示，形成堆疊結(jié)構(gòu)的鐵電電容器。該 鐵電電容器相當(dāng)于圖1中的鐵電電容器l。其后，除去硬掩模(氧化硅膜以 及氮化鈦膜)。接著，在氧氣環(huán)境中進(jìn)行例如30(TC 50(TC、 30 120分鐘的 熱處理。
接著，在整個表面上，利用例如濺射法或者CVD法形成阻擋膜335。例 如利用濺射法或者CVD法形成膜厚為20nm的氧化鋁膜而作為阻擋膜335。 接著，為了回復(fù)因成膜或蝕刻工序等中給PLZT膜330帶來的損傷而實施回 復(fù)退火。例如在氧氣環(huán)境中，進(jìn)行例如500°C 700°C、 30 120分鐘的熱處理。
接著，在整個表面上，利用例如等離子體TEOSCVD法形成由例如膜厚 為1500nm的硅氧化物膜構(gòu)成的層間絕緣膜336。形成氧化硅膜而作為層間 絕緣膜336時，例如使用TEOS氣體、氧氣及氦氣的混合氣體而作為原料氣 體。另外，例如也可以形成具有絕緣性的無機(jī)膜等作為層間絕緣膜336。形 成層間絕緣膜336后，利用例如CMP法對層間絕緣膜336的表面進(jìn)行平坦 化處理。
接著，如圖6E所示，利用光刻技術(shù)，在層間絕緣膜336上形成到達(dá)阻 擋膜335為止的溝槽337。溝槽337的位置可以設(shè)置為將例如呈陣列狀配置 的所有的鐵電電容器圍起來的形式，此外，也可以在多個部位形成將呈陣列 狀配置的鐵電電容器中的一個或者兩個以上的鐵電電容器包圍起來的溝槽 337。
另外，在本實施方式中，形成有氧化鋁膜作為阻擋膜335，因此，可以 在形成溝槽337時，使用阻擋膜335作為蝕刻阻止膜。
并且，在本實施方式中，如圖6E所示，繼形成溝槽337之后使溝槽337的側(cè)壁傾斜。在該加工過程中，進(jìn)行例如利用了氬氣的蝕刻。優(yōu)選側(cè)壁的傾 斜角度為60℃以下。
接著，在利用N20氣體或者N2氣體等產(chǎn)生的等離子體環(huán)境中進(jìn)行熱處 理。熱處理結(jié)果是，在除去了層間絕緣膜336中的水分的同時，層間絕緣膜 336的膜質(zhì)發(fā)生變化，從而水分難以進(jìn)入到層間絕緣膜336中。
其后，如圖6F所示，在整個表面上，利用例如濺射法或者CVD法形成 阻擋膜338。例如形成膜厚為50nm 100nm的氧化鋁膜來作為阻擋膜338。 在鐵電電容器的上方，在已平坦化了的層間絕緣膜336上形成有阻擋膜338， 因而阻擋膜338變平坦。此外，阻擋膜338也形成在溝槽337內(nèi)。此時，由 于溝槽337的側(cè)壁發(fā)生傾斜(例如6(TC以上)，所以阻擋膜338以良好的覆 蓋率大致均勻地形成。
接著，如圖6G所示，在整個表面上，利用例如等離子體TEOSCVD法 形成層間絕緣膜339。形成例如膜厚為800nm 1000nm的氧化硅膜作為層間 絕緣膜339。另外，也可以形成SiON膜或者氮化硅膜等作為層間絕緣膜339。 接著，利用例如CMP法對層間絕緣膜339的表面進(jìn)行平坦化處理。
其后，利用圖案成形以及蝕刻技術(shù)在層間絕緣膜339、阻擋膜338、層 間絕緣膜336及阻擋膜335上形成到達(dá)導(dǎo)體插件324為止的接觸孔。
其后，與形成第一實施方式的導(dǎo)體插件56同樣，形成導(dǎo)體插件56以及 配線58。接著，與第二實施方式同樣，進(jìn)行從氧化硅膜60的形成開始到焊 盤開口部的形成為止的處理，從而完成半導(dǎo)體器件。另外，連接于鐵電電容 器上的配線56與板極線連接，而且經(jīng)由導(dǎo)體插件56連接在MOS晶體管320 的配線與位線連接。
在應(yīng)用于這樣的堆疊型的鐵電電容器的實施方式中，也與第一實施方式 同樣，能夠獲得對從側(cè)方侵入的氫足夠的阻擋效果。因此，在提高成品率的 同時，可以提高惡劣條件下的壽命。
另外，在本發(fā)明中，阻擋膜不限定于氧化鋁膜及氧化鈦膜，只要是金屬 氧化膜或者金屬氮化膜等且至少能夠防止氫或者水的擴(kuò)散的膜即可。例如可 以使用A1氮化膜、Al氮氧化膜、Ta氧化膜、Ta氮化膜及Zr氧化膜、Si氮 氧化膜等。但是，由于金屬氧化膜是致密的，所以即使是比較薄的情況下， 也能夠可靠地防止氫的擴(kuò)散。因此，從微觀來看，優(yōu)先使用金屬氧化物來作為阻擋膜。
此外，構(gòu)成鐵電膜的物質(zhì)的結(jié)晶結(jié)構(gòu)不限定于鈣鈦礦型結(jié)構(gòu)，也可以是 例如Bi層狀結(jié)構(gòu)。此外，構(gòu)成鐵電膜的物質(zhì)的組成也沒有特別限定。例如，
作為受主元素，可以含有Pb (鉛)、Sr (鍶)、Ca (鈣)、Bi (鉍)、Ba (鋇)、Li (鋰)及/或Y (釔)，作為施主元素，可以包含Ti (鈦)、Zr (鋯)、Hf (鉿)、V (釩)、Ta (鉭)、W (鎢)、Mn (錳)、Al (鋁)、
Bi (鉍)及/或Sr (鍶)。
作為構(gòu)成鐵電膜的物質(zhì)的化學(xué)式，例如可以舉出Pb(Zr,Ti)03、
(Pb，Ca)(Zr，Ti)03、 (Pb，Ca)(Zr,Ti,Ta)03、 (Pb,Ca)(Zr,Ti,W)03、 (Pb,Sr)(Zr,Ti)03、
(Pb,Sr)(Zr，Ti)03、 (Pb，Sr)(Zr,Ti，W)03、 (Pb,Sr)(Zr,Ti,Ta)03、 (Pb,Ca,Sr)(Zr,Ti)03、
(Pb，Ca，Sr)(Zr，Ti，W)03 、(Pb,Ca，Sr)(Zr,Ti，Ta)03 、SrBi^TaxNbLx^C^ 、
SrBi2Ta209、 Bi4Ti2012、 Bi4Ti309、以及BaBi2Ta209。但是不限定于上述內(nèi)容。
此外，可以在上述物質(zhì)中添加Si。
此外，本發(fā)明不限定于應(yīng)用在鐵電存儲器中，例如還可以應(yīng)用于DRAM
等中。在應(yīng)用在DRAM中時，可以替代鐵電膜而使用例如(BaSr)Ti03膜(BST
膜)、SrTi03膜(STO膜)、Ta20s膜等高電介質(zhì)膜。另外，所謂高電介質(zhì)膜
是電容率高于二氧化硅的電介質(zhì)膜。
此外，上部電極以及下部電極的組成也沒有特別限定。下部電極可以由
Pt (鉬)、Ir (銥)、Ru (釕)、銠(Rh) 、 Re (錸)、Os (鋨)及/或Pd (鈀)構(gòu)成，也可以由它們的氧化物構(gòu)成。上部電極可以例如由Pt、 Ir、 Ru、
Rh、 Re、 Os及/或Pd的氧化物構(gòu)成。此外，上部電極還可以由多個膜層疊構(gòu)成。
進(jìn)而，鐵電存儲器的單元的結(jié)構(gòu)不限定與1T1C型，也可以是2T2C型。 此外，在鐵電存儲器中，鐵電電容器本身可以兼做存儲部以及開關(guān)部。此時， 成為替代MOS晶體管的柵電極來形成鐵電電容器這樣的結(jié)構(gòu)。即，經(jīng)由柵 極絕緣膜在半導(dǎo)體襯底上形成鐵電電容器。
此外，鐵電膜的形成方法沒有特別限定。例如，可以采用溶膠凝膠法、 有機(jī)金屬分解(MOD)法、CSD (Chemical Solution Deposition:化學(xué)溶液沉 積)法、化學(xué)氣相蒸鍍(CVD)法、外延生長法、濺射法、MOCVD (Metal Organic Chemical Vapor Deposition:金屬有機(jī)化學(xué)氣禾目沉積)法等。
另外，在專利文獻(xiàn)2 (JP特開2003-115545號公報)中記載了用氧化鉭 膜等覆蓋電容器之后，進(jìn)一步用氧化鋁膜覆蓋電容器的方案。但是，即使采 用這種結(jié)構(gòu)，要充分確保對從側(cè)方侵入的氫的阻擋的性能也是很困難的。
此外，在專利文獻(xiàn)3 (JP特開2001-210798號公報)中公開了利用由氮 化硅膜及氧化鋁膜構(gòu)成的層疊體直接覆蓋電容器的方案。但是，即使采用這 種結(jié)構(gòu)，要充分確保對從側(cè)方侵入的氫的阻擋的性能也是很困難的。
此外，在專利文獻(xiàn)4 (JP特開2003-174145號公報)中記載有如下內(nèi)容 在與字線延伸方向平行的方向上所排列的多個鐵電電容器之間共用上部電 極，并且設(shè)置直接覆蓋這些鐵電電容器的氫阻擋膜，并在這些鐵電電容器之 間也設(shè)置氫阻擋膜，而且在與位線延伸方向平行的方向上所排列的多個鐵電 電容器之間設(shè)置間隙。但是要充分確保阻止氫從側(cè)方侵入的性能也是很困難 的。特別是，在呈陣列狀配置的鐵電電容器中位于最外側(cè)的位置容易發(fā)生惡 化。進(jìn)而，因為需要在裝置內(nèi)部設(shè)置間隙，所以工序復(fù)雜并且有降低足夠的 強(qiáng)度及特性的危險。而且，由于在下部電極之間存在的氫阻擋膜的影響，鐵 電膜的結(jié)晶性降低，鐵電膜變得容易剝離。
產(chǎn)業(yè)上的可利用性
如上所述，根據(jù)本發(fā)明，能夠防止氫等從鐵電電容器的側(cè)方侵入。因此， 能夠提高成品率。此外，還能夠延長壽命。進(jìn)而，能夠擴(kuò)大使用溫度范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有多個鐵電電容器，其形成在半導(dǎo)體襯底的上方；第一阻擋膜，其直接覆蓋所述鐵電電容器，用于防止氫或者水的擴(kuò)散；層間絕緣膜，其形成在所述第一阻擋膜上；配線，其形成在所述層間絕緣膜上，并與所述鐵電電容器連接，而且所述層間絕緣膜包括一個或者兩個以上的第二阻擋膜，該第二阻擋膜從上方以及側(cè)方覆蓋所述多個鐵電電容器中的至少一個，用于防止氫或者水的擴(kuò)散，并且所述一個或者兩個以上的第二阻擋膜共同覆蓋所述多個鐵電電容器。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述第二阻擋膜具有位于所述多個鐵電電容器之間的傾斜部， 所述傾斜部與所述半導(dǎo)體襯底的表面所成的角度為60°以下。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二阻擋膜具 有位于所述鐵電電容器的上方的平坦部。
4. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二阻擋膜是 從由氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鋯膜、氮化鋁膜、氮化鉭膜以及 氮氧化鋁膜構(gòu)成的群中選擇的一種膜。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第一阻擋膜是 氧化鋁膜。
6. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二阻擋膜至 少隔著所述層間絕緣膜的其他部分而與所述第一阻擋膜分離。
7. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二阻擋膜至 少隔著所述層間絕緣膜的其他部分與所述配線分離。
8. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第一及第二阻 擋膜的厚度為lnm至100nm。
9. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述配線形成在多個配線層中，所述半導(dǎo)體器件具有第三阻擋膜，該第三阻擋膜形成在所述配線層之間 的一個或者兩個以上的高度位置，用于防止氫或者水的擴(kuò)散。
10. 如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，具有絕緣膜，該絕緣膜形成在所述多個配線層中位于最上層的最上配線 層上，在所述絕緣膜上形成有到達(dá)所述最上配線層的焊盤開口部。
11. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述第二阻擋膜具 有由相互不同的物質(zhì)構(gòu)成且相互層疊的至少兩種膜。
12. —種半導(dǎo)體器件的制造方法，其特征在于，包括 形成鐵電電容器的工序，在半導(dǎo)體襯底的上方形成鐵電電容器； 形成第一阻擋膜的工序，其中，該第一阻擋膜直接覆蓋所述鐵電電容器，并用于防止氫或者水的擴(kuò)散；形成層間絕緣膜的工序，在所述第一阻擋膜上形成層間絕緣膜； 形成配線的工序，在所述層間絕緣膜上形成與所述鐵電電容器連接的配線，而且所述形成層間絕緣膜的工序包括如下工序通過從上方以及側(cè)方覆蓋所述多個鐵電電容器中的至少一個而形成用于防止氫或者水的擴(kuò)散的一個或 者兩個以上的第二阻擋膜，由此使所述一個或者兩個以上的第二阻擋膜共同 覆蓋所述多個鐵電電容器。
13. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，形成 所述層間絕緣膜的工序包括形成第一絕緣膜的工序，在所述第一阻擋膜上形成第一絕緣膜； 平坦化工序，對所述第一絕緣膜進(jìn)行平坦化處理；形成溝槽的工序，在所述第一絕緣膜上形成一個或兩個以上的溝槽，使 得該一個或兩個以上的溝槽圍住所有的所述多個鐵電電容器；形成第二阻擋膜的工序，在所述絕緣膜上及所述溝槽的內(nèi)部形成所述第 二阻擋膜。
14. 如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，將所 述溝槽的側(cè)面與所述半導(dǎo)體襯底的表面所成的角度設(shè)定為60°以下。
15. 如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，在所 述形成溝槽的工序和所述形成第二阻擋膜的工序之間，包括實施熱處理的工 序。
16. 如權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其特征在于，在至 少利用N20產(chǎn)生的等離子體環(huán)境中進(jìn)行所述熱處理。
17. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，形成從由氧化鋁膜、氧化鈦膜、氧化鉭膜、氧化鋯膜、氮化鋁膜、氮化鉭膜以及 氮氧化鋁膜構(gòu)成的群中選擇的一種膜而作為所述第二阻擋膜。
18. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于，將所 述第一及第二阻擋膜的厚度設(shè)定為lnm至100nm。
19. 如權(quán)利要求12所述的半導(dǎo)體器件的制造方法，其特征在于， 將所述配線形成在多個配線層中，該半導(dǎo)體器件的制造方法包括形成第三阻擋膜的工序，在該形成第三阻 擋膜的工序中，在所述配線層之間的一個或者兩個以上的高度位置形成用于 防止氫或者水的擴(kuò)散的第三阻擋膜。
20. 如權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于，包括 形成絕緣膜的工序，在所述多個配線層中位于最上層的最上配線層上形成絕緣膜；形成焊盤開口部的工序，在所述絕緣膜上形成到達(dá)所述最上配線層的焊 盤開口部。
全文摘要
在半導(dǎo)體襯底(10)的上方形成了鐵電電容器(42)之后，形成直接覆蓋鐵電電容器(42)的阻擋膜(46)。其后，形成層間絕緣膜(48)并將其平坦化。接著，在層間絕緣膜(48)形成傾斜的溝槽。接著，在整個面上形成阻擋膜(50)。
文檔編號H01L21/8239GK101203953SQ20058005017
公開日2008年6月18日 申請日期2005年6月17日 優(yōu)先權(quán)日2005年6月17日
發(fā)明者王文生 申請人:富士通株式會社