專利名稱：在晶片平面上制造SiC組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種按主權(quán)利要求前序部分所述的方法和一種按副權(quán)利要
求前序部分所述的裝置。
背景技術(shù)：
SiC半導(dǎo)體元件只有一種有限的電流耗用能力或載流能力。按現(xiàn)有技術(shù) 在SiC半導(dǎo)體元件或SiC芯片中限定為約IOA。

發(fā)明內(nèi)容
因此本發(fā)明所要解決技術(shù)問題是通過簡單和經(jīng)濟的方式有效地提高 SiC半導(dǎo)體元件受限制的載流能力。
上述技術(shù)問題通過按主權(quán)利要求所述的方法和按副權(quán)利要求所述的裝 置得以解決。在從屬權(quán)利要求中可知其他有利的擴展設(shè)計。
通過在晶片平面上相宜地并聯(lián)的SiC芯片顯著提高載流能力。由此可 以簡單而經(jīng)濟地制造具有更高載流能力的"SiC-Packs"( SiC半導(dǎo)體元件組)。
至少半導(dǎo)體元件組、尤其SiC半導(dǎo)體元件組的制造尤其包括下列步驟 在基層上，尤其在晶片上制造多個半導(dǎo)體元件；測試各半導(dǎo)體元件確定有 工作能力的半導(dǎo)體元件；組合成至少一個包括多個有工作能力的半導(dǎo)體元 件的半導(dǎo)體元件組，該半導(dǎo)體元件組構(gòu)成相連的面結(jié)構(gòu)；電并聯(lián)半導(dǎo)體元 件組的有工作能力的半導(dǎo)體元件。相連的面結(jié)構(gòu)處于一個在半導(dǎo)體元件平 面的高度通過基層或晶片的橫截面上。這意味著，相連的面結(jié)構(gòu)可以在一 個穿過半導(dǎo)體元件的水平截面中從上面看到。這同樣可從上方俯視基層或
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，使 相連的面結(jié)構(gòu)在其與基層、尤其與晶片斷開后繼續(xù)保持機械穩(wěn)定。這意味 著相應(yīng)地選擇面結(jié)構(gòu)。原則上可同樣沿晶片高度造成穩(wěn)定性。也就是說， 僅在半導(dǎo)體元件的兩個角部彼此鄰接的情況下，盡管如此面結(jié)構(gòu)在這些地 方仍能是穩(wěn)定的。
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，在 相連的面結(jié)構(gòu)內(nèi)每兩個有工作能力的半導(dǎo)體元件沿 一個共同的線段彼此鄰 接。在這里相連面結(jié)構(gòu)的共同線段同樣處于穿過半導(dǎo)體元件的水平橫截面 內(nèi)。
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，給 相連的面結(jié)構(gòu)添加選出的有缺陷的半導(dǎo)體元件。
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，使 在相連的面結(jié)構(gòu)內(nèi)有缺陷的半導(dǎo)體元件的數(shù)量最少。這意味著，在為了造 成機械穩(wěn)定性需要有缺陷的半導(dǎo)體元件的情況下，它們的數(shù)量應(yīng)盡可能少。 由此可提供盡可能小的相連面結(jié)構(gòu)。
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，使 相連的面結(jié)構(gòu)有互相成直角布置的邊。由此可有效地用簡單的方式，尤其 通過鋸切，實施半導(dǎo)體元件組的斷離，尤其切割。
按一項有利的設(shè)計，以這樣的方式進(jìn)行半導(dǎo)體元件組的組合，即，使 相連的面結(jié)構(gòu)是一個矩形，尤其是一個正方形。采用這種面結(jié)構(gòu)非常有效 地簡化了斷開。
按一項有利的設(shè)計，尤其在基層的表面上制成的半導(dǎo)體元件組的一個
或多個電接觸面尤其采用下列步驟實現(xiàn)電觸點接通在半導(dǎo)體元件組和必
要時基層的表面上敷設(shè)一個電絕緣材料層，在半導(dǎo)體元件組和必要時基層 的表面上，通過在電絕緣材料層內(nèi)開辟各自的窗口，暴露每個要觸點接通 的接觸面，以及，將每一個暴露的接觸面與導(dǎo)電材料層面狀觸點接通。半 導(dǎo)體元件組可單獨觸點接通。半導(dǎo)體元件組可以設(shè)在基層上和/或晶片上。 基層或晶片同樣可以有接觸面，它們以與半導(dǎo)體元件組接觸面相同的方式 面狀地觸點接通。
按一項有利的設(shè)計，借助物理蒸氣沉積Physical Vapor Depositon( PVD ) 和/或等離子輔助沉積Plasma Ion Assisted Depositon ( PIAD )實現(xiàn)敷設(shè)電絕 緣材料層。這尤其涉及制備一個玻璃鍍層。
按另一項有利的設(shè)計，面狀或預(yù)先結(jié)構(gòu)化地或結(jié)構(gòu)化地敷設(shè)電絕緣材 料層。在結(jié)構(gòu)化地敷設(shè)時，在敷設(shè)過程中制成結(jié)構(gòu)化的鍍層。在這里可以 例如使用模版。
按另一項有利的設(shè)計，在面狀觸點接通后，在導(dǎo)電材料層內(nèi)和/或其上 實施構(gòu)造至少一個印制導(dǎo)線。它可以在半導(dǎo)體元件組和/或基層和/或晶片上 延伸。
按一項有利的設(shè)計，進(jìn)行制造具有半導(dǎo)體元件、尤其SiC半導(dǎo)體元件 的裝置，其中，制造尤其至少一個由多個有工作能力的半導(dǎo)體元件組成的 半導(dǎo)體元件組，它構(gòu)成相連的面結(jié)構(gòu)，以及，將半導(dǎo)體元件組的有工作能 力的半導(dǎo)體元件互相電并聯(lián)。此半導(dǎo)體元件組優(yōu)選地設(shè)在一個基層上。
4安一項有利的設(shè)計，在至少 一個半導(dǎo)體元件組上實施至少 一個接觸面 的觸點接通，其中， 一個電絕緣材料層緊貼在半導(dǎo)體元件組上以及在半導(dǎo) 體元件組上的接觸面有一個窗口 ，在窗口內(nèi)接觸面沒有膜并與導(dǎo)電材料層 面狀地觸點接通。此半導(dǎo)體元件組可以是單獨的或設(shè)在基層和/或晶片上。 基層或晶片同樣可以有接觸面，它們以與半導(dǎo)體元件組類似的方式面狀地 觸點接通，以及有尤其同樣制成的印制導(dǎo)線。
按一項有利的設(shè)計，電絕緣材料層是一層膜、 一層絕緣漆和/或一個玻 璃涂層。


下面借助實施例結(jié)合圖1詳細(xì)說明本發(fā)明。其中 圖1表示在半導(dǎo)體元件組斷開前通過晶片上半導(dǎo)體元件的水平截面俯 視圖。
具體實施例方式
圖1表示在半導(dǎo)體元件組3斷開前通過晶片7上的半導(dǎo)體元件1和5 的水平截面俯視圖。附圖標(biāo)記1表示有工作能力的半導(dǎo)體元件，而附圖標(biāo) 記5表示有缺陷的半導(dǎo)體元件。在圖1中半導(dǎo)體元件1和5通過共同的邊 互相鄰接。在左邊的半導(dǎo)體元件組3內(nèi)有缺陷的半導(dǎo)體元件5是此半導(dǎo)體 元件組3的組成部分并提高其機械穩(wěn)定性。優(yōu)選地相連的面結(jié)構(gòu)有矩形的 形狀。半導(dǎo)體元件組3可以通過筒單的方式從晶片7鋸開。同樣可以使用 其他例如借助激光器的斷開方法。原則上可以采用相連的面結(jié)構(gòu)的所有的 形狀。原則上面結(jié)構(gòu)同樣可以例如有橢圓形或圓形或三角形或四邊形的形 狀。
斷開的半導(dǎo)體元件組3以筒單的方式可按WO 2003030247A2采用所謂 的SiPLIT ( Siemens Planar Interconnect Technology )才支術(shù)觸點4妻通。它的內(nèi) 容明確屬于本申請的公開范圍。據(jù)此，在基層的表面上，在至少一個半導(dǎo) 體元件組3上實施至少一個接觸面的觸點接通，其中， 一個層膜緊貼在半 導(dǎo)體元件組3上以及在半導(dǎo)體元件組3上的接觸面有一個窗口，在該窗口 內(nèi)接觸面沒有膜并與導(dǎo)電材料層面狀地觸點接通。按一項有利的擴展設(shè)計， 在面狀觸點接通后，在導(dǎo)電材料層內(nèi)和/或在其上構(gòu)成至少一個印制導(dǎo)線。
與單面噴鍍金屬不同，按一項有利的擴展設(shè)計在膜上兩面噴鍍金屬例 如銅。由此使銅附加地同樣處于膜的下面。在上面的金屬層可附加地用作 氣密的密封裝置。由此可制成一種分層順序，即外覆層、Cu膜、絕緣膜和 基層。銅的觸點接通可以借助釬焊、粘結(jié)，尤其膠合實現(xiàn)?？梢赃@樣提供 借助噴鍍金屬膜氣密的密封，即在陶瓷上設(shè)置金屬接點。與多層結(jié)構(gòu)不同 或累加在多層結(jié)構(gòu)上，可造成兩側(cè)冷卻。
權(quán)利要求
1.一種制造至少一個半導(dǎo)體元件組(3)，尤其SiC半導(dǎo)體元件組(3)的方法，包括步驟-在基層上，尤其在晶片(7)上制造多個半導(dǎo)體元件(1、5)，-測試各半導(dǎo)體元件(1、5)確定有工作能力的半導(dǎo)體元件(1)，-組合至少一個包括多個有工作能力的半導(dǎo)體元件(1)的半導(dǎo)體元件組(3)，它構(gòu)成相連的面結(jié)構(gòu)，-電并聯(lián)半導(dǎo)體元件組(3)的有工作能力的半導(dǎo)體元件(1)。
2. 按照權(quán)利要求1所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，相連的面結(jié)構(gòu)在其 -與基層、尤其與晶片(7)斷開后是機械穩(wěn)定的。
3. 按照權(quán)利要求2所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，在相連的面結(jié)構(gòu)內(nèi)每兩 個有工作能力的半導(dǎo)體元件(1)沿一個共同的線段彼此鄰接。
4. 按照權(quán)利要求2或3所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，給相連的面結(jié)構(gòu)添加選 出的有缺陷的半導(dǎo)體元件(5)。
5. 按照權(quán)利要求4所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，使在相連的面結(jié)構(gòu)內(nèi)有 缺陷的半導(dǎo)體元件(5)的數(shù)量最少。
6. 按照權(quán)利要求2至5中一項或多項所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，使相連的面結(jié)構(gòu)有互相 成直角布置的邊。
7. 按照權(quán)利要求6所述的方法，其特征在于-以這樣的方式組合半導(dǎo)體元件組(3)，即，使相連的面結(jié)構(gòu)是矩形， 尤其是正方形。
8. —種用于觸點接通按照權(quán)利要求1至7中一項或多項所述方法制成 的半導(dǎo)體元件組(3)的一個或多個電接觸面的方法，包括步驟一在半導(dǎo)體元件組(3)的表面敷設(shè)電絕緣材料層，-在半導(dǎo)體元件組(3)的表面上通過在電絕緣材料層內(nèi)開辟各自的窗 口暴露每個要觸點接通的接觸面，以及-將每個暴露的接觸面與導(dǎo)電材料層面狀地觸點接通。
9. 按照權(quán)利要求8所述的方法，其特征為，-借助物理蒸氣沉積(PVD)和/或等離子輔助沉積(PIAD)實現(xiàn)電絕 緣材料層的敷設(shè)。
10. 按照權(quán)利要求8或9所述的方法，其特征為，-面狀或預(yù)先結(jié)構(gòu)化或結(jié)構(gòu)化地實現(xiàn)電絕緣材料層的敷設(shè)。
11. 按照權(quán)利要求8、9或IO所述的方法，其中，在面狀地觸點接通后， 在導(dǎo)電材料層內(nèi)和/或其上制造至少 一個印制導(dǎo)線。
12. —種按照一種按照權(quán)利要求1至11中一項或多項所述方法制造具 有半導(dǎo)體元件(l、 5)、尤其SiC半導(dǎo)體元件(1、 5)的裝置，其中-制造至少一個由多個有工作能力的半導(dǎo)體元件(1)組成的半導(dǎo)體元 件組(3)，它構(gòu)成相連的面結(jié)構(gòu)，以及_將半導(dǎo)體元件組(3)的有工作能力的半導(dǎo)體元件(1)互相電并聯(lián)。
13. 按照權(quán)利要求12所述的裝置，在至少一個半導(dǎo)體元件組(3)上、 尤其在基層表面上具有至少一個接觸面，其中， 一個電絕緣材料層緊貼在 該半導(dǎo)體元件組(3)上，以及在半導(dǎo)體元件組(3)上的接觸面具有窗口， 在該窗口內(nèi)所述接觸面沒有電絕緣材料層并與導(dǎo)電材料層面狀地觸點接 通。
14. 按照權(quán)利要求13所述的裝置，其特征為，電絕緣材料層是一層膜、 一層絕緣漆和/或一個玻璃鍍層。
全文摘要
本發(fā)明涉及一種制造至少一個半導(dǎo)體元件組(3)、尤其SiC半導(dǎo)體元件組(3)的方法。本發(fā)明的特征在于，在基層上、尤其在晶片(7)上制造多個半導(dǎo)體元件(1、5)；測試各半導(dǎo)體元件(1、5)確定有工作能力的半導(dǎo)體元件(1)；組合至少一個包括多個有工作能力的半導(dǎo)體元件(1)的半導(dǎo)體元件組(3)，該半導(dǎo)體元件組構(gòu)成相連的面結(jié)構(gòu)；電并聯(lián)半導(dǎo)體元件組(3)的有工作能力的半導(dǎo)體元件(1)。
文檔編號H01L21/66GK101116179SQ200580047918
公開日2008年1月30日 申請日期2005年12月21日 優(yōu)先權(quán)日2005年2月14日
發(fā)明者卡爾·韋德納, 羅伯特·溫克 申請人:西門子公司