專利名稱：具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將具有各種功能的多層半導(dǎo)體電路層層疊而成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件(三維層疊半導(dǎo)體器件)的制造方法，更具體地，涉及包括埋入布線的形成的三維層疊半導(dǎo)體器件的制造方法，所述埋入布線用于進(jìn)行在所層疊的所述半導(dǎo)體電路層間的縱向(層疊方向)的電氣連接。這里所謂的‘埋入布線(buried interconnections)’系指埋設(shè)于所述半導(dǎo)體電路層各層內(nèi)部的用于層疊方向的電氣連接的布線。
背景技術(shù)：
近年，提出了將多塊半導(dǎo)體芯片層疊形成三維結(jié)構(gòu)的半導(dǎo)體器件的方案。例如，栗野等人在1999年發(fā)行的‘I·E·D·M·技術(shù)文摘’上提出了‘具有三維結(jié)構(gòu)的智能·圖像傳感器·芯片’的方案(參照非專利文獻(xiàn)1)。
該智能·圖像傳感器·芯片具有四層結(jié)構(gòu)，在第1半導(dǎo)體電路層上配置處理器·陣列和輸出電路、第2半導(dǎo)體電路層上配置數(shù)據(jù)鎖存器和掩蔽電路、第3半導(dǎo)體電路層上配置放大器和?！?shù)變換器、第4半導(dǎo)體電路層上配置圖像傳感器·陣列。用含有微透鏡·陣列的石英玻璃層覆蓋圖像傳感器·陣列的最上面的表面，而微透鏡·陣列形成于石英玻璃層的表面。圖像傳感器·陣列中各圖像傳感器上形成光電二極管作為半導(dǎo)體感光元件。構(gòu)成4層結(jié)構(gòu)的各半導(dǎo)體電路層之間用粘接劑作機(jī)械連接，同時(shí)用采用了導(dǎo)電插頭的埋入布線和與這些埋入布線接觸的微凸點(diǎn)電極進(jìn)行電氣連接。
該圖像傳感器·芯片在各半導(dǎo)體電路層之間的電氣連接中未使用接合線。因而不同于這樣的三維結(jié)構(gòu)的半導(dǎo)體器件，即在支持基板上將多塊半導(dǎo)體芯片層層疊在一起形成一體，并在這些半導(dǎo)體芯片的周圍配置接合線，通過(guò)該接合線實(shí)現(xiàn)所述半導(dǎo)體芯片間的電氣連接(這如專利文獻(xiàn)1所公開(kāi)的那樣，是以往公知的技術(shù))。
另外，李等人在2000年4月發(fā)行的‘日本應(yīng)用物理學(xué)會(huì)會(huì)志’上，以‘高度并行圖像處理芯片用的三維集成技術(shù)的研發(fā)’為題，提出了包括和栗野等人提出的上述固體圖像傳感器同樣的圖像傳感器在內(nèi)的圖像處理芯片。(非專利文獻(xiàn)2)。
李等人的圖像處理芯片具有和栗野等在上述論文中提出的固體圖像傳感器幾乎相同的結(jié)構(gòu)。
上述具有三維層疊結(jié)構(gòu)的現(xiàn)有的圖像傳感器·芯片和圖像處理芯片，都是通過(guò)將內(nèi)置有所要半導(dǎo)體電路的多片半導(dǎo)體晶片(以后簡(jiǎn)稱為晶片)層疊互相固定后，切斷所得的晶片層疊體分割成多組芯片組而制造的。也就是說(shuō)，通過(guò)將內(nèi)部形成有半導(dǎo)體電路的半導(dǎo)體晶片以晶片為單位層疊·形成一體，形成三維層疊結(jié)構(gòu)，然后將其分割得到圖像傳感器·芯片或圖像處理芯片。
還有，這些現(xiàn)有的圖像傳感器·芯片和圖像處理芯片中，該芯片內(nèi)部層疊的多個(gè)半導(dǎo)體電路的每一個(gè)構(gòu)成‘半導(dǎo)體電路層’。
再有，在專利文獻(xiàn)2中，公開(kāi)了一種半導(dǎo)體芯片的制造方法，在半導(dǎo)體基板上，具有連接小直徑部和大直徑部的凸型結(jié)構(gòu)，且形成所述小直徑部的端部露出于所述半導(dǎo)體基板的第1主面上，所述大直徑部的端部露出于所述半導(dǎo)體基板的第2主面上的貫穿孔，然后，用絕緣膜覆蓋該貫穿孔的壁面后將導(dǎo)電體埋入設(shè)置在其內(nèi)部形成導(dǎo)電插頭，其后，在所述第1主面上形成多層布線層。如果采用這種制造方法，能提高器件的集成度、提高與凸點(diǎn)間的固定強(qiáng)度，對(duì)于熱應(yīng)力產(chǎn)生的應(yīng)變具有較高的可靠性。
非專利文獻(xiàn)1栗野等‘具有三維結(jié)構(gòu)的智能·圖像傳感器·芯片’，1999年I·E·D·M·技術(shù)文摘p.36.4.1～36.4.4(H.Kurino et al.，“Intelligent Image Sensor Chip with ThreeDimensional Structure”，1999 IEDM Technical Digest，pp.36.4.1～36.4.4，1999)、非專利文獻(xiàn)2李等，‘高度并行圖像處理芯片用的三維集成技術(shù)的研發(fā)’，‘日本應(yīng)用物理學(xué)會(huì)會(huì)志’第39卷、p2473～2477、第1部4B、2000年4月、(K Lee et al.，“Development of Three-Dimensional Integration Technology for Highly ParallelImage-Processing Chip”，Jpn.J.Appl.Phys.Vol.39，pp.2474-2477，April 2000)專利文獻(xiàn)1特開(kāi)2002-110902號(hào)公報(bào)(圖1、圖4)專利文獻(xiàn)2特開(kāi)2004-14657號(hào)公報(bào)(圖1-圖9)發(fā)明內(nèi)容在上述現(xiàn)有的具有三維層疊結(jié)構(gòu)的圖像傳感器·芯片和圖像處理芯片的制造工序中，晶片層疊體(該層疊體為將多片半導(dǎo)體晶片層疊在一起形成一體而構(gòu)成的)內(nèi)部的半導(dǎo)體電路層(這里為半導(dǎo)體晶片)間縱向(層疊方向)上的電氣連接使用在層疊方向上貫穿各半導(dǎo)體電路層形成的細(xì)微的埋入布線(或?qū)щ姴孱^)和固定于這些埋入布線的端部的微凸點(diǎn)電極來(lái)進(jìn)行。但是埋入布線和微凸點(diǎn)電極的具體形成方法未公開(kāi)。埋入布線、微凸點(diǎn)電極都是數(shù)μm大小，不僅極其細(xì)小，而且大多靠得很近配置，所以要做到這些并非易事。因此，人們盼望能實(shí)現(xiàn)使用這種埋入布線和微凸點(diǎn)電極的可靠性高的層疊方向上的電氣連接方法。
另外，晶片層疊體內(nèi)部的半導(dǎo)體電路層(半導(dǎo)體晶片)通常具有在形成半導(dǎo)體電路層的半導(dǎo)體基板的表面所形成的多個(gè)半導(dǎo)體元件、以及隔著層間絕緣膜形成于這些半導(dǎo)體元件上的布線結(jié)構(gòu)。因此埋入布線(或?qū)щ姴孱^)有必要根據(jù)半導(dǎo)體基板上的半導(dǎo)體元件的配置、布線結(jié)構(gòu)內(nèi)布線的配置、或制造工序用最合適的方法形成。例如，有時(shí)無(wú)法根據(jù)布線結(jié)構(gòu)內(nèi)的布線配置情況形成貫穿布線結(jié)構(gòu)的埋入布線(或?qū)щ姴孱^)，另外，有時(shí)難以從半導(dǎo)體基板的表面一側(cè)起形成埋入布線用的溝槽，有時(shí)甚至不可能。因而希望能破解這樣的制約。
上述兩點(diǎn)希望在上述現(xiàn)有的具有三維結(jié)構(gòu)的圖像傳感器·芯片和圖像處理芯片的制造工序中，使用將多片半導(dǎo)體芯片層疊在一起形成一體的‘芯片層疊體’，代替‘晶片層疊體’的情況下也可以提出。
上述專利文獻(xiàn)2公開(kāi)的半導(dǎo)體芯片的制造方法由于要在半導(dǎo)體基板上形成具有連接小直徑部和大直徑部的凸型結(jié)構(gòu)的貫穿孔，所以為了形成該貫穿孔，存在需要兩道工序即掩模工序和蝕刻工序等的難點(diǎn)。
本發(fā)明是考慮上述問(wèn)題而作出的，其目的在于提供一種具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，該方法使用埋入布線，能容易地實(shí)現(xiàn)所層疊的半導(dǎo)體電路層之間在層疊方向上的電氣連接。
本發(fā)明的另一目的在于，提供一種具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，該方法能應(yīng)對(duì)因所層疊的半導(dǎo)體電路層各元件或電路的配置(在半導(dǎo)體電路層具有布線結(jié)構(gòu)的情況下，除所述元件和電路的配置外，還包括其布線結(jié)構(gòu)內(nèi)的布線的配置)造成的制約，形成最佳的電氣連接用埋入布線。
這里未闡明的本發(fā)明的其它目的根據(jù)以下的說(shuō)明及附圖將會(huì)進(jìn)一步得到理解。
(1)本發(fā)明第1方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法如權(quán)利要求1所述，是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特點(diǎn)是，包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板內(nèi)部從其表面一側(cè)起，形成用第1絕緣膜覆蓋內(nèi)壁面的溝槽的工序；
從所述半導(dǎo)體基板的表面一側(cè)起向所述溝槽內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序；在形成所述導(dǎo)電插頭的所述半導(dǎo)體基板內(nèi)部或表面上從其表面一側(cè)起形成所要的元件或電路的工序；用第2絕緣膜覆蓋形成所述元件或電路的所述半導(dǎo)體基板表面的工序；通過(guò)使所述第2絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層的所述半導(dǎo)體電路層的另一層接合，從而將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層上的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，而且使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第1絕緣膜，而且使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序。
(2)本發(fā)明第1方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，如以上所述首先，在構(gòu)成多層半導(dǎo)體電路層中的一層的半導(dǎo)體基板內(nèi)部，從其表面一側(cè)起形成用第1絕緣膜覆蓋內(nèi)壁面的溝槽，從所述半導(dǎo)體基板的表面一側(cè)起向該溝槽內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭。接著，在形成所述導(dǎo)電插頭的所述半導(dǎo)體基板內(nèi)部或表面上，從其表面一側(cè)起形成所要的元件或電路，用第2絕緣膜覆蓋形成該元件或電路的所述半導(dǎo)體基板的表面。然后，通過(guò)使所述第2絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層。此后，將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，從而使所述第1絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序。接著，通過(guò)選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第1絕緣膜，使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)。
這些工序都可以利用已知的工藝(例如CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)進(jìn)行。另外，所述支持基板或所述多層半導(dǎo)體電路層的另一層和露出于所述半導(dǎo)體基板背面一側(cè)的所述導(dǎo)電插頭間的電氣連接可利用形成于所述半導(dǎo)體基板表面的布線(在所述半導(dǎo)體基板具有布線結(jié)構(gòu)時(shí)，可利用形成于該布線結(jié)構(gòu)內(nèi)部的布線及形成于所述半導(dǎo)體基板表面的布線)容易地實(shí)現(xiàn)。再有，形成于所述半導(dǎo)體基板表面的布線(布線結(jié)構(gòu)存在時(shí)，該布線結(jié)構(gòu)內(nèi)的布線及形成于所述半導(dǎo)體基板表面的布線)；和所述溝槽內(nèi)部的所述導(dǎo)電插頭，成為沿層疊方向貫穿該半導(dǎo)體電路層的‘埋入布線’。于是，通過(guò)使用該埋入布線，能容易地實(shí)現(xiàn)所層疊的所述半導(dǎo)體電路層之間在層疊方向上的電氣連接。
另外，本發(fā)明第1方面的半導(dǎo)體器件的制造方法中，所述溝槽的形成和所述導(dǎo)電材料的充填從所述半導(dǎo)體基板表面一側(cè)起進(jìn)行，同時(shí)所述溝槽不貫穿所述第2絕緣膜(在布線結(jié)構(gòu)存在時(shí)，是所述第2絕緣膜和所述布線結(jié)構(gòu))。因此，在形成所述溝槽和充填所述導(dǎo)電材料不能從所述半導(dǎo)體基板的里面一側(cè)起進(jìn)行時(shí)、或者，不可能或難以形成貫穿所述第2絕緣膜(在布線結(jié)構(gòu)存在時(shí)，是所述第2絕緣膜和所述布線結(jié)構(gòu))的溝槽時(shí)，該制造方法相當(dāng)適用。即，能與因所述半導(dǎo)體電路層的所述元件或電路的配置(在所述半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，除所述元件或電路的配置外，還包括該布線結(jié)構(gòu)內(nèi)的布線的配置)造成的制約對(duì)應(yīng)，形成最佳的電氣連接用埋入布線。
還有，在將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層的工序中，也可以使用第1電極。在這種情況下，所述第1電極配置于所述第2絕緣膜或所述布線結(jié)構(gòu)和所述支持基板或多層所述半導(dǎo)體電路層的另一層中的至少一方上。而且，所述半導(dǎo)體基板使用所述第1電極，固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層。
(3)在本發(fā)明的第1方面的半導(dǎo)體器件的制造方法中，‘支持基板’只要是具有足夠支持多層半導(dǎo)體電路層的剛性的基板即可，可以是任意材料?？梢允前雽?dǎo)體、玻璃、也可以是其它材料?？梢允窃趦?nèi)部形成電路的半導(dǎo)體基板，即所謂LSI晶片。
‘半導(dǎo)體電路層’意即半導(dǎo)體電路的層，換言之，意味著形成層疊的半導(dǎo)體電路。因而，‘半導(dǎo)體電路層’只要具有‘半導(dǎo)體基板’及形成于該半導(dǎo)體基板內(nèi)部或表面的‘元件’或‘電路’即可，其它構(gòu)成是任意的。
通常在所述‘半導(dǎo)體基板’的內(nèi)部或表面形成某些‘電路’(例如，放大電路、信號(hào)處理電路等、或提供預(yù)定功能的集成電路)，但也可只形成某些‘元件’(例如感光元件)。例如，可以在‘半導(dǎo)體基板’的內(nèi)部或表面僅形成陣列狀配置的大量‘感光元件’。作為‘元件’有晶體管等有源元件和電阻等無(wú)源元件，無(wú)論哪一種都可以。作為‘有源元件’，典型的是，考慮到占據(jù)面積的大小可使用MOS場(chǎng)效應(yīng)晶體管(金屬—氧化物—半導(dǎo)體場(chǎng)效應(yīng)晶體管，即MOSFET)，也可以是MOSFET以外的晶體管、二極管等。作為‘無(wú)源元件’例如，可使用例如電阻、電容元件等。
所述‘半導(dǎo)體基板’可以由單一的半導(dǎo)體構(gòu)件(例如半導(dǎo)體晶片或半導(dǎo)體芯片)形成，也可以由多個(gè)半導(dǎo)體構(gòu)件(例如半導(dǎo)體晶片或半導(dǎo)體芯片)形成。另外，所述‘半導(dǎo)體基板’在物理尺寸上沒(méi)有限制，可以是半導(dǎo)體晶片的尺寸(晶片尺寸)、或?qū)雽?dǎo)體晶片分割所得的芯片的尺寸(芯片尺寸)、或晶片尺寸與芯片尺寸的中間的尺寸、也可以是比晶片尺寸大的尺寸。另外，所述‘半導(dǎo)體基板’的材料是任意的，只要是能形成所要的半導(dǎo)體元件或電路的材料、可以是硅、或化合物半導(dǎo)體、也可以是其它半導(dǎo)體。‘半導(dǎo)體基板’的結(jié)構(gòu)也是任意的，可以只是半導(dǎo)體制的的一塊板，也可以是所謂的SOI(Silicon OnInsulator；絕緣體上的硅)基板。
‘溝槽’只要具有所要的深度，并能收容成為埋入布線的導(dǎo)電材料即可，其構(gòu)成是任意的?！疁喜邸纳疃?、開(kāi)口形狀、開(kāi)口尺寸、斷面形狀等可根據(jù)需要任意設(shè)定。‘溝槽’的形成方法只要能將半導(dǎo)體基板從其表面一側(cè)選擇性地除去后形成，則可使用任何方法。適合使用利用掩模的各向異性蝕刻法。
覆蓋‘溝槽’內(nèi)壁面的‘第1絕緣膜’只要是使所述半導(dǎo)體電路層的‘半導(dǎo)體基板’和充填于所述溝槽內(nèi)部的‘導(dǎo)電材料’能電氣絕緣的絕緣膜，則可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等?！?絕緣膜’的形成方法是任意的。
充填于溝槽內(nèi)部的‘導(dǎo)電材料’只要是能作為導(dǎo)電插頭(埋入布線)使用的即可，可使用任何材料。例如，適合使用多晶硅等半導(dǎo)體、鎢(W)、銅(Cu)、鋁(Al)等金屬?！畬?dǎo)電材料’的充填方法只要能從所述半導(dǎo)體基板表面一側(cè)向溝槽內(nèi)部充填導(dǎo)電材料，則任何方法都可使用。
‘第2絕緣膜’覆蓋形成所述元件或電路的半導(dǎo)體電路層的‘半導(dǎo)體基板’表面，只要能將該表面與其相鄰部分電氣絕緣，則可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等?！?絕緣膜’的形成方法是任意的。
‘第1電極’只要配置于所述第2絕緣膜或所述布線結(jié)構(gòu)、與所述支持基板或多層所述半導(dǎo)體電路層的另一層中的至少一方上即可，其構(gòu)成和形狀可任意選擇。‘第1電極’最好在所述第2絕緣膜上直接地或隔著布線結(jié)構(gòu)間接地形成，其構(gòu)成和形狀可任意選擇。‘第1電極’通常從第2絕緣膜的表面(半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，從其布線結(jié)構(gòu)的表面)凸出地形成，但也可以不凸出。只要是能和所述支持基板或多層所述半導(dǎo)體電路層中的另一層電氣連接即可?！?電極’的材質(zhì)只要具有對(duì)采用導(dǎo)電插頭的電氣連接所必須的導(dǎo)電性，則可使用任意的材質(zhì)。
‘第1電極’可以將另行形成的導(dǎo)電材料片固定于所述第2絕緣膜表面或所述布線結(jié)構(gòu)的表面(或者所述支持基板或多層所述半導(dǎo)體電路層中的另一層的對(duì)向面)而形成，也可以用電鍍法等將導(dǎo)電材料直接堆積于所述第2絕緣膜的表面或所述布線結(jié)構(gòu)的表面(或者所述支持基板或多層所述半導(dǎo)體電路層中的另一層的對(duì)向面)上而形成。另外，也可以利用形成于所述半導(dǎo)體基板的表面并用所述第2絕緣膜覆蓋的布線、或所述布線結(jié)構(gòu)內(nèi)的布線、或形成于所述支持基板或所述多層半導(dǎo)體電路層中的另一層的對(duì)向面的布線形成。
‘布線結(jié)構(gòu)’的材質(zhì)、構(gòu)成、功能等是任意的?？梢允菃螌咏Y(jié)構(gòu)，也可以是多層結(jié)構(gòu)。通常由一層或多層制成布線圖形的金屬布線膜和一層或多層絕緣膜構(gòu)成，但其具體構(gòu)成可擇需任意選擇?！季€結(jié)構(gòu)’可以除層疊方向上電氣連接所使用的所述第1電極外，還包括與所述支持基板或多層所述半導(dǎo)體電路層中的另一層之間的電氣連接所用的電極。
對(duì)于執(zhí)行‘通過(guò)使所述第2絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序’的方法無(wú)特別限制。
對(duì)于執(zhí)行‘使用所述第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序’的方法也無(wú)特別限制。典型的做法是，利用在熔融或加熱、或者室溫下加壓使第1電極與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，同時(shí)使用粘接劑，但也可以是除此以外的方法。在無(wú)法熔融或直接加壓接合時(shí)，可以通過(guò)將適當(dāng)?shù)慕雍嫌玫慕饘?例如，In、Au、Ag、Sn、Cu、Al或W等、或者由其兩種及兩種以上組成的合金或者由其兩種及兩種以上組成的層疊膜)夾在其間進(jìn)行接合。
執(zhí)行‘將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，而且使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序’的方法無(wú)特別限制。典型的做法是，使用采用掩模的各向同性蝕刻法或各向異性蝕刻法、或者CMP法。也可一并使用機(jī)械研磨法。
執(zhí)行‘選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第1絕緣膜，而且使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序’的方法無(wú)特別限制。典型的做法是，使用采用掩模的各向同性蝕刻法或各向異性蝕刻法、或者CMP法。
(4)在本發(fā)明第1方面的半導(dǎo)體器件的制造方法的理想的示例中，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第2絕緣膜上的布線結(jié)構(gòu)，所述第1電極隔著所述布線結(jié)構(gòu)間接地形成于所述第2絕緣膜上。在該例中，其優(yōu)點(diǎn)是，不僅能與因所述半導(dǎo)體電路層的所述元件或電路的配置造成的制約相對(duì)應(yīng)，而且也能與因所述布線結(jié)構(gòu)內(nèi)的布線配置造成的制約相對(duì)應(yīng)，形成最佳的電氣連接用埋入布線。
在本發(fā)明第1方面的半導(dǎo)體器件的制造方法的另一理想的示例中，在使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板背面的第3絕緣膜的工序，在使所述導(dǎo)電插頭露出的工序中，和所述第1絕緣膜一起選擇性地除去所述第3絕緣膜。在這種情況下，在結(jié)束使所述導(dǎo)電插頭露出的工序結(jié)束后，用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板背面的電氣絕緣性能的優(yōu)點(diǎn)。
在本發(fā)明第1方面的半導(dǎo)體器件的制造方法的又一理想的示例中，在使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序、在所述第3絕緣膜上形成平坦的薄膜的工序、以及選擇性地除去所述平坦的薄膜的工序，在使所述導(dǎo)電插頭露出的工序中，與所述第1絕緣膜一起，選擇性地除去所述第3絕緣膜和殘留的所述平坦的薄膜。在這種情況下，在使所述導(dǎo)電插頭露出的工序結(jié)束之后，用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板的背面的電氣絕緣性能的優(yōu)點(diǎn)，以及由于所述導(dǎo)電插頭做成從所述半導(dǎo)體基板的背面凸出地形成，所以具有能將所述導(dǎo)電插頭作為凸點(diǎn)電極利用的優(yōu)點(diǎn)。
在本發(fā)明第1方面的半導(dǎo)體器件的制造方法的又一理想的示例中，還包括在露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序。該第2電極可作為凸點(diǎn)電極使用。在該第2電極形成工序中，可以將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，也可以利用電鍍法等直接將導(dǎo)電材料堆積于所述導(dǎo)電插頭的端部，但是，也可以原封不動(dòng)地將所述導(dǎo)電插頭的端部作為第2電極加以使用。
在本申請(qǐng)第1方面的半導(dǎo)體器件的制造方法的又一理想的示例中，所述半導(dǎo)體基板可利用單一的半導(dǎo)體構(gòu)件形成，或者利用多個(gè)的半導(dǎo)體構(gòu)件形成。
(5)本發(fā)明第2方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法不同于上述第1方面的半導(dǎo)體器件的制造方法，是形成貫穿覆蓋構(gòu)成多層半導(dǎo)體電路層中的一層的半導(dǎo)體基板的表面的第1絕緣膜(該半導(dǎo)體基板具有布線結(jié)構(gòu)時(shí)，是所述第1絕緣膜及其布線結(jié)構(gòu))的導(dǎo)電插頭(埋入布線)的方法。
即本發(fā)明第2方面的半導(dǎo)體器件的制造方法如權(quán)利要求13所述，是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特點(diǎn)是，包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板內(nèi)部或表面，從其表面一側(cè)起，形成所要的元件或電路的工序；用第1絕緣膜覆蓋形成所述元件或電路的所述半導(dǎo)體基板表面的工序；貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板內(nèi)部之同時(shí)，還從所述半導(dǎo)體基板表面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽的工序；從所述半導(dǎo)體基板表面一側(cè)起向所述溝槽的內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序；使用配置于與所述導(dǎo)電插頭的所述半導(dǎo)體基板表面一側(cè)的端部對(duì)應(yīng)的位置上的第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，而且使所述第2絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第2絕緣膜，而且使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序。
(6)本發(fā)明第2方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法如以上所述，首先，在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板內(nèi)部或表面，從其表面一側(cè)起，形成所要的元件或電路后，用第1絕緣膜覆蓋所述半導(dǎo)體基板表面。然后，貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板內(nèi)部，同時(shí)從所述半導(dǎo)體基板表面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽，再?gòu)乃霭雽?dǎo)體基板表面一側(cè)起在所述溝槽的內(nèi)部形成導(dǎo)電插頭后，使用配置于與所述導(dǎo)電插頭的所述半導(dǎo)體基板表面一側(cè)的端部對(duì)應(yīng)的位置的第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中另一層。此后，通過(guò)將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，從而使所述第2絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)，接著，通過(guò)選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第2絕緣膜，從而使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)。
這些工序都可以利用已知的工藝過(guò)程(例如CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)進(jìn)行。另外，所述溝槽由于貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板內(nèi)部，所以所述溝槽內(nèi)部的所述導(dǎo)電插頭成為沿層疊方向貫穿該半導(dǎo)體電路層的‘埋入布線’。因此，通過(guò)使用該埋入布線和所述第1電極，能容易地實(shí)現(xiàn)所層疊的所述半導(dǎo)體電路層間在層疊方向上的電氣連接。
另外，本發(fā)明第2方面的半導(dǎo)體器件的制造方法，從所述半導(dǎo)體基板表面一側(cè)起形成所述溝槽和充填所述導(dǎo)電材料，同時(shí)所述溝槽還貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板內(nèi)部。因此在能形成貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板內(nèi)部的溝槽的情況下，該制造方法相當(dāng)適用。即能與因所述半導(dǎo)體電路層的所述元件或電路的配置(在所述半導(dǎo)體電路層具有布線結(jié)構(gòu)的情況下，除所述元件或電路的配置外，還包括其布線結(jié)構(gòu)內(nèi)布線的配置)造成的制約相對(duì)應(yīng)，形成最佳的電氣連接用埋入布線。
(7)在本發(fā)明第2方面的半導(dǎo)體器件的制造方法中，‘支持基板’、‘半導(dǎo)體電路層’、‘半導(dǎo)體基板’、‘電路’、‘元件’及充填于溝槽內(nèi)部的‘導(dǎo)電材料’的涵義均與本發(fā)明第1方面的半導(dǎo)體器件的制造方法的情況相同。
‘第1絕緣膜’覆蓋形成所述元件或電路的半導(dǎo)體電路層的‘半導(dǎo)體基板’的表面，只要是能將該表面與其相鄰部分在電氣上絕緣的絕緣膜，可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等。‘第1絕緣膜’的形成方法是任意的。
‘溝槽’只要是在貫穿所述第1絕緣膜(在所述半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，是所述第1絕緣膜及其布線結(jié)構(gòu))到達(dá)所述半導(dǎo)體基板內(nèi)部之同時(shí)，還用第2絕緣膜覆蓋內(nèi)壁面，具有所要的深度，收容成為埋入布線的導(dǎo)電插頭的溝槽即可，可以使用任意的構(gòu)成的溝槽?！疁喜邸纳疃?、開(kāi)口形狀、開(kāi)口尺寸、斷面形狀等可擇需任意設(shè)定?！疁喜邸男纬煞椒ǎ灰茇灤┧龅?絕緣膜(在所述半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，是所述第1絕緣膜及其布線結(jié)構(gòu))將所述半導(dǎo)體基板從其表面一側(cè)選擇性地除去后形成，則可使用任何方法。適合使用利用掩模的各向異性的蝕刻法。
覆蓋溝槽內(nèi)壁面的‘第2絕緣膜’只要是能將所述半導(dǎo)體電路層的‘半導(dǎo)體基板’與充填于所述溝槽內(nèi)部的‘導(dǎo)電材料’電氣絕緣的絕緣膜，則可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等。‘第2絕緣膜’的形成方法是任意的。
配置于與所述導(dǎo)電插頭的所述半導(dǎo)體基板表面一側(cè)的端部對(duì)應(yīng)的位置的‘第1電極’可使用任意構(gòu)成和形狀。通?！?電極’做成凸出于布線結(jié)構(gòu)表面，但也可以不凸出?！?電極’可以形成于與所述支持基板或多層所述半導(dǎo)體電路層中的另一層的與所述導(dǎo)電插頭對(duì)應(yīng)的部位?？偞?，只要是能與所述支持基板或多層所述半導(dǎo)體電路層中的另一層電氣連接的電極即可?！?電極’的材料只要具有采用導(dǎo)電插頭的電氣連接所必須的導(dǎo)電性，則可使用任何材料。‘第1電極’可以使另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部而形成，也可以利用電鍍法等直接將導(dǎo)電材料堆積于所述導(dǎo)電插頭的端部而形成。還可以利用所述導(dǎo)電插頭形成所述第1電極。也可以不是形成于所述導(dǎo)電插頭的端部，而利用上述方法中任一方法形成于所述支持基板或多層所述半導(dǎo)體電路層中的另一層。
執(zhí)行‘使用配置于與所述導(dǎo)電插頭的所述半導(dǎo)體基板表面一側(cè)的端部對(duì)應(yīng)的位置上的第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層的工序’的方法無(wú)特別限制。典型的做法是，利用在熔融或加熱、或者在室溫下加壓使第1電極與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，同時(shí)使用粘接劑，但也可以是除此以外的方法。在無(wú)法熔融或直接加壓接合時(shí)，可以將本發(fā)明第1方面的半導(dǎo)體器件的制造方法中闡述過(guò)的那樣的接合用的金屬夾在其間進(jìn)行接合。
執(zhí)行‘將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層上的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，而且使所述第2絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序’的方法和本發(fā)明第1方面的半導(dǎo)體器件的制造方法相同，無(wú)特別限制。典型的做法是，使用采用掩模的各向同性蝕刻法或各向異性蝕刻法、或者CMP法。也可同時(shí)使用機(jī)械研磨法。
執(zhí)行‘選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第2絕緣膜，而且使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序’的方法和本發(fā)明第1方面的半導(dǎo)體器件的制造方法的情況相同，無(wú)特別限制。典型的做法是，使用采用掩模的各向同性蝕刻法或各向異性蝕刻法、或者CMP法。
(8)在本發(fā)明第2方面的半導(dǎo)體器件的制造方法的理想的示例中，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第1絕緣膜的布線結(jié)構(gòu)，所述溝槽貫穿所述第1絕緣膜和所述布線結(jié)構(gòu)而形成。該例中，其優(yōu)點(diǎn)為，能不僅與因所述半導(dǎo)體電路層的所述元件或電路的配置造成的制約相對(duì)應(yīng)，而且也與因所述布線結(jié)構(gòu)內(nèi)布線的配置造成的制約相對(duì)應(yīng)地，形成最佳的電氣連接用埋入布線。
所述‘布線結(jié)構(gòu)’的材料、構(gòu)成、功能等均為任意的。可以是單層結(jié)構(gòu)，也可以是多層結(jié)構(gòu)。通常由一層或多層形成布線圖形的金屬布線膜和一層或多層絕緣膜構(gòu)成，但其具體構(gòu)成可擇需任意選擇。‘布線結(jié)構(gòu)’也可以除層疊方向上的電氣連接所使用的所述第1電極外，還包括與所述支持基板或多層所述半導(dǎo)體電路層中的另一層之間的電氣連接所用的電極。
在本發(fā)明第2方面的半導(dǎo)體器件的制造方法的另一理想示例中，在使所述第2絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序，在使所述導(dǎo)電插頭露出的工序中，與覆蓋所述溝槽的壁面的所述第2絕緣膜一起，選擇性地除去所述第3絕緣膜。在這種情況下，在結(jié)束使所述導(dǎo)電插頭露出的工序后，用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板的背面的電氣絕緣性能的優(yōu)點(diǎn)。
在本發(fā)明第2方面的半導(dǎo)體器件的制造方法的又一理想的示例中，在使所述第2絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序、在所述第3絕緣膜上形成平坦的薄膜的工序、以及選擇性地除去所述平坦的薄膜的工序，在使所述導(dǎo)電插頭露出的工序中，與所述第2絕緣膜一起，選擇性地除去所述第3絕緣膜和殘留的所述平坦的薄膜。在這種情況下，在結(jié)束使所述導(dǎo)電插頭露出的工序后，用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板的背面的電氣絕緣性能的優(yōu)點(diǎn)，以及由于所述導(dǎo)電插頭做成從所述半導(dǎo)體基板的背面突出，所以具有能將所述導(dǎo)電插頭作為凸點(diǎn)電極使用的優(yōu)點(diǎn)。
在本發(fā)明第2方面的半導(dǎo)體器件的制造方法的又一理想的示例中，還包括在露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序?？衫迷摰?電極作為凸點(diǎn)電極。在該第2電極形成工序中，可以將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，也可以利用電鍍法等直接將導(dǎo)電材料堆積于所述導(dǎo)電插頭的端部。但是，也可原封不動(dòng)地將露出于所述半導(dǎo)體基板背面一側(cè)的所述導(dǎo)電插頭的端部作為第2電極來(lái)使用。
在本發(fā)明第2方面的半導(dǎo)體器件的制造方法的又一理想的示例中，所述半導(dǎo)體基板可利用單一的半導(dǎo)體構(gòu)件形成，或者利用多件半導(dǎo)體構(gòu)件形成。
(9)本發(fā)明第3方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法不同于上述第1及第2方面的半導(dǎo)體器件的制造方法，從構(gòu)成多層半導(dǎo)體電路層中的一層的半導(dǎo)體基板背面一側(cè)起形成溝槽，同時(shí)通過(guò)從半導(dǎo)體基板背面一側(cè)向該溝槽內(nèi)部充填導(dǎo)電材料，形成導(dǎo)電插頭(埋入布線)。
即本發(fā)明第3方面的半導(dǎo)體器件的制造方法，如權(quán)利要求23所述，是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特點(diǎn)是包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板內(nèi)部或表面從其表面一側(cè)起形成所要的元件或電路的工序；用第1絕緣膜覆蓋形成所述元件或電路的所述半導(dǎo)體基板表面的工序；通過(guò)使所述第1絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，從而將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序；在固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板內(nèi)部，從其背面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽的工序；以及從所述半導(dǎo)體基板背面一側(cè)起向所述溝槽內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序。
(10)本發(fā)明第3方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法中，如上所述，在構(gòu)成多層半導(dǎo)所述體電路層中的一層的半導(dǎo)體基板的內(nèi)部或表面形成所要的元件或電路后，用第1絕緣膜覆蓋形成該元件或電路的所述半導(dǎo)體基板的表面。然后通過(guò)使所述第1絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，從而將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層。而且，在固定于所述支持基板或多層所述半導(dǎo)體電路層中另一層的半導(dǎo)體基板內(nèi)部，從其背面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽后，從所述半導(dǎo)體基板背面一側(cè)起向所述溝槽內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭。
這些工序都可以利用已知的工藝(例如CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)進(jìn)行。另外，所述支持基板或所述半導(dǎo)體電路層的另一層和所述導(dǎo)電插頭間的電氣連接可利用形成于所述半導(dǎo)體基板表面的布線(在所述半導(dǎo)體基板具有布線結(jié)構(gòu)時(shí)，是形成于該布線結(jié)構(gòu)內(nèi)部的布線及形成于所述半導(dǎo)體基板表面的布線)能容易地實(shí)現(xiàn)。再有，形成于所述半導(dǎo)體基板表面的布線(布線結(jié)構(gòu)存在時(shí)，是形成于該布線結(jié)構(gòu)內(nèi)的布線及形成于所述半導(dǎo)體基板表面的布線)；和所述溝槽內(nèi)部的所述導(dǎo)電插頭成為沿層疊方向貫穿該半導(dǎo)體電路層的‘埋入布線’。因而，通過(guò)使用該埋入布線，能容易地實(shí)現(xiàn)所層疊的所述半導(dǎo)體電路層之間的層疊方向上的電氣連接。
另外，本發(fā)明第3方面的半導(dǎo)體器件的制造方法中，形成所述溝槽和充填所述導(dǎo)電材料可從所述半導(dǎo)體基板的里面一側(cè)開(kāi)始進(jìn)行，因此，在形成所述溝槽和充填所述導(dǎo)電材料不能從所述半導(dǎo)體基板的表面一側(cè)開(kāi)始時(shí)、或者不可能或難以形成貫穿所述第1絕緣膜(在布線結(jié)構(gòu)存在時(shí)，是所述第1絕緣膜和所述布線結(jié)構(gòu))的溝槽時(shí)，該制造方法相當(dāng)適用。即，能與因所述半導(dǎo)體電路層的所述元件或電路的配置(在所述半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，除所述元件或電路的配置外，還包括該布線結(jié)構(gòu)內(nèi)的布線的配置)造成的制約相對(duì)應(yīng)，形成最佳電氣連接用的埋入布線。
還有，在將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層的工序中，也可以使用第1電極。在這種情況下，所述第1電極配置于所述第1絕緣膜或所述布線結(jié)構(gòu)和所述支持基板或多層所述半導(dǎo)體電路層中的另一層中的至少一方上。而所述半導(dǎo)體基板使用所述第1電極，固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層。
(11)在本發(fā)明第3方面的半導(dǎo)體器件的制造方法中，‘支持基板’、‘半導(dǎo)體電路層’、‘半導(dǎo)體基板’、‘電路’、‘元件’及充填于溝槽內(nèi)部的‘導(dǎo)電材料’的涵義均與本發(fā)明第1方面的半導(dǎo)體器件的制造方法的情況相同。
‘第1絕緣膜’覆蓋形成所述元件或電路的半導(dǎo)體電路層的‘半導(dǎo)體基板’的表面，只要是能夠?qū)⒃摫砻媾c其相鄰部分在電氣上絕緣的絕緣膜，則可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等?！?絕緣膜’的形成方法是任意的。
‘溝槽’只要具有所要的深度，收容作為埋入布線的導(dǎo)電插頭即可，可以使用任意構(gòu)成?！疁喜邸纳疃?、開(kāi)口形狀、開(kāi)口尺寸、斷面形狀等可擇需任意設(shè)定?！疁喜邸男纬煞椒ㄖ灰軓钠浔砻嬉粋?cè)將半導(dǎo)體基板選擇性地除去后形成，則可使用任何方法。適合使用利用掩模的各向異性的蝕刻法。
覆蓋溝槽內(nèi)壁面的‘第2絕緣膜’只要能將所述半導(dǎo)體電路層的‘半導(dǎo)體基板’與充填于所述溝槽內(nèi)部的‘導(dǎo)電材料’電氣絕緣，則可使用任何絕緣膜。適合使用二氧化硅(SiO2)、氮化硅(SiNX)等。‘第2絕緣膜’的形成方法是任意的。
‘第1電極’只要配置于所述第1絕緣膜或所述布線結(jié)構(gòu)和所述支持基板或多層所述半導(dǎo)體電路層的另一層中的至少一方上，其構(gòu)成和形狀可任意選擇。最好在所述第1絕緣膜上直接地或隔著布線結(jié)構(gòu)間接地形成‘第1電極’，其構(gòu)成和形狀可任意選擇。通常，‘第1電極’做成凸出于第1絕緣膜表面(在半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，是該布線結(jié)構(gòu)的表面)，但也可以不凸出。只要能與所述支持基板或多層所述半導(dǎo)體電路層中的另一層電氣連接即可。‘第1電極’的材料只要具有采用導(dǎo)電插頭的電氣連接所必須的導(dǎo)電性，則可使用任何材料?！?電極’可以使另行形成的導(dǎo)電材料片固定于所述第1絕緣膜表面或所述布線結(jié)構(gòu)表面(或者，所述支持基板或多層所述半導(dǎo)體電路層的另一層的對(duì)向面)而形成，也可以利用電鍍法等直接將導(dǎo)電材料堆積于所述第1絕緣膜表面或所述布線結(jié)構(gòu)表面(或者，所述支持基板或多層所述半導(dǎo)體電路層中的另一層的對(duì)向面)而形成。另外，也可以利用形成于所述半導(dǎo)體基板表面并用所述第2絕緣膜覆蓋的布線、或所述布線結(jié)構(gòu)內(nèi)布線、或者形成于所述支持基板或多層所述半導(dǎo)體電路層中的另一層的對(duì)向面的布線而形成。
執(zhí)行‘通過(guò)使所述第1絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序’的方法無(wú)特別限制。
執(zhí)行‘使用所述第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序’的方法也無(wú)特別限制。典型的做法是，利用在熔融或加熱、或者室溫下加壓使第1電極與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，同時(shí)使用粘接劑，但也可以是除此以外的方法。在無(wú)法熔融或直接加壓接合時(shí)，可以將本發(fā)明第1方面的半導(dǎo)體器件的制造方法中闡述過(guò)的接合用的金屬夾在其間進(jìn)行接合。
(12)在本發(fā)明第3方面的半導(dǎo)體器件的制造方法理想的示例中，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第1絕緣膜上的布線結(jié)構(gòu)，所述第1電極隔著所述布線結(jié)構(gòu)間接地形成于所述第1絕緣膜上。該例中，其優(yōu)點(diǎn)為，不僅能夠與因所述半導(dǎo)體電路層的所述元件或電路的配置造成的制約相對(duì)應(yīng)，而且也與因所述布線結(jié)構(gòu)內(nèi)布線的配置造成的制約相對(duì)應(yīng)，形成最佳的電氣連接用的埋入布線。
在本發(fā)明第3方面的半導(dǎo)體器件的制造方法的另一理想的示例中，在形成用所述第2絕緣膜覆蓋內(nèi)壁面的所述溝槽的工序中，通過(guò)將所述半導(dǎo)體基板從其背面一側(cè)選擇性地除去，形成貫穿所述半導(dǎo)體基板的所述溝槽，覆蓋所述溝槽內(nèi)壁面的所述第2絕緣膜做成具有能夠進(jìn)行所述第1電極與所述導(dǎo)電插頭的電氣連接的開(kāi)口。在這種情況下，其優(yōu)點(diǎn)是，只要將所述導(dǎo)電材料充填入所述溝槽內(nèi)部，就能夠通過(guò)所述開(kāi)口，容易地進(jìn)行所述第1電極與所述導(dǎo)電插頭的電氣連接。
所述第2絕緣膜的所述開(kāi)口最好形成于所述溝槽的所述半導(dǎo)體基板表面一側(cè)端部附近。由于使所述導(dǎo)電插頭與形成于所述半導(dǎo)體電路表面或內(nèi)部的所述元件或電路或者布線的接觸變得容易，所以，其優(yōu)點(diǎn)是所述第1電極與所述導(dǎo)電插頭間的電氣連接變得更加容易。
在本發(fā)明第3方面的半導(dǎo)體器件的制造方法的又一理想的示例中，還包括在露出于所述半導(dǎo)體基板背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序。該第2電極可作為凸點(diǎn)電極利用。在該第2電極形成工序中，也可以將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，也可利用電鍍法等直接將導(dǎo)電材料堆積于所述導(dǎo)電插頭的端部。但是，也可以原封不動(dòng)地將露出于所述半導(dǎo)體基板背面一側(cè)的所述導(dǎo)電插頭的端部作為第2電極來(lái)使用。
在本發(fā)明第3方面的半導(dǎo)體器件的制造方法的又一理想的示例中，所述半導(dǎo)體基板由單一的半導(dǎo)體構(gòu)件形成，或由多個(gè)半導(dǎo)體構(gòu)件形成。
(13)本發(fā)明第4方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法相當(dāng)于在上述第1方面的半導(dǎo)體器件的制造方法中將形成元件或電路的工序與形成溝槽的工序的次序?qū)φ{(diào)后的方法，即本發(fā)明第4方面的半導(dǎo)體器件的制造方法如權(quán)利要求2所述，是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特點(diǎn)是包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的所述半導(dǎo)體基板的內(nèi)部或表面上，從其表面一側(cè)起形成所要的元件或電路的工序；在形成所述元件或電路的所述半導(dǎo)體基板內(nèi)部從其表面一側(cè)起，形成用第1絕緣膜覆蓋內(nèi)壁面的溝槽的工序；從所述半導(dǎo)體基板的表面一側(cè)起向所述溝槽內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序；用第2絕緣膜覆蓋形成所述元件或電路和所述導(dǎo)電插頭的所述半導(dǎo)體基板的表面的工序；通過(guò)使所述第2絕緣膜直接地或隔著布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層的另一層接合，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層的另一層的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，而且使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板背面一側(cè)的所述第1絕緣膜，而且使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序。
(14)在本發(fā)明第4方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法中，如上所述，將形成所述元件或電路的工序和形成所述溝槽的工序的次序?qū)φ{(diào)，此外與本申請(qǐng)第1方面的半導(dǎo)體器件的制造方法相同，所以依據(jù)和第1方面的半導(dǎo)體器件的制造方法相同的理由，可知能獲得與其相同的效果。
還有，在將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層的工序中，也可使用第1電極。在這種情況下，所述第1電極配置于所述第2絕緣膜或所述布線結(jié)構(gòu)和所述支持基板或多層所述半導(dǎo)體電路層的另一層中的至少一方上。而且，所述半導(dǎo)體基板使用所述第1電極，固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上。
(15)本發(fā)明第4方面的半導(dǎo)體器件的制造方法中，‘支持基板’等涵義和本發(fā)明第1方面的半導(dǎo)體器件的制造方法的情況相同。
(16)在本發(fā)明第4方面的半導(dǎo)體器件的制造方法的理想示例中，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第2絕緣膜上的布線結(jié)構(gòu)，所述第1電極隔著所述布線結(jié)構(gòu)間接地形成于所述第2絕緣膜上。在該例中，其優(yōu)點(diǎn)是，不僅能與因所述半導(dǎo)體電路層的所述元件或電路的配置造成的制約相對(duì)應(yīng)，而且也能夠與因所述布線結(jié)構(gòu)內(nèi)的布線配置造成的制約相對(duì)應(yīng)，形成最佳的電氣連接用的埋入布線。
在本發(fā)明第4方面的半導(dǎo)體器件的制造方法的另一理想的示例中，在使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板背面一側(cè)的工序之間還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序，在使所述導(dǎo)電插頭露出的工序中，和所述第1絕緣膜一起選擇性地除去所述第3絕緣膜。在這種情況下，在結(jié)束使所述導(dǎo)電插頭露出的工序后，用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板的背面的電氣絕緣性能的優(yōu)點(diǎn)。
在本發(fā)明第4方面的半導(dǎo)體器件的制造方法的又一理想的示例中，在使所述第1絕緣膜露出于所述半導(dǎo)體基板背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序之間，還包含形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序、在所述第3絕緣膜上形成平坦的薄膜的工序、以及選擇性地除去所述平坦的薄膜的工序，在使所述導(dǎo)電插頭露出的工序中，與所述第1絕緣膜一起，選擇性地除去所述第3絕緣膜和殘留的所述平坦的薄膜。在這種情況下，由于在結(jié)束使所述導(dǎo)電插頭露出的工序后用殘留的所述第3絕緣膜覆蓋所述半導(dǎo)體基板的背面，所以具有能確保所述半導(dǎo)體基板背面的電氣絕緣性能的優(yōu)點(diǎn)，以及由于所述導(dǎo)電插頭做成從所述半導(dǎo)體基板的背面凸出，所以具有能將所述導(dǎo)電插頭作為凸點(diǎn)電極利用的優(yōu)點(diǎn)。
在本發(fā)明第4方面的半導(dǎo)體器件的制造方法的又一理想的示例中，還包括在露出于所述半導(dǎo)體基板背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序?？衫迷摰?電極作為凸點(diǎn)電極。在該第2電極形成工序中，可以將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，也可以利用電鍍法等直接將導(dǎo)電材料堆積于所述導(dǎo)電插頭的端部，但是，也可以原封不動(dòng)地將所述導(dǎo)電插頭的端部作為第2電極來(lái)使用。
在本發(fā)明第4方面的半導(dǎo)體器件的制造方法的又一理想的示例中，所述半導(dǎo)體基板可利用單一的半導(dǎo)體構(gòu)件形成，或者利用多件的半導(dǎo)體構(gòu)件形成。
上述理想的示例均與本發(fā)明第1方面的半導(dǎo)體器件的制造方法的情況相同。
(17)上述本發(fā)明第1至第4方面的半導(dǎo)體器件的制造方法可適用于具有三維層疊結(jié)構(gòu)的任意的半導(dǎo)體器件，不論其尺寸如何。三維層疊半導(dǎo)體器件可以為晶片尺寸(在這種情況下，構(gòu)成三維層疊結(jié)構(gòu)的半導(dǎo)體電路層的各層分別成為晶片尺寸)，也可以為芯片尺寸(在這種情況下，所述半導(dǎo)體電路層的各層分別成為芯片尺寸)，也可以為晶片尺寸和芯片尺寸的中間的尺寸(在這種情況下，構(gòu)成三維層疊結(jié)構(gòu)的半導(dǎo)體電路層的各層分別成為晶片尺寸和芯片尺寸的中間的尺寸)，也可以為比晶片尺寸大的尺寸(在這種情況下，構(gòu)成三維層疊結(jié)構(gòu)的半導(dǎo)體電路層的各層分別成為比晶片尺寸大的尺寸)。這里，所謂‘晶片尺寸’意即和半導(dǎo)體晶片幾乎相同尺寸(例如直徑8吋)。在本發(fā)明中由于半導(dǎo)體電路層的層疊數(shù)是任意的，所以三維層疊半導(dǎo)體器件的高度也是任意的。
所述半導(dǎo)體電路層的各層可以由一片半導(dǎo)體晶片或二維地配置的多片半導(dǎo)體晶片形成，也可以由一片半導(dǎo)體芯片(或半導(dǎo)體構(gòu)件)或二維地配置的多片半導(dǎo)體芯片(或半導(dǎo)體構(gòu)件)形成。
利用本發(fā)明第1至第4方面的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，可取得以下的效果(i)使用埋入布線能容易地實(shí)現(xiàn)所層疊的半導(dǎo)體電路層間在層疊方向上的電氣連接、(ii)能與因所層疊的半導(dǎo)體電路層的各元件或電路的配置(半導(dǎo)體電路層具有布線結(jié)構(gòu)時(shí)，除所述元件和電路的配置外，還包括其布線結(jié)構(gòu)內(nèi)的布線的配置)造成的制約相對(duì)應(yīng)，形成最佳的電氣連接用的埋入布線。


圖1為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖2為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖1的繼續(xù)。
圖3為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖2的繼續(xù)。
圖4為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖3的繼續(xù)。
圖5為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖4的繼續(xù)。
圖6為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖5的繼續(xù)。
圖7為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖6的繼續(xù)。
圖8為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖9為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖8的繼續(xù)。
圖10為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖9的繼續(xù)。
圖11為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖10的繼續(xù)。
圖12為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖11的繼續(xù)。
圖13為按各每一道工序示出本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖12的繼續(xù)。
圖14為按各每一道工序示出本發(fā)明實(shí)施方式3的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖15為按各每一道工序示出本發(fā)明實(shí)施方式3的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖14的繼續(xù)。
圖16為按各每一道工序示出本發(fā)明實(shí)施方式3的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖15的繼續(xù)。
圖17為按各每一道工序示出本發(fā)明實(shí)施方式4的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖18為按各每一道工序示出本發(fā)明實(shí)施方式4的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖17的繼續(xù)。
圖19為按各每一道工序示出本發(fā)明實(shí)施方式4的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖18的繼續(xù)。
圖20為按各每一道工序示出本發(fā)明實(shí)施方式4的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖19的繼續(xù)。
圖21為按各每一道工序示出本發(fā)明實(shí)施方式5的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖22為按各每一道工序示出本發(fā)明實(shí)施方式6的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖23為按各每一道工序示出本發(fā)明實(shí)施方式7的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
圖24為按各每一道工序示出本發(fā)明實(shí)施方式7的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖23的繼續(xù)。
圖25為按各每一道工序示出本發(fā)明實(shí)施方式7的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，是圖24的繼續(xù)。
圖26為按各每一道工序示出本發(fā)明實(shí)施方式8的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。
標(biāo)號(hào)說(shuō)明1、1’、1”、1A、1B第1半導(dǎo)體電路層1a、1a’、1Aa、1Ba減薄后的第1半導(dǎo)體電路層2、2’第2半導(dǎo)體電路層2a、2a’減薄后的第2半導(dǎo)體電路層11半導(dǎo)體基板12 SiO2膜12b柵極絕緣膜13、13a溝槽14 SiO2膜15導(dǎo)電插頭16源極·漏極區(qū)域18柵極19、19a層間絕緣膜20金屬布線膜21導(dǎo)電材料30、30A、30B多層布線結(jié)構(gòu)31絕緣材料32、33、34布線層35、35a、36導(dǎo)電體37微凸點(diǎn)電極
38導(dǎo)電體39粘接劑40支持基板41粘接劑42、42a、43微凸點(diǎn)電極44粘接劑51、52 Si芯片51a、52a減薄后的Si芯片53粘接劑61、62 Si芯片61a、62a減薄后的Si芯片具體實(shí)施方式
以下參照附圖對(duì)本發(fā)明的理想實(shí)施方式進(jìn)行具體說(shuō)明。
實(shí)施方式1圖1(a)～圖7(1)為按各每一道工序示出本發(fā)明實(shí)施方式1的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。該實(shí)施方式1為將半導(dǎo)體晶片疊置制造具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的例子。
首先，如圖1(a)所示，準(zhǔn)備由單晶硅(Si)形成的晶片(Si晶片)11作為半導(dǎo)體基板。然后在該晶片(半導(dǎo)體基板)11的表面(第1主面)形成二氧化硅(SiO2)膜12(厚10nm左右)，用SiO2膜12覆蓋該表面之整個(gè)面。然后，在SiO2膜12上，再形成氮化硅(Si3N4)膜12a(厚50nm左右)，用Si3N4膜12a覆蓋SiO2膜12的整個(gè)表面。再在Si3N4膜12a上形成布線圖形化的光致抗蝕膜17以獲得所要的溝槽13。
此后，將光致抗蝕膜17作為掩模選擇性地除去其下的Si3N4膜12a，在應(yīng)形成溝槽13的部位形成開(kāi)口。接著，將如此形成開(kāi)口的SiNX膜12a作為掩模，依次選擇性地除去其下的SiO2膜12和Si基板(晶片)11。這里，采用已知的各向異性蝕刻法(干蝕刻法)。就這樣，在基板(晶片)11內(nèi)部的規(guī)定位置上從其表面一側(cè)起形成多條所要深度的溝槽13。溝槽13分別配置于這樣的部位，這些部位應(yīng)形成用于進(jìn)行Si基板(晶片)11的層疊方向的電氣連接的埋入布線(導(dǎo)電插頭)。各溝槽13的斷面形狀和大小都是任意的，但可以是，例如直徑或一邊為數(shù)μm的圓形或矩形。此時(shí)的狀態(tài)如圖1(a)所示。
蝕刻結(jié)束后，除去作為掩模使用的光致抗蝕膜17。還有，作為掩模使用的光致抗蝕膜17也可以在Si3N4膜12a的蝕刻結(jié)束后，在SiO2膜12的蝕刻結(jié)束前除去。
此后，在Si基板(晶片)11表面上原樣保留Si3N4膜12a，用熱氧化法，在這些溝槽13的露出面(內(nèi)壁面)選擇性地形成SiO2膜14(厚度500nm左右)。SiO2膜14覆蓋溝槽13的整個(gè)內(nèi)壁面，同時(shí)還與覆蓋基板11表面的SiO2膜12連成一體。此時(shí)的狀態(tài)如圖1(b)所示。在熱氧化結(jié)束后，除去Si3N4膜12a。
然后，在露出面被絕緣膜14覆蓋的各溝槽13內(nèi)部用已知的方法從基板11的表面一側(cè)選擇性地埋入適當(dāng)?shù)膶?dǎo)電材料形成導(dǎo)電插頭15。例如，用CVD(Chemical Vapor Deposition，即化學(xué)氣相淀積)法使導(dǎo)電材料膜在Si基板(晶片)11的整個(gè)面上淀積后，再利用蝕刻法或機(jī)械研磨法和CMP(Chemical Mechenical Polishing，即化學(xué)機(jī)械研磨)法的組合，選擇性地除去該導(dǎo)電材料膜的SiO2膜12上的部分，同時(shí)，通過(guò)保留處于溝槽13的內(nèi)部的部分，得到導(dǎo)電插頭15。這里所用的導(dǎo)電材料有例如多晶硅等半導(dǎo)體、鎢(W)、銅(Cu)、鋁(Al)等金屬。但并不限于此。
在圖1(c)中，各導(dǎo)電插頭15的上端畫(huà)得比SiO2膜12的表面稍低些，但也可和SiO2膜12的表面相同。
而且，在基板11表面的未形成溝槽13的部位，換言之，在和基板11表面的溝槽13不重疊的位置，用已知的方法形成所需數(shù)量的MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)(以后簡(jiǎn)稱為MOS晶體管)，構(gòu)成所要的電路。各MOS晶體管由在基板11內(nèi)部空開(kāi)一定間隔形成的一對(duì)源極·漏極區(qū)域16、形成于源極·漏極區(qū)域16之間的柵極絕緣膜12b、以及形成于柵極絕緣膜12b上的柵極18構(gòu)成。柵極絕緣膜12b由不同于形成SiO2膜12的工序的另一工序中形成的SiO2膜構(gòu)成。即在應(yīng)形成柵極絕緣膜12b的部分選擇性地除去SiO2膜12，此后通過(guò)重新在相同部位形成SiO2膜而形成。此時(shí)的狀態(tài)如圖1(c)所示。
在這里，作為形成于基板11上的半導(dǎo)體元件的一個(gè)例子示出MOS晶體管，但本實(shí)施方式并不限于此，當(dāng)然可以擇需形成任意的半導(dǎo)體元件。這一點(diǎn)在以后所述的其它實(shí)施方式中也都一樣。
然后，如圖2(d)所示，在覆蓋基板11表面的絕緣膜12上，在Si基板(晶片)11的整個(gè)面上形成層間絕緣膜19，利用該層間絕緣膜19覆蓋MOS晶體管及露出于其上的面的全體。作為層間絕緣膜19可任意使用已知的有機(jī)或無(wú)機(jī)的絕緣膜。而且選擇性地蝕刻層間絕緣膜19，分別形成達(dá)到所要的源極·漏極區(qū)域16及各溝槽13內(nèi)部的導(dǎo)電插頭15的貫穿孔。然后，利用已知的方法將導(dǎo)電材料21充填于與層間絕緣膜19的源極·漏極區(qū)域16對(duì)應(yīng)的貫穿孔內(nèi)部。此后，在層間絕緣膜19上形成導(dǎo)電金屬膜(圖中未示出)后選擇性地蝕刻該金屬膜，得到制成布線圖形的金屬布線膜20。該金屬布線膜20分成若干個(gè)布線部分，這些布線部分分別通過(guò)層間絕緣膜19的貫穿孔與對(duì)應(yīng)的導(dǎo)電插頭15接觸，借助于此，該金屬布線膜20的各布線部分和與其對(duì)應(yīng)的導(dǎo)電插頭15電氣連接。圖2(d)中，該金屬布線膜20的一個(gè)布線部分通過(guò)充填于層間絕緣膜19對(duì)應(yīng)的貫穿孔內(nèi)部的導(dǎo)電材料21，在電氣上與對(duì)應(yīng)的源極·漏極區(qū)域16連接。
接著，在金屬布線膜20上利用已知的方法形成多層布線結(jié)構(gòu)30。該多層布線結(jié)構(gòu)30具有絕緣材料31、埋設(shè)于絕緣材料31內(nèi)部的三層布線層32、33、34、以及主要用于這些布線層32、33、34的層間連接用的導(dǎo)電體35、36。導(dǎo)電體35、36通常埋設(shè)于在絕緣材料31上形成的通路孔(via hole)中，但并不限于此。絕緣材料31可由單一電氣絕緣材料組成，但大多由幾層不同的電氣絕緣材料層組成的層疊體形成。多層布線結(jié)構(gòu)30的構(gòu)成·使用材料或形成方法是公知的，所以不再對(duì)它們作詳細(xì)說(shuō)明。
而且，在多層布線結(jié)構(gòu)30表面(已作平整處理)利用已知的方法形成多個(gè)微凸點(diǎn)電極37(這與‘第1電極’對(duì)應(yīng))。各微凸點(diǎn)電極37的形狀及大小都是任意的，例如可以是，直徑或一邊為數(shù)μm的圓形或矩形。這時(shí)的狀態(tài)如圖2(d)所示。這些微凸點(diǎn)電極37分別通過(guò)多層布線結(jié)構(gòu)30內(nèi)的布線層32、33或34和導(dǎo)電體35或36，與溝槽13內(nèi)部的對(duì)應(yīng)的導(dǎo)電插頭15電氣連接。這樣，位于多層布線結(jié)構(gòu)30表面的微凸點(diǎn)電極37和位于多層布線結(jié)構(gòu)30下方的導(dǎo)電插頭15在電氣上互相連接，通過(guò)它，Si基板11的縱向(層疊方向)能互相電氣連接。另一方面，形成于Si基板11上的MOS晶體管(即形成于基板11上的電路)能根據(jù)需要，通過(guò)金屬布線膜20與多層布線結(jié)構(gòu)30和導(dǎo)電插頭15電氣連接，所以也能夠通過(guò)微凸點(diǎn)電極37和導(dǎo)電插頭15對(duì)MOS晶體管(即形成于基板11上的電路)進(jìn)行電氣信號(hào)的輸入/輸出。
微凸點(diǎn)電極37可以使另行形成的導(dǎo)電材料片固定于多層布線結(jié)構(gòu)30表面的規(guī)定位置而形成，也可以直接利用電鍍法等將導(dǎo)電材料選擇性地堆積于多層布線結(jié)構(gòu)30的表面而形成。另外，可利用多層布線結(jié)構(gòu)30的導(dǎo)電體36等形成微凸點(diǎn)電極37。例如可使導(dǎo)電體36上端露出或凸出于多層布線結(jié)構(gòu)30的表面而形成，將其作為微凸點(diǎn)電極37。
如上所述形成的具有MOS晶體管(電路)的Si基板(Si晶片)11和形成于基板11的多層布線結(jié)構(gòu)30構(gòu)成第1半導(dǎo)體電路層1。
接著，利用形成于多層布線結(jié)構(gòu)30表面的微凸點(diǎn)電極37，使第1半導(dǎo)體電路層1固定于支持基板40。換言之，利用微凸點(diǎn)電極37，第1半導(dǎo)體電路層1和支持基板40間進(jìn)行機(jī)械連接?？梢允褂美绮Ａ?、單晶硅制的晶片等作為支持基板40，但這里用Si晶片(內(nèi)裝半導(dǎo)體電路的LSI晶片)。利用微凸點(diǎn)電極37，第1半導(dǎo)體電路層1也與由Si晶片構(gòu)成的支持基板40內(nèi)形成的半導(dǎo)體電路電氣連接。作為Si晶片可以是未內(nèi)裝半導(dǎo)體電路的單純的晶片。
在該狀態(tài)下，在多層布線結(jié)構(gòu)30和支持基板40之間空出與微凸點(diǎn)電極37厚度相當(dāng)?shù)拈g隙。因此，將電氣絕緣的粘接劑39充填于該間隙中并使其固化。作為粘接劑39可使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂等。這樣，利用粘接劑39和微凸點(diǎn)電極37，第半導(dǎo)體電路層1與支持基板40在電氣上、機(jī)械上進(jìn)行連接。
還有，在支持基板40由玻璃形成時(shí)或未內(nèi)裝半導(dǎo)體電路的半導(dǎo)體晶片形成時(shí)，微凸點(diǎn)電極37就只能用于第1半導(dǎo)體電路層1和支持基板40間的機(jī)械連接用。在這種情況下，可以省去微凸點(diǎn)電極37，也可以將第1半導(dǎo)體電路層1和支持基板40直接粘接。
其后，一邊利用支持基板40支持第1半導(dǎo)體電路層1，一邊利用機(jī)械研磨法及CMP法研磨Si基板11的背面(第2主面)一側(cè)直至離開(kāi)內(nèi)部各溝槽13下端的距離為例如1μm左右為止，使基板11整體厚度減薄。以后用1a表示經(jīng)如此研磨減薄的第1半導(dǎo)體電路層1。這時(shí)的狀態(tài)如圖2(e)所示。
然后，利用濕法蝕刻或等離子蝕刻等各向同性蝕刻選擇性地除去減薄后的第1半導(dǎo)體電路層1a(即Si基板11)背面一側(cè)，如圖3(f)所示，使覆蓋溝槽13的內(nèi)壁面的SiO2膜14露出于第1半導(dǎo)體電路層1a背面一側(cè)。此時(shí)的蝕刻量調(diào)整成在蝕刻結(jié)束時(shí)導(dǎo)電插頭15的下端僅凸出于基板11的背面規(guī)定距離。
然后，如圖3(g)所示，在基板11的表面和露出的SiO2膜14上利用CVD法等已知的方法形成SiO2膜41。SiO2膜41的厚度為例如0.2μm左右。其后，通過(guò)用CMP法研磨基板11的背面一側(cè)，與該SiO2膜41一起，選擇性地除去SiO2膜14，如圖4(h)所示，使溝槽13內(nèi)部的導(dǎo)電插頭15的下端露出。殘留的SiO2膜41覆蓋基板11背面的導(dǎo)電插頭15和SiO2膜14以外的部分，基板11的背面一側(cè)整體變得平坦。換言之，第1半導(dǎo)體電路層1a的整個(gè)背面都變得平坦。
此后，利用已知的方法如圖4(i)所示，分別在露出的各導(dǎo)電插頭15的下端形成微凸點(diǎn)電極42。這些微凸點(diǎn)電極42在處于例如圖4(h)所示狀態(tài)的基板11(第1半導(dǎo)體電路層1a)的整個(gè)背面形成導(dǎo)電膜(圖中未示出)后，能利光刻法及蝕刻法選擇性地除去該導(dǎo)電膜形成，也能使用剝離法或電鍍法形成。使用剝離法時(shí)，首先在處于圖4(h)示出的狀態(tài)的基板1a的整個(gè)背面上形成在應(yīng)形成微凸點(diǎn)電極42的部位有通孔的保護(hù)膜(圖中未示出)，接著，在該保護(hù)膜上形成導(dǎo)電層(圖中未示出)后剝?nèi)ピ摫Ｗo(hù)膜，于是，通過(guò)該保護(hù)膜的通孔選擇性地只留下與半導(dǎo)體電路層1a的背面接觸的所述導(dǎo)電膜的部分，成為電極42。各電極42固定于對(duì)應(yīng)的導(dǎo)電插頭15下端。用電鍍法時(shí)，也能和剝離法同樣地形成。
接著，如以下所述，使第2半導(dǎo)體電路層2固定在第1半導(dǎo)體電路層1a的背面。在這里，第2半導(dǎo)體電路層2由于具有和第1半導(dǎo)體電路層1大致相同的構(gòu)成，所以在對(duì)應(yīng)的要素上標(biāo)注與第1半導(dǎo)體電路層1的情況相同的標(biāo)號(hào)，其說(shuō)明省略。還有，根據(jù)需要，當(dāng)然可以將第2半導(dǎo)體電路層2做成與第1半導(dǎo)體電路層1不同的構(gòu)成。
在第2半導(dǎo)體電路層2的多層布線結(jié)構(gòu)30的表面，如圖5(j)所示，在與設(shè)置于第1半導(dǎo)體電路層1a(Si晶片11)的背面的與微凸點(diǎn)電極42對(duì)應(yīng)的(相互重疊的)位置上分別形成微凸點(diǎn)電極43。這些電極43通過(guò)分別與第1半導(dǎo)體電路層1a的對(duì)應(yīng)的電極42熔敷而接合。第2半導(dǎo)體電路層2這樣固定于第1半導(dǎo)體電路層1a的背面一側(cè)(機(jī)械地連接)，同時(shí)也進(jìn)行兩電路層1a及2之間的電氣連接。這時(shí)，在兩半導(dǎo)體電路層1a和2之間產(chǎn)生與電極42與43的厚度之和相當(dāng)?shù)拈g隙。這時(shí)的狀態(tài)如圖5(j)所示。
在這里，電極43和電極42通過(guò)‘熔敷’接合，但并不限于此，也可以用任何方法使電極43和電極42接合。例如在室溫或加熱下通過(guò)直接對(duì)電極43和電極42加壓使它們接觸，從而互相壓接在一起，也可以?shī)A著接合用的金屬使電極43和電極42接觸后通過(guò)對(duì)該接合用的金屬加熱使其熔融以進(jìn)行接合。
然后，如圖6(k)所示，在第1及第2半導(dǎo)體電路層1a和2之間的間隙中利用注入法等充填入電氣絕緣性的粘接劑44并使其固化。就這樣，完成兩半導(dǎo)體電路層1a和2之間的機(jī)械連接和電氣連接。作為粘接劑44可使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂等。
還有，可以在接合前將粘接劑44涂布于第1及第2半導(dǎo)體電路層1a和2的對(duì)向面(或任一對(duì)向面)上，在第1及第2半導(dǎo)體電路層1a和2接合時(shí)使粘接劑44充填于它們之間的間隙中，同時(shí)還從該間隙擠出多余的粘接劑44，以此代替將粘接劑44充填于接合后的第1及第2半導(dǎo)體電路層1a和2之間的間隙。在這種情況下，除去多余的粘接劑44后，再使上述間隙內(nèi)的粘接劑44固化。
此后，對(duì)于與第1半導(dǎo)體電路層1a接合的第2半導(dǎo)體電路層2，與第1半導(dǎo)體電路層1a的情況相同，用機(jī)械研磨法及CMP法研磨Si基板(晶片)11的背面一側(cè)，直至離開(kāi)各溝槽13下端的距離例如為1μm左右。以后用2a表示經(jīng)如此減薄的第2半導(dǎo)體電路層2(參照?qǐng)D7(l))。
然后，利用和第1半導(dǎo)體電路層1a的情況同樣的方法，選擇性地除去第2半導(dǎo)體電路層2a的基板(晶片)11的下部，使溝槽13內(nèi)部的SiO2膜41露出，在基板11的背面和露出的SiO2膜14上形成SiO2膜41，選擇性地除去SiO2膜41和SiO2膜14，使導(dǎo)電插頭15下端露出，再在露出的導(dǎo)電插頭15下端分別形成微凸點(diǎn)電極42。這樣，半導(dǎo)體電路層2a的構(gòu)成如圖7(l)所示。圖7(l)的第2半導(dǎo)體電路層2a實(shí)際上和圖4(i)所示的第1半導(dǎo)體電路層1a處于實(shí)質(zhì)上相同狀態(tài)。
在該半導(dǎo)體器件是由第1及第2半導(dǎo)體電路層1a及2a構(gòu)成的兩層結(jié)構(gòu)的三維層疊半導(dǎo)體器件時(shí)，形成于第2半導(dǎo)體電路層2a的背面一側(cè)的微凸點(diǎn)電極42可作為外部電路連接用微凸點(diǎn)電極使用。在這種情況下，第2半導(dǎo)體電路層2a的背面由于微凸點(diǎn)電極42以外的部位被SiO2膜14和SiO2膜41覆蓋，所以沒(méi)有妨礙。
該半導(dǎo)體器件具有第3或其以上的半導(dǎo)體電路層時(shí)，可根據(jù)需要利用同上的方法重疊于第2半導(dǎo)體電路層2a上，依次層疊·固定第3、第4、第5…半導(dǎo)體電路層(圖中未示出)，制造出三層結(jié)構(gòu)、四層結(jié)構(gòu)、五層結(jié)構(gòu)的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件。
在這一階段，從圖7(l)可知，第1半導(dǎo)體電路層1a內(nèi)部的電路，一方面可以通過(guò)第1半導(dǎo)體電路層1a內(nèi)的多層布線結(jié)構(gòu)30中的布線和微凸點(diǎn)電極37，與上方的支持基板40內(nèi)的電路電氣連接，另一方面，可以通過(guò)第1半導(dǎo)體電路層1a內(nèi)的導(dǎo)電插頭15和微凸點(diǎn)電極42及43以及第2半導(dǎo)體電路層2a內(nèi)的多層布線結(jié)構(gòu)30中的布線，與第2半導(dǎo)體電路層2a內(nèi)的電路電氣連接。同樣，第2半導(dǎo)體電路層2a內(nèi)的電路可以通過(guò)第2半導(dǎo)體電路層2a內(nèi)的導(dǎo)電插頭15和微凸點(diǎn)電極42(及43)，與下方的外部電路或第3半導(dǎo)體電路層內(nèi)的電路電氣連接。
如上所述，按照本發(fā)明實(shí)施方式1的半導(dǎo)體器件的制造方法，首先，在構(gòu)成第1半導(dǎo)體電路層1的Si基板(Si晶片)11內(nèi)部規(guī)定位置上，從其表面一側(cè)起形成多個(gè)內(nèi)壁面被SiO2膜14覆蓋的規(guī)定深度的溝槽13，從基板11表面一側(cè)將導(dǎo)電材料充填于該溝槽13內(nèi)部形成導(dǎo)電插頭15。然后，從基板11表面一側(cè)起在基板11表面上形成所要的半導(dǎo)體元件(這里是MOS晶體管)，使其構(gòu)成所要的電路，并與溝槽13(即導(dǎo)電插頭15)不重疊，在其上隔著層間絕緣膜19形成多層布線結(jié)構(gòu)30后，在該多層布線結(jié)構(gòu)30的表面形成多個(gè)與導(dǎo)電插頭15電氣連接的微凸點(diǎn)電極37。而且，使用這些微凸點(diǎn)電極37，將具有多層布線結(jié)構(gòu)30的Si基板11固定于支持基板40的一個(gè)面上。此后，從其背面一側(cè)選擇性地除去固定于支持基板40的Si基板11，減薄Si基板11本身的厚度，以使覆蓋溝槽13的內(nèi)壁面(露出面)的SiO2膜14露出于基板11的背面一側(cè)。接著，通過(guò)選擇性地除去露出于基板11的背面一側(cè)的SiO2膜14，使導(dǎo)電插頭15露出于基板11的背面一側(cè)，在其露出端形成微凸點(diǎn)電極42。這一點(diǎn)對(duì)于第2半導(dǎo)體電路層2、和第3、第4、第5…半導(dǎo)體電路層都一樣。
這些工序可以用已公知的工藝(例如，CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)執(zhí)行。另外，多層布線結(jié)構(gòu)30表面的微凸點(diǎn)電極37和形成于溝槽13內(nèi)部并一端露出于基板11的背面一側(cè)的導(dǎo)電插頭15間的電氣連接由于可利用多層布線結(jié)構(gòu)30的內(nèi)部金屬布線和形成于層間絕緣膜19上的布線膜20來(lái)進(jìn)行，所以多層布線結(jié)構(gòu)30內(nèi)部的布線(布線層32、33、34和導(dǎo)電體35、36)、布線膜20、和導(dǎo)電插頭15成為沿層疊方向貫穿第1半導(dǎo)體電路層1a的‘埋入布線’。因而，通過(guò)使用該埋入布線和微凸點(diǎn)電極37(或微凸點(diǎn)電極42及43)，能容易地實(shí)現(xiàn)支持基板40和第1半導(dǎo)體電路層1a之間(或者，第1半導(dǎo)體電路層1a和第2半導(dǎo)體電路層2a之間、再有第2半導(dǎo)體電路層2a以后的相鄰的半導(dǎo)體電路層之間)的層疊方向上的電氣連接。
另外，按照本發(fā)明實(shí)施方式1的半導(dǎo)體器件的制造方法，從Si基板(晶片)11的表面(第1主面)一側(cè)起形成溝槽13并向這些溝槽13充填導(dǎo)電材料，同時(shí)溝槽13不貫穿多層布線結(jié)構(gòu)30和層間絕緣膜19。因此，在不能從基板11的背面(第2主面)一側(cè)起形成溝槽13和充填導(dǎo)電材料時(shí)，或者不能或難以形成貫穿多層布線結(jié)構(gòu)30的溝槽13時(shí)，本制造方法相當(dāng)適用。即能應(yīng)對(duì)因第1半導(dǎo)體電路層1a內(nèi)的半導(dǎo)體元件或布線的配置、或多層布線結(jié)構(gòu)30內(nèi)的布線的配置造成的制約。這對(duì)于第2半導(dǎo)體電路層2a及其以后的半導(dǎo)體電路層也是同樣的。
還有，上述例子中，表示在支持基板40之下依序?qū)盈B·固定第1半導(dǎo)體電路層1a和第2半導(dǎo)體電路層2a的情形，但是當(dāng)然也可以將支持基板40的方向上下顛倒，在支持基板40之上依序?qū)盈B·固定第1半導(dǎo)體電路層1a和第2半導(dǎo)體電路層2a。
另外，上述例子中，形成圖2(d)所示結(jié)構(gòu)的第1半導(dǎo)體電路層1后，利用電極37直接與支持基板40連接，此后，形成圖5(j)所示結(jié)構(gòu)的第2半導(dǎo)體電路層2后，利用微凸點(diǎn)電極42和43直接與第1半導(dǎo)體電路層1連接，但本實(shí)施方式的制造方法不限于此。例如，可以如以下所述進(jìn)行。即首先制造好圖2(d)示出的結(jié)構(gòu)的第1半導(dǎo)體電路層1和圖5(j)示出的結(jié)構(gòu)的第2半導(dǎo)體電路層2。此后使第1半導(dǎo)體電路層1固定于支持基板40后加工第1半導(dǎo)體電路層1的背面，形成具有圖4(i)示出的結(jié)構(gòu)的第1半導(dǎo)體電路層1a。接著將圖5(j)示出的結(jié)構(gòu)的第2半導(dǎo)體電路層2固定于第1半導(dǎo)體電路層1a后加工第2半導(dǎo)體電路層2的背面，形成具有圖7(l)示出的結(jié)構(gòu)的第2半導(dǎo)體電路層2a。
再有，具有上述構(gòu)成的晶片尺寸的三維層疊半導(dǎo)體器件，也可以不分割由所層疊的多片晶片組成的晶片層疊體，而將其原封不動(dòng)地作為單一的晶片尺寸的三維層疊半導(dǎo)體器件使用，但是，當(dāng)然也可以在支持基板40的正交方向(層疊方向)進(jìn)行適當(dāng)切割，分成多個(gè)部分，作為比晶片尺寸小的多個(gè)三維層疊半導(dǎo)體器件使用。
實(shí)施方式2圖8(a)～圖13(i)為表示本發(fā)明實(shí)施方式2的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。該實(shí)施方式2為將半導(dǎo)體芯片疊置以制造具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的例子。
上述實(shí)施方式1中，第1及第2半導(dǎo)體電路層1a和2a都用Si晶片構(gòu)成，但本實(shí)施方式2中，不同之處在于第1及第2半導(dǎo)體電路層1a’和2a’分別由配置于同一平面內(nèi)的多片Si芯片構(gòu)成。本實(shí)施方式中，為便于說(shuō)明，如圖13(i)所示，假設(shè)第1半導(dǎo)體電路層1a’由配置于同一平面內(nèi)的兩片Si芯片51a和52a構(gòu)成，并且第2半導(dǎo)體電路層2a’由配置于同一平面內(nèi)的兩片Si芯片61a和62a構(gòu)成，以此進(jìn)行說(shuō)明。
首先，最初和實(shí)施方式1的情況一樣，形成具有圖2(d)所示構(gòu)成的第1半導(dǎo)體電路層1。然后，對(duì)該第1半導(dǎo)體電路層1用已知的方法進(jìn)行切割，得到如圖8(a)所示的兩片Si芯片51和52。切割方向?yàn)橄鄬?duì)Si基板11正交的方向(層疊方向)。還有，Si芯片51和52當(dāng)然也可用別的方法制造。
接著，利用形成于Si芯片51和52的多層布線結(jié)構(gòu)30表面的微凸點(diǎn)電極37，將Si芯片51和52分別固定(機(jī)械連接)于支持基板40的一面的規(guī)定部位。作為支持基板40，可使用例如玻璃、單晶硅制的晶片等，但是在這里采用內(nèi)裝半導(dǎo)體電路的Si晶片。利用微凸點(diǎn)電極37，將Si芯片51和52與形成于由Si晶片構(gòu)成的支持基板40內(nèi)的半導(dǎo)體電路電氣連接。
圖8(a)中雖只示出一個(gè)連接Si芯片51用的微凸點(diǎn)電極37，但是當(dāng)然實(shí)際上用多個(gè)微凸點(diǎn)電極37進(jìn)行連接。這一點(diǎn)對(duì)于Si芯片5也一樣。
在該狀態(tài)下，Si芯片51和52的多層布線結(jié)構(gòu)30和支持基板40之間，分別空出與微凸點(diǎn)電極37厚度相當(dāng)?shù)拈g隙。因而，雖然和實(shí)施方式1的情況同樣地將電氣絕緣的粘接劑53充填入該間隙中并使其固化，但又與實(shí)施方式1不同，為了增強(qiáng)粘接劑53的粘接強(qiáng)度，又填埋Si芯片51和52間的間隙，因此使得粘接劑53的厚度大大增加。這樣，如圖8(b)所示，使Si芯片51和52的背面一側(cè)的一部分以外埋沒(méi)于粘接劑53中。作為粘接劑53可使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂等。這樣，最終利用粘接劑53和微凸點(diǎn)電極37，將Si芯片51和52與支持基板40機(jī)械·電氣連接。就這樣，形成具有Si芯片51和52的第1半導(dǎo)體電路層1’。
還有，在支持基板40由玻璃形成的情況下或由未內(nèi)裝半導(dǎo)體電路的半導(dǎo)體晶片形成的情況下，微凸點(diǎn)電極37只為Si芯片51和52與支持基板40之間的機(jī)械連接所用。
其后，一邊利用支持基板40成一整體地支持Si芯片51和52，一邊利用CMP法研磨兩Si芯片51和52的Si基板11的背面(第2主面)一側(cè)直至離開(kāi)內(nèi)部的各溝槽13下端的距離為例如1μm左右為止，減薄Si芯片51和52整體厚度，以后用51a和52a表示經(jīng)如此研磨減薄后的Si芯片51和52。另外，以后用1a’表示經(jīng)如此研磨減薄后的第1半導(dǎo)體電路層1’。
然后，利用濕法蝕刻或等離子蝕刻等各向同性蝕刻法選擇性地除去兩芯片51a和52a的Si基板11背面一側(cè)，如圖9(c)所示，使溝槽13內(nèi)部的SiO2膜14露出。此時(shí)的蝕刻量調(diào)整成在蝕刻結(jié)束后溝槽13內(nèi)部的導(dǎo)電插頭15下端僅凸出于基板11的背面規(guī)定距離，或粘接劑53的露出面和基板11的背面成同一平面。
然后，如圖9(d)所示，在基板11的背面和從該面露出的SiO2膜14上用CVD法等已知的方法形成厚0.2μm左右的SiO2膜41。而且，通過(guò)用CMP法研磨這樣形成的SiO2膜41及SiO2膜14直至導(dǎo)電插頭15的下端露出，從而選擇性地與SiO2膜41一起除去SiO2膜14，如圖10(e)所示，使導(dǎo)電插頭15的下端露出。殘留的SiO2膜41覆蓋著各芯片51a和52a的基板11的背面的除導(dǎo)電插頭15以外的部分和粘接劑53的露出面，上述這些均變得平坦。換言之，由芯片51a和52a組成的第1半導(dǎo)體電路層1a’整個(gè)背面都變得平坦。
此后，利用已知的方法，如圖10(f)所示，在露出的各導(dǎo)電插頭15下端分別形成微凸點(diǎn)電極42。這些微凸點(diǎn)電極42可用和實(shí)施方式1所述的相同方法形成。
然后，如圖11(g)所示，將形成第2半導(dǎo)體電路層2’的兩片Si芯片61和62分別固定于形成第1半導(dǎo)體電路層1a’的芯片51a和52a的背面的規(guī)定位置上。這里，Si芯片61和62由于分別具有與Si芯片51和52幾乎相同的構(gòu)成，所以在對(duì)應(yīng)的要素上標(biāo)注與Si芯片51和52的情況相同的標(biāo)號(hào)，其說(shuō)明省略。還有，當(dāng)然也可以根據(jù)需要把Si芯片61和62做成與芯片51和52結(jié)構(gòu)不同的芯片。
在Si芯片61和62的多層布線結(jié)構(gòu)30表面，如圖11(g)所示，在與形成于Si芯片51a和52a的背面的微凸點(diǎn)電極42對(duì)應(yīng)的位置上，分別形成微凸點(diǎn)電極43。這些微凸點(diǎn)電極43分別通過(guò)與Si芯片51a和52a的對(duì)應(yīng)的電極42熔敷而接合，當(dāng)然也可以用其它任意的方法接合。形成第2半導(dǎo)體電路層2’的Si芯片61和62就這樣地分別固定于形成第1半導(dǎo)體電路層1a’的Si芯片51a和52a的背面一側(cè)，同時(shí)也在這兩層半導(dǎo)體電路層1a’和2’間進(jìn)行電氣連接。這時(shí)，如圖11(g)所示，半導(dǎo)體電路層1a’和2’間空開(kāi)與電極42和43厚度之和相當(dāng)?shù)拈g隙。
然后，如圖12(h)所示，在第1及第2半導(dǎo)體電路層1a’和2’之間的間隙中利用注入法等充填電氣絕緣的粘接劑44并使其固化。此時(shí)，為了利用粘接劑44增加粘接強(qiáng)度，有由于填埋Si芯片61和62之間的間隙，使粘接劑44的厚度十分厚。這樣，如圖12(h)所示，Si芯片61和62的背面一側(cè)的一部以外被埋沒(méi)于粘接劑44中。通過(guò)這樣，形成第1及第2半導(dǎo)體電路層1a’和2’的Si芯片51a和52a及Si芯片61和62間的電氣·機(jī)械連接得以完成。粘接劑44可以使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂等。
然后，對(duì)于第2半導(dǎo)體電路層2’的Si芯片61及62，利用機(jī)械研磨法及CMP法對(duì)Si基扳11的下部進(jìn)行研磨，直至離開(kāi)內(nèi)部的各溝槽13的下端的距離為例如1μm左右為止，使基板11減薄。以后，分別用Si芯片61a和62a表示厚度經(jīng)如此減薄后的Si芯片61和62。另外，以后用2a’表示經(jīng)如此研磨減薄后的第2半導(dǎo)體電路層2’。
然后，利用和形成第1半導(dǎo)體電路層1a’的Si芯片51a和52a的情況同樣的方法，選擇性地除去形成第2半導(dǎo)體電路層2a’的Si芯片61a和62a的基板11下部，使溝槽13內(nèi)部的SiO2膜14露出，選擇性地除去SiO2膜14，在露出的割導(dǎo)電插頭15下端分別形成微凸點(diǎn)電極42。這樣，第2半導(dǎo)體電路層2a’的構(gòu)成就如圖13(i)所示。圖13(i)示出的第2半導(dǎo)體電路層2a’(即Si芯片61a及62a)實(shí)際上為和圖10(f)示出的第1半導(dǎo)體電路層1a’(即Si芯片51a及52a)相同的狀態(tài)。
該半導(dǎo)體器件為由第1及第2半導(dǎo)體電路層1a’和2a’構(gòu)成的兩層結(jié)構(gòu)的情況下，形成于第2半導(dǎo)體電路層2a’(即Si芯片61a及62a)的背面的微凸點(diǎn)電極42可作為外部電路連接用的微凸點(diǎn)電極使用。該半導(dǎo)體器件具有第3或其以上的半導(dǎo)體電路層時(shí)，可以根據(jù)需要用同上的方法將第3、第4、第5…半導(dǎo)體電路層(圖中未示出)層疊·固定，制造出具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件。
如以上所述，本發(fā)明實(shí)施方式2的半導(dǎo)體器件的制造方法，首先對(duì)構(gòu)成第1半導(dǎo)體電路層1’的Si芯片51和52，在該Si基板11內(nèi)部規(guī)定位置從其表面一側(cè)起分別形成多條用絕緣膜14覆蓋內(nèi)壁面的規(guī)定深度的溝槽13，從基板11表面一側(cè)將導(dǎo)電材料充填于該溝槽13內(nèi)部形成導(dǎo)電插頭15。然后，從基板11表面一側(cè)起，為構(gòu)成所要電路，在基板11表面形成所需的半導(dǎo)體元件(這里是MOS晶體管)，使其與溝槽13(即導(dǎo)電插頭15)不重疊，在其上隔著層間絕緣膜19形成多層布線結(jié)構(gòu)30后，在該多層布線結(jié)構(gòu)30表面形成多個(gè)與導(dǎo)電插頭15電氣連接的微凸點(diǎn)電極37。而且，使用這些微凸點(diǎn)電極37，將具有多層布線結(jié)構(gòu)30的Si芯片51和52固定于支持基板40的一面的規(guī)定部位。此后，通過(guò)將固定于支持基板40的Si芯片51a和52a從其背面一側(cè)選擇性地除去，減薄Si芯片51a和52a，使覆蓋溝槽13的內(nèi)壁面(露出面)的SiO2膜14露出于Si芯片51a和52a的背面一側(cè)。接著，通過(guò)選擇性地除去露出于Si芯片51a和52a的背面一側(cè)的SiO2膜14，使導(dǎo)電插頭15露出于Si芯片51a和52a的背面一側(cè)，在其露出端形成微凸點(diǎn)電極42。這一點(diǎn)對(duì)于第2半導(dǎo)體電路層2或第3、第4、第5…半導(dǎo)體電路層也一樣。
這些工序都可以利用已知的工藝(例如CVD法、各向同性蝕刻、機(jī)械研磨法、CMP法等)進(jìn)行。另外，多層布線結(jié)構(gòu)30的表面電極37與形成于芯片51a和52a溝槽13的內(nèi)部而且露出于基板11的背面一側(cè)的導(dǎo)電插頭15間的電氣連接可利用多層布線結(jié)構(gòu)30的內(nèi)部的金屬布線和形成于層間絕緣膜19上的布線膜20來(lái)進(jìn)行，所以多層布線結(jié)構(gòu)30的內(nèi)部的布線(布線層32、33、34和導(dǎo)電體35、36)、布線膜20和導(dǎo)電插頭15成為在層疊方向上貫穿第1半導(dǎo)體電路層1a’(即芯片51a和52a)的‘埋入布線’。因此，通過(guò)使用這一埋入布線和微凸點(diǎn)電極37(或微凸點(diǎn)電極42及43)，可以在支持基板40和第1半導(dǎo)體電路層1a’(芯片51a和52a)之間(或第1半導(dǎo)體電路層1a’和第2半導(dǎo)體電路層2a’(芯片61a和62a)之間、還有第2半導(dǎo)體電路層2a’以下的相鄰的半導(dǎo)體電路層之間)的層疊方向上能容易地實(shí)現(xiàn)電氣連接。
另外，本發(fā)明實(shí)施方式2的半導(dǎo)體器件的制造方法，可以從各芯片51、52、61、62的Si基板11的表面一側(cè)(第1主面)起形成溝槽13和向這些溝槽13充填導(dǎo)電材料，同時(shí)，溝槽13不貫穿多層布線結(jié)構(gòu)30和層間絕緣膜19。因此，在不能形成溝槽13和從基板11的背面一側(cè)(第2主面)充填導(dǎo)電材料時(shí)、或者不能或難以形成貫穿多層布線結(jié)構(gòu)30的溝槽13時(shí)，該制造方法相當(dāng)適用。即能夠應(yīng)對(duì)因第1半導(dǎo)體電路層1a’的配置或多層布線結(jié)構(gòu)30內(nèi)的布線的配置造成的制約。這一點(diǎn)對(duì)于第2半導(dǎo)體電路層2a及其以后的半導(dǎo)體電路層也是同樣的。
還有，上述示例中，表示在支持基板40之下將第1半導(dǎo)體電路層1a’(芯片51a和52a)和第2半導(dǎo)體電路層2a’(芯片61a和62a)依序?qū)盈B、固定的情形，但當(dāng)然也可以將支持基板40的方向上下顛倒，在支持基板40之上依序?qū)盈B、固定第1半導(dǎo)體電路層1a’和第2半導(dǎo)體電路層2a’。
另外，具有上述構(gòu)成的三維層疊半導(dǎo)體器件也可以原封不動(dòng)使用，但是也可以沿與支持基板40正交的方向(層疊方向)進(jìn)行切割，分割成多個(gè)部分使用。在這種情況下，分割而成的各部分成為三維層疊半導(dǎo)體器件。
第1及第2半導(dǎo)體電路層1a’和2a’也可以分別由單一的Si芯片(即單一的芯片狀Si基板或Si構(gòu)件)構(gòu)成。
實(shí)施方式3圖14(a)～圖16(f)為表示本發(fā)明實(shí)施方式3的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。上述實(shí)施方式1、2中，充填入溝槽及其內(nèi)部的導(dǎo)電材料只貫穿Si基板，未貫穿多層布線結(jié)構(gòu)，但在實(shí)施方式3中，充填入溝槽及其內(nèi)部的導(dǎo)電材料不僅貫穿Si基板，而且也貫穿多層布線結(jié)構(gòu)，在這一點(diǎn)上不同于實(shí)施方式1及2。另外，這里使用Si晶片進(jìn)行說(shuō)明，但和實(shí)施方式2的情形一樣，當(dāng)然也可以將Si晶片替換為一片或兩片及其以上的Si芯片。
首先，最初如圖14(a)所示，準(zhǔn)備由單晶硅構(gòu)成的晶片(Si晶片)11作為半導(dǎo)體基板。然后在該晶片11表面(第1主面)形成絕緣膜12，用SiO2膜覆蓋該整個(gè)表面。此時(shí)的狀態(tài)如圖14(a)所示。
然后，在未形成基板11的表面的溝槽11的部位，換言之，在和基板11表面的溝槽13不重疊的位置上，用已知的方法形成所要個(gè)數(shù)的MOS晶體管，構(gòu)成所需的電路。各MOS晶體管由在基板11內(nèi)部空開(kāi)一定間隙而形成的一對(duì)源極·漏極區(qū)域16、在這些源極·漏極區(qū)域16之間形成于柵極絕緣膜12b上的柵極18構(gòu)成。柵極絕緣膜12b由在與SiO2膜12的形成工序不同的工序中形成的SiO2膜形成。即在應(yīng)形成柵極絕緣膜12b的部分選擇性地除去SiO2膜12，此后通過(guò)重新在相同部位形成SiO2膜而形成。此時(shí)的狀態(tài)如圖14(b)所示。
然后，如圖15(c)所示，在絕緣膜12上在基板11整個(gè)面上形成層間絕緣膜19，利用該層間絕緣膜19覆蓋MOS晶體管及從其露出的整個(gè)面。層間絕緣膜19可以由已知的有機(jī)或無(wú)機(jī)的絕緣材料形成。而且選擇性地蝕刻層間絕緣膜19，分別形成直達(dá)所要的源極·漏極區(qū)域16的貫穿孔。然后，利用已知的方法將導(dǎo)電材料21充填于與絕緣膜19的源極·漏極區(qū)域16對(duì)應(yīng)的貫穿孔內(nèi)部。此后，在將導(dǎo)電的金屬膜(圖中未示出)形成于絕緣膜19上后，選擇性地蝕刻該金屬膜，得到制成布線圖形的金屬布線膜20。該金屬布線膜20分成若干個(gè)布線部分，圖15(c)中，一個(gè)布線部分通過(guò)充填于層間絕緣膜19的對(duì)應(yīng)的貫穿孔的內(nèi)部的導(dǎo)電材料21與源極·漏極區(qū)域16電氣連接。
接著，在金屬布線膜20上利用已知的方法形成多層布線結(jié)構(gòu)30A。該多層布線結(jié)構(gòu)30A具有絕緣材料31、埋入絕緣材料31的內(nèi)部的三個(gè)布線層32、33、34、以及主要用于這些布線層32、33、34層間連接的導(dǎo)電體35、36、38。導(dǎo)電體35、36、38通常埋設(shè)于形成在絕緣材料31上的通路孔中，但并不限于此，絕緣材料31可由單一的電氣絕緣材料形成，但大多由多層不同的電氣絕緣材料層組成的層疊體形成。多層布線結(jié)構(gòu)30A的構(gòu)成、使用材料、形成方法由于均為已知，所以不再詳細(xì)說(shuō)明。
具有MOS晶體管的Si基板(Si晶片)11、和形成于基板11上的多層布線結(jié)構(gòu)30A構(gòu)成第1半導(dǎo)體電路層1A。
接著，用已知的方法從多層布線結(jié)構(gòu)30A表面一側(cè)起，依次選擇性地蝕刻多層布線結(jié)構(gòu)30、金屬布線膜20、層間絕緣膜19、SiO2膜12、以及Si基板11，以如圖15(d)所示在Si基板11上的規(guī)定位置形成多條規(guī)定深度的溝槽13。這些溝槽13沿其上下方向(厚度方向)貫穿多層布線結(jié)構(gòu)30A，同時(shí)還深達(dá)基板11內(nèi)部(溝槽13通常深入基板11內(nèi)，離基板11表面約30～50μm左右)，但未貫穿基板11。這些溝槽13分別配置在應(yīng)形成埋入布線(導(dǎo)電插頭)的部位。此后，利用已知的方法(例如CVD法)，用SiO2膜14覆蓋溝槽13的露出面(內(nèi)壁面)。該SiO2膜14也覆蓋多層布線結(jié)構(gòu)30A表面。
然后，在用SiO2膜14覆蓋內(nèi)壁面(露出面)的各溝槽13內(nèi)部，從多層布線結(jié)構(gòu)30A表面一側(cè)起，用已知的方法選擇性地埋入適當(dāng)?shù)膶?dǎo)電材料。例如可以用實(shí)施方式1中所述的方法。即利用CVD法在多層布線結(jié)構(gòu)30A的整個(gè)面上淀積導(dǎo)電材料的膜后，利用蝕刻法，或機(jī)械研磨法和CMP(Chemical Mechenical Polishing；化學(xué)機(jī)械研磨)法的組合，選擇性地除去該導(dǎo)電材料膜的位于各溝槽13外部的部分，通過(guò)這樣，在各溝槽13內(nèi)部得到導(dǎo)電插頭15。作為該導(dǎo)電材料，可使用例如多晶硅等半導(dǎo)體、或鎢等金屬。此時(shí)的狀態(tài)如圖15(d)所示，各導(dǎo)電插頭15的上端露出于多層布線結(jié)構(gòu)30A表面。此后，如圖16(e)所示，在從多層布線結(jié)構(gòu)30的表面露出的導(dǎo)電插頭15每一個(gè)的上端，利用已知的方法分別形成微凸點(diǎn)電極37。
接著，利用形成于導(dǎo)電插頭15上端的微凸點(diǎn)電極37，如圖16(e)所示，將第1半導(dǎo)體電路層1A固定于由Si晶片組成的支持基板40上。換言之，實(shí)施第1半導(dǎo)體電路層1A和支持基板40間的機(jī)械連接。利用微凸點(diǎn)電極37，第l半導(dǎo)體電路層1A也與形成于由Si晶片組成的支持基板40內(nèi)的半導(dǎo)體電路電氣連接。
在該狀態(tài)下，在多層布線結(jié)構(gòu)30A和支持基板40之間空開(kāi)與微凸點(diǎn)電極37厚度相當(dāng)?shù)拈g隙。因而，能將電氣絕緣的粘接劑39充填于該間隙中并使其固化。粘接劑39可使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂。這樣，利用粘接劑39和微凸點(diǎn)電極37，將第1半導(dǎo)體電路層1A與支持基板40機(jī)械·電氣連接。這時(shí)的狀態(tài)如圖16(e)所示。
還有，在支持基板40由玻璃形成時(shí)或由未內(nèi)裝半導(dǎo)體電路的半導(dǎo)體晶片形成時(shí)，微凸點(diǎn)電極37只用于第1半導(dǎo)體電路層1A和支持基板40間的機(jī)械連接。
此后，和實(shí)施方式1的情況一樣，一邊利用支持基板40支持第1半導(dǎo)體電路層1A，一邊利用機(jī)械研磨法及CMP法研磨Si基板11的背面(第2主面)直至離內(nèi)部的各溝槽13下端的距離為例如1μm左右為止，使基板11整體的厚度減薄。以后用1Aa表示經(jīng)這樣研磨減薄的第1半導(dǎo)體電路層1A。
接著，和實(shí)施方式1的情況一樣地，利用濕法蝕刻或等離子體蝕刻等各向同性蝕刻選擇性地除去減薄后的基板11的背面一側(cè)，使溝槽13的內(nèi)部的SiO2膜14露出。此時(shí)的蝕刻量調(diào)整成在蝕刻結(jié)束后溝槽13內(nèi)部的導(dǎo)電插頭15的下端僅從基板11的背面突出規(guī)定的距離。
然后，和實(shí)施方式1的情況一樣地，在基板11的背面和露出的SiO2膜14上，利用CVD法等已知的方法形成厚度0.2μm左右的SiO2膜41。其后，通過(guò)用CMP法研磨如此形成的SiO2膜41，與該SiO2膜41一起，選擇性地除去SiO2膜14，如圖16(f)所示，使溝槽13內(nèi)部的導(dǎo)電插頭15的下端露出。殘留的SiO2膜41覆蓋半導(dǎo)體基板11背面的導(dǎo)電插頭15和SiO2膜14以外的部分，基板11的背面變得平坦。換言之，第1半導(dǎo)體電路層1Aa的整個(gè)背面都變得平坦。
此后，用已知的方法如圖16(f)所示，在露出的各導(dǎo)電插頭15下端形成各微凸點(diǎn)電極42。這些微凸點(diǎn)電極42的形成方法與實(shí)施方式1中所述的相同。
然后，與實(shí)施方式1中所述的相同，將第2半導(dǎo)體電路層(圖中未示出)固定于第1半導(dǎo)體電路層1Aa的背面。
在該半導(dǎo)體器件是由第1半導(dǎo)體電路層1Aa及圖中未示出的第2半導(dǎo)體電路層構(gòu)成的兩層結(jié)構(gòu)時(shí)，形成于第2半導(dǎo)體電路層的背面的微凸點(diǎn)電極42可作為外部電路連接用微凸點(diǎn)電極使用。該半導(dǎo)體器件具有第3或其以上的半導(dǎo)體電路層時(shí)，可以擇需用同上的方法將第3、第4、第5…半導(dǎo)體電路層(圖中未示出)層疊·固定，制造出具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件。
如以上所述，本發(fā)明實(shí)施方式3的半導(dǎo)體器件的制造方法，首先在構(gòu)成第1半導(dǎo)體電路層1A的Si基板(Si晶片)11的表面的規(guī)定位置上從其表面一側(cè)起形成所要的半導(dǎo)體元件(這里為MOS晶體管)，隔著層間絕緣膜19在其上面形成多層布線結(jié)構(gòu)30A。其后，從多層布線結(jié)構(gòu)30A(即Si基板11)的表面一側(cè)貫穿多層布線結(jié)構(gòu)30A和層間絕緣膜19到達(dá)基板11內(nèi)部，同時(shí)形成多條用SiO2膜14覆蓋內(nèi)壁面的規(guī)定深度的溝槽13。這些溝槽13做成與MOS晶體管不重疊。然后，從多層布線結(jié)構(gòu)30A的表面一側(cè)起，向各溝槽13的內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭15。然后，在這些導(dǎo)電插頭15的上端(即多層布線結(jié)構(gòu)30A一側(cè)的端部)分別形成微凸點(diǎn)電極37。而且，使用這些微凸點(diǎn)電極37將具有多層布線結(jié)構(gòu)30A的基板11固定于支持基板40。此后，通過(guò)將固定于支持基板40的基板11從其背面一側(cè)選擇性地除去以減薄，以使SiO2膜14露出于基板11的背面一側(cè)。接著，選擇性地除去露出于基板11的背面一側(cè)的SiO2膜14，從而使導(dǎo)電插頭15露出于基板11的背面一側(cè)。最后，在露出的導(dǎo)電插頭15端部形成微凸點(diǎn)電極42。這一點(diǎn)對(duì)于第2半導(dǎo)體電路層或其以后的半導(dǎo)體電路層(圖中未示出)也一樣。
這些工序都可以利用已知的工藝(例如CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)進(jìn)行。另外，多層布線結(jié)構(gòu)30A的表面一側(cè)的微凸點(diǎn)電極37直接與露出于同一表面一側(cè)的導(dǎo)電插頭15電氣連接，所以溝槽13內(nèi)部的導(dǎo)電插頭15本身成為在層疊方向上貫穿第1半導(dǎo)體電路層1Aa的‘埋入布線’。因而，通過(guò)使用該埋入布線和微凸點(diǎn)電極37(或微凸點(diǎn)電極42及43)，能夠容易地實(shí)現(xiàn)支持基板40和第1半導(dǎo)體電路層1Aa之間(或第1半導(dǎo)體電路層1Aa和第半2導(dǎo)體電路層之間，還有第2半導(dǎo)體電路層以后相鄰的半導(dǎo)體電路層之間)的層疊方向上的電氣連接。
另外，本發(fā)明實(shí)施方式3的半導(dǎo)體器件的制造方法中，溝槽13的形成和導(dǎo)電材料的充填可以從多層布線結(jié)構(gòu)30(即Si基板11)表面一側(cè)開(kāi)始進(jìn)行，同時(shí)溝槽13貫穿多層布線結(jié)構(gòu)30A和層間絕緣膜19。因而在無(wú)法從基板11的背面(第2主面)一側(cè)起形成溝槽13和充填導(dǎo)電材料的情況下、或能形成貫穿多層布線結(jié)構(gòu)30A的溝槽13的情況下，該制造方法相當(dāng)適用。即能夠應(yīng)對(duì)因第1半導(dǎo)體電路層1Aa內(nèi)半導(dǎo)體元件或布線的配置或多層布線結(jié)構(gòu)30A內(nèi)布線的配置造成的制約。這對(duì)于第2半導(dǎo)體電路層及其以后的半導(dǎo)體電路層都是同樣的。
實(shí)施方式4圖17(a)～圖20(h)為表示本發(fā)明實(shí)施方式4的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。上述實(shí)施方式1～3中，對(duì)溝槽13及其內(nèi)部充填導(dǎo)電材料從Si基板11(多層布線結(jié)構(gòu)30、30A)的表面一側(cè)起進(jìn)行。與此不同，在實(shí)施方式4中，對(duì)溝槽13及其內(nèi)部充填導(dǎo)電材料從Si基板11的背面一側(cè)起進(jìn)行。還有，本實(shí)施方式中使用Si晶片進(jìn)行說(shuō)明，但與實(shí)施方式2相同，當(dāng)然可以將Si晶片替換為一片或兩片及其以上的Si芯片。
首先，最初如圖17(a)所示，準(zhǔn)備Si晶片11作為半導(dǎo)體基板。然后，在該晶片11的表面(第1主面)形成SiO2膜12，用SiO2膜12覆蓋該表面之全部。
接著，在基板11表面的未形成溝槽13的部位，換言之，在基板11表面的與溝槽13不重疊的位置，用已知的方法形成所要個(gè)數(shù)的MOS晶體管，構(gòu)成所需的電路。各MOS晶體管由在基板11內(nèi)部空開(kāi)一定間隔形成的一對(duì)源極·漏極區(qū)域16、在這些源極·漏極區(qū)域16之間形成于柵極絕緣膜12b之上的柵極18構(gòu)成。柵極絕緣膜12b由不同于形成SiO2膜12的工序的別的工序中形成的SiO2膜形成。即通過(guò)在應(yīng)形成柵極絕緣膜12b的地方選擇性地除去SiO2膜12，其后重新在相同的地方形成SiO2膜而形成。
然后，在SiO2膜12上在基板11的整個(gè)面上形成層間絕緣膜19，利用該層間絕緣膜19覆蓋MOS晶體管及露出于其外的面的全部。再選擇性地蝕刻層間絕緣膜19，分別形成直達(dá)所要的源極·漏極區(qū)域16的貫穿孔。然后將導(dǎo)電材料21充填于層間絕緣膜19的與源極·漏極區(qū)域16對(duì)應(yīng)的貫穿孔內(nèi)部。此后，在層間絕緣膜19上形成導(dǎo)電金屬膜(圖中未示出)后選擇性地蝕刻該金屬膜，得到制成布線圖形的金屬布線膜20。該金屬布線膜20分成幾個(gè)布線部分，圖17(a)中，一個(gè)布線部分通過(guò)充填于層間絕緣膜19對(duì)應(yīng)的貫穿孔內(nèi)部的導(dǎo)電材料21與源極·漏極區(qū)域16電氣連接。
接著，在金屬布線膜20上利用已知的方法形成多層布線結(jié)構(gòu)30B。該多層布線結(jié)構(gòu)30B具有絕緣材料31、埋入于絕緣材料31內(nèi)部的三層布線層32、33、34、以及主要用于這些布線層32、33、34的層間連接的導(dǎo)電體35、36。多層布線結(jié)構(gòu)30B的構(gòu)成、使用材料和形成方法由于與實(shí)施方式1的多層布線結(jié)構(gòu)30A相同，所以其詳細(xì)說(shuō)明省略。而且利用已知的方法在多層布線結(jié)構(gòu)30表面形成多個(gè)微凸點(diǎn)電極37。這些微凸點(diǎn)電極37如下所述，通過(guò)多層布線結(jié)構(gòu)30B內(nèi)的布線和金屬布線膜20，與溝槽13內(nèi)部的導(dǎo)電插頭15電氣連接。這時(shí)的狀態(tài)如圖17(a)所示，具有MOS晶體管的Si基板(Si晶片)11和形成于基板11上的多層布線結(jié)構(gòu)30B構(gòu)成第1半導(dǎo)體電路層1B。
接著，利用形成于多層布線結(jié)構(gòu)30表面的微凸點(diǎn)電極37，如圖17(b)所示，使第1半導(dǎo)體電路層1B固定(機(jī)械連接)于支持基板40。支持基板40可使用例如玻璃、單晶硅制的晶片等，本實(shí)施方式中采用Si晶片。利用微凸點(diǎn)電極37，也將第1半導(dǎo)體電路層1B與形成于由Si晶片組成的支持基板40內(nèi)的半導(dǎo)體電路電氣連接。
在該狀態(tài)下，多層布線結(jié)構(gòu)30B和支持基板40之間空開(kāi)與微凸點(diǎn)電極37厚度相當(dāng)?shù)拈g隙。因此，可將電氣絕緣的粘接劑39充填于該間隙并使其固化。粘接劑39可使用聚酰亞胺樹(shù)脂或環(huán)氧樹(shù)脂。這樣，利用粘接劑39和微凸點(diǎn)電極37，第1半導(dǎo)體電路層1B能與支持基板40實(shí)現(xiàn)機(jī)械·電氣連接。此時(shí)的狀態(tài)如圖17(b)所示。
還有，支持基板40在由玻璃形成的情況下、或由未內(nèi)裝半導(dǎo)體電路的半導(dǎo)體芯片形成的情況下，微凸點(diǎn)電極37在第1半導(dǎo)體電路層1B和支持基板40間實(shí)施機(jī)械連接時(shí)使用。
此后，一邊利用支持基板40支持第1半導(dǎo)體電路層1B，一邊利用機(jī)械的研磨法及CMP法研磨Si基板11的背面(第2主面)一側(cè)，直至基板11整體厚度減至規(guī)定值。以后用1Ba表示經(jīng)這樣研磨減薄的第1半導(dǎo)體電路層1B。這時(shí)的狀態(tài)如圖18(c)所示。
然后，在用SiO2膜45覆蓋減薄后的基板11整個(gè)背面后，利用等離子蝕刻等各向異性蝕刻從基板11的背面一側(cè)起形成多個(gè)溝槽13a。即利用在應(yīng)該形成埋入布線(導(dǎo)電插頭)的部位具有多個(gè)通孔的掩模(圖中未示出)，選擇性地除去基板11的背面上的SiO2膜45，在應(yīng)該形成埋入布線(導(dǎo)電插頭)的部位，在SiO2膜45上形成多個(gè)開(kāi)口。接著，利用相同的掩模，通過(guò)SiO2膜45的開(kāi)口選擇性地除去Si基板11，形成多條溝槽13a。
再利用相同的掩模，通過(guò)SiO2膜45的開(kāi)口和溝槽13a，選擇性地除去基板11表面一側(cè)的SiO2膜12，在SiO2膜12上形成多個(gè)開(kāi)口。這樣從基板11的背面一側(cè)起形成的多條溝槽13a的底部(下端)都通過(guò)SiO2膜45的對(duì)應(yīng)的開(kāi)口露出于下方。而且這些溝槽13a頂部(上端)通過(guò)SiO2膜12的對(duì)應(yīng)的開(kāi)口也露出于上方。其結(jié)果是，如圖18(d)所示，金屬布線20下部通過(guò)溝槽13a露出于基板11的下方(溝槽13a內(nèi)部)。
其后，利用已知的方法(例如CVD法)從基板11的背面一側(cè)開(kāi)始淀積SiO2膜14。于是，如圖19(e)所示，該SiO2膜14覆蓋了以下各面，即覆蓋著基板11的背面的SiO2膜45的露出面、各溝槽13a內(nèi)壁的露出面、金屬布線膜20的露出面、層間絕緣膜19的露出面、以及SiO2膜12的露出面。
然后，利用各向異性蝕刻，從基板11的背面一側(cè)選擇性地除去SiO2膜14。這時(shí)，調(diào)整蝕刻量，以在各溝槽13a內(nèi)部完全除去金屬布線膜20露出面和層間絕緣膜19露出面上的SiO2膜14。通過(guò)這樣，如圖19(f)所示，SiO2膜14只殘留于溝槽13a內(nèi)壁側(cè)面，能夠獲得用SiO2膜45覆蓋基板11的背面的狀態(tài)。
接著，從基板11的背面一側(cè)，用已知的方法將適當(dāng)?shù)膶?dǎo)電材料埋入內(nèi)壁側(cè)面用SiO2膜14覆蓋的各溝槽13a的內(nèi)部。例如在SiO2膜45上，利用CVD法使導(dǎo)電材料膜淀積于Si基板(晶片)11的整個(gè)表面后，通過(guò)利用蝕刻法、機(jī)械研磨法、或CMP法選擇性地除去該導(dǎo)電材料膜的位于SiO2膜45上的部分，從而該導(dǎo)電材料只殘留于溝槽13內(nèi)部。通過(guò)這樣，該導(dǎo)電材料被埋入各溝槽13a內(nèi)部。這里所用的導(dǎo)電材料有例如硅等半導(dǎo)體或鎢(W)等金屬。在該狀態(tài)下，如圖20(g)所示，各導(dǎo)電插頭15下端位于與SiO2膜41的露出面相同的面內(nèi)，基板11即第1半導(dǎo)體電路層1Ba的整個(gè)背面均變得平坦，各導(dǎo)電插頭15的下端露出在外。
接著，用CVD法等已知的方法在基板11的整個(gè)背面形成厚0.2μm左右的SiO2膜41，利用該SiO2膜41覆蓋第1半導(dǎo)體電路層1Ba的整個(gè)背面。而且選擇性地蝕刻這樣形成的SiO2膜41形成多個(gè)通孔，如圖20(h)所示，使溝槽13內(nèi)部各導(dǎo)電插頭15下端露出于SiO2膜41對(duì)應(yīng)的通孔外。此后，通過(guò)SiO2膜41的通孔在露出的各導(dǎo)電插頭15下端分別形成微凸點(diǎn)電極42。各微凸點(diǎn)電極42的高度大于SiO2膜41的厚度，所以各微凸點(diǎn)電極42自SiO2膜41向下方突出。這些微凸點(diǎn)電極42的形成方法和實(shí)施方式1所述的相同。此時(shí)的狀態(tài)如圖20(h)所示。
然后，在第1半導(dǎo)體電路層1Ba的背面，和實(shí)施方式1所述的相同。利用微凸點(diǎn)電極42(和微凸點(diǎn)電極43)固定第2半導(dǎo)體電路層(圖中未示出)。
該半導(dǎo)體器件是由第1半導(dǎo)體電路層1Ba和圖中未示出的第2半導(dǎo)體電路層構(gòu)成的兩層結(jié)構(gòu)時(shí)，形成于第2半導(dǎo)體電路層的背面的微凸點(diǎn)電極42可作為外部電路連接用的微凸點(diǎn)電極使用。在該半導(dǎo)體器件具有第3或其以上的半導(dǎo)體電路層時(shí)，可以根據(jù)需要用同上的方法將第3、第4、第5…半導(dǎo)體電路層(圖中未示出)層疊·固定，制造出具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件。
如上所述，本發(fā)明實(shí)施方式4的半導(dǎo)體器件的制造方法中，首先，在構(gòu)成第1半導(dǎo)體電路層1B的Si基板(晶片)11的表面(第1主面)上，從其表面一側(cè)起形成所要的MOS晶體管，構(gòu)成所需的電路，隔著層間絕緣膜19在這些MOS晶體管上形成多層布線結(jié)構(gòu)30B。然后，在多層布線結(jié)構(gòu)30B表面形成與多層布線結(jié)構(gòu)30B內(nèi)的布線電氣連接的微凸點(diǎn)電極37后，使用這些微凸點(diǎn)電極37將具有多層布線結(jié)構(gòu)30B的基板11固定于支持基板40上。而且，在將基板11減薄后，從基板11的背面(第2主面)一側(cè)起形成向其表面(第1主面)貫穿的多條溝槽13a，這些溝槽13a的內(nèi)壁面用絕緣膜14覆蓋后，從基板11的背面一側(cè)起向溝槽13a內(nèi)部充填導(dǎo)電材料，得到與多層布線結(jié)構(gòu)30B內(nèi)的布線電氣連接的導(dǎo)電插頭15。這一點(diǎn)對(duì)于第2半導(dǎo)體電路層或其后的半導(dǎo)體電路層(圖中未示出)也都一樣。
這些工序都可以利用已知的工藝(例如CVD法、各向同性蝕刻法、機(jī)械研磨法、CMP法等)進(jìn)行。另外，溝槽13a和導(dǎo)電插頭15貫穿基板11，通過(guò)基板11表面的金屬布線膜20與多層布線結(jié)構(gòu)30B內(nèi)的布線電氣連接。另外，多層布線結(jié)構(gòu)30B內(nèi)的布線與多層布線結(jié)構(gòu)30B表面的微凸點(diǎn)電極37電氣連接。因此，溝槽13a內(nèi)的導(dǎo)電插頭15、金屬布線膜20、和多層布線結(jié)構(gòu)30B內(nèi)的布線成為沿層疊方向(厚度方向)貫穿第1半導(dǎo)體電路層1Ba的埋入布線。因而，通過(guò)使用該埋入布線和微凸點(diǎn)電極37(或微凸點(diǎn)電極42及43)，可以容易地實(shí)現(xiàn)支持基板40和第1半導(dǎo)體電路層1Ba之間(或第1半導(dǎo)體電路層1Ba和第2半導(dǎo)體電路層之間、還有第2半導(dǎo)體電路層以后相鄰的半導(dǎo)體電路層之間)的層疊方向上的電氣連接。
另外，本發(fā)明實(shí)施方式4的半導(dǎo)體器件的制造方法中，溝槽13a的形成和向其中充填導(dǎo)電材料從Si基板11的背面(第2主面)一側(cè)起進(jìn)行。因此，在不能從基板11表面(第1主面)一側(cè)起形成溝槽13a和充填導(dǎo)電材料時(shí)，或者不能或難以形成貫穿多層布線結(jié)構(gòu)30的溝槽13時(shí)，本制造方法相當(dāng)適用。即能夠應(yīng)對(duì)因第1半導(dǎo)體電路層1Ba內(nèi)的半導(dǎo)體元件或布線的配置或者多層布線結(jié)構(gòu)30B內(nèi)的布線的配置造成的制約。這對(duì)于第2半導(dǎo)體電路層2及其后的半導(dǎo)體電路層都是同樣的。
實(shí)施方式5圖21(a)～(c)為表示本發(fā)明實(shí)施方式5的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。該實(shí)施方式5相當(dāng)于實(shí)施方式1的變形例1，是在上述實(shí)施方式1中，將形成MOS晶體管和形成導(dǎo)電插頭的次序顛倒的方式。即在實(shí)施方式1中，先形成溝槽及導(dǎo)電插頭后再形成MOS晶體管，與此相反，實(shí)施方式5中，先形成MOS晶體管后再形成溝槽及導(dǎo)電插頭，兩實(shí)施方式在這一點(diǎn)上不同，除此以外兩實(shí)施方式相同。
首先，如圖21(a)所示，在作為半導(dǎo)體基板的Si晶片11的表面(第1主面)形成SiO2膜12，用SiO2膜12覆蓋該表面的全部。然后，在基板11表面的未形成溝槽13的部位，換言之，在與基板11表面的與溝槽13不重疊的位置，形成所要個(gè)數(shù)的MOS晶體管，構(gòu)成所需的電路。各MOS晶體管由在基板11內(nèi)部空開(kāi)一定間隔形成的一對(duì)源極·漏極區(qū)域16、形成于源極·漏極區(qū)域16之間的柵極絕緣膜12b、以及形成于柵極絕緣膜12b上的柵極18構(gòu)成。柵極絕緣膜12b由不同于SiO2膜12的形成工序的別的工序中形成的SiO2膜形成。即在應(yīng)該形成柵極絕緣膜12b的地方選擇性地除去SiO2膜12，其后重新在相同部位形成SiO2膜以形成。此時(shí)的狀態(tài)如圖21(b)所示。
在這樣形成MOS晶體管后，利用已知的方法，從基板11表面一側(cè)選擇性地蝕刻Si基板11和SiO2膜12，在基板11上的規(guī)定位置形成多條規(guī)定深度的溝槽13。而且利用熱氧化法用SiO2膜14覆蓋這些溝槽13的內(nèi)壁面后，從基板11的表面一側(cè)起向各溝槽13內(nèi)部充填導(dǎo)電材料，形成導(dǎo)電插頭15。
此后的工序，即形成層間絕緣膜19和形成多層布線結(jié)構(gòu)30由于與實(shí)施方式1相同，所以其說(shuō)明省略。
本發(fā)明實(shí)施方式5的半導(dǎo)體器件的制造方法，除了形成MOS晶體管和形成溝槽及導(dǎo)電插頭的次序顛倒外，其余均和實(shí)施方式1相同，所以可知能獲得和實(shí)施方式1相同的效果。
實(shí)施方式6圖22為表示本發(fā)明實(shí)施方式6的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。該實(shí)施方式6相當(dāng)于實(shí)施方式1的變形例2。利用無(wú)電解電鍍法或選擇CVD法在導(dǎo)電插頭15端部直接形成微凸點(diǎn)電極42a，代替實(shí)施方式1中在溝槽13內(nèi)部的導(dǎo)電插頭15下端形成的微凸點(diǎn)電極42。除此以外，均與實(shí)施方式1相同。
即實(shí)施方式6中，當(dāng)精心選擇導(dǎo)電插頭15用的導(dǎo)電材料，用無(wú)電解電鍍法在第1半導(dǎo)體電路層1a的背面形成金屬膜時(shí)，能使該金屬膜選擇性地只在導(dǎo)電插頭15的端面上生長(zhǎng)。即由該金屬膜組成的微凸點(diǎn)電極42a在各導(dǎo)電插頭15的下端面上自動(dòng)調(diào)整地形成。
作為適合無(wú)電解電鍍法的導(dǎo)電插頭15用的導(dǎo)電材料，可以列舉出Ni、Cu、Sn、Ag、Au、Ti、Pt或Ta、或者由它們中的兩種或兩種以上組成的合金、或者它們中的兩種或兩種以上構(gòu)成的層疊膜。
這一點(diǎn)在用選擇CVD法時(shí)也一樣。即通過(guò)精心選擇導(dǎo)電插頭15用的導(dǎo)電材料，當(dāng)用選擇CVD法使由金屬制的或金屬以外的材料構(gòu)成的金屬膜在半導(dǎo)體電路層1a的背面成長(zhǎng)時(shí)，該導(dǎo)電膜只在導(dǎo)電插頭15的端面選擇性地生長(zhǎng)。就這樣，微凸點(diǎn)電極42a能在導(dǎo)電插頭15端面自動(dòng)調(diào)整地形成。
作為適合選擇CVD法的導(dǎo)電插頭15用的導(dǎo)電材料，可以列舉出Cu、Ni、W、Ti、Ta、TiN、TaN或者由它們中的兩種或兩種以上組成的合金、或者它們中的兩種或兩種以上組成的層疊膜等。
因而，可知實(shí)施方式6的半導(dǎo)體器件的制造方法能獲得和上述實(shí)施方式1同樣的效果。
實(shí)施方式7圖23(a)～圖25(e)為表示本發(fā)明實(shí)施方式7的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖。該實(shí)施方式7相當(dāng)于實(shí)施方式1的變形例3，用不同于實(shí)施方式1的方法形成微凸點(diǎn)電極42。即和實(shí)施方式1一樣，在進(jìn)行圖1(a)～圖3(g)的工序后，其后的工序按圖23(b)～圖25(e)所示的工序依次進(jìn)行。
首先，和實(shí)施方式1一樣，形成圖23(a)(該圖與圖3(f)等同)示出的構(gòu)成。然后，在Si基板11的背面和露出于其外的SiO2膜14上如圖23(b)所示，形成SiO2膜14。在實(shí)施方式1中，從該狀態(tài)出發(fā)利用CMP法直接研磨SiO2膜14，從而和SiO2膜41一起選擇性地除去SiO2膜14，如圖4(h)所示，使溝槽13內(nèi)部的導(dǎo)電插頭15下端露出。與此相反，在實(shí)施方式7中，在如此形成的SiO2膜41上再形成作為平坦的薄膜的保護(hù)膜60。利用該保護(hù)膜60如圖23(b)所示，填埋第1半導(dǎo)體電路層1a的背面的凹凸不平使其變得平整。
此后，利用蝕刻法選擇性地蝕刻該保護(hù)膜(平坦的薄膜)60，如圖24(c)所示，在各導(dǎo)電插頭15下端使SiO2膜41露出于保護(hù)膜60外。這時(shí)，保護(hù)膜60在SiO2膜41上殘存于導(dǎo)電插頭15和SiO2膜14外測(cè)。
而且，將殘留于SiO2膜41上的保護(hù)膜60作為掩模，選擇性地除去SiO2膜14及其上的SiO2膜41，如圖24(d)所示，使溝槽13內(nèi)的導(dǎo)電插頭15的下端露出。在該狀態(tài)下，各導(dǎo)電插頭15的下端處于與SiO2膜41和保護(hù)膜60的露出面相同的面內(nèi)，基板11即第1半導(dǎo)體電路層1a的整個(gè)背面變得平坦。
此后，如圖25(e)所示，在露出的各導(dǎo)電插頭15的下端分別形成微凸點(diǎn)電極42。這些微凸點(diǎn)電極42的形成方法可使用上述實(shí)施方式1或?qū)嵤┓绞?中所用的方法。殘留的SiO2膜41和保護(hù)膜60在與第2半導(dǎo)體電路層(圖中未示出)之間起電氣絕緣作用。
還有，也可以在圖24(d)示出的狀態(tài)下除去殘留的保護(hù)膜60。在這種情況下，殘留的SiO2膜41在與第2半導(dǎo)體電路層(圖中未示出)之間起電氣絕緣作用。通過(guò)除去保護(hù)膜60在該部分就產(chǎn)生空隙，但這一空隙在將第1半導(dǎo)體電路層1a固定于第2半導(dǎo)體電路層(圖中未示出)之際將被粘接劑充填，所以無(wú)任何妨礙。
顯然施方式7的半導(dǎo)體器件的制造方法能獲得和上述實(shí)施方式1同樣的效果。
實(shí)施方式8圖26為表示本發(fā)明實(shí)施方式8的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法的局部斷面圖，與圖2(d)對(duì)應(yīng)。該實(shí)施方式8相當(dāng)于上述實(shí)施方式1的變形例4，不同之處僅在第1半導(dǎo)體電路層不具有多層布線結(jié)構(gòu)30。除此以外，與實(shí)施方式1的制造方法相同。
上述實(shí)施方式1～實(shí)施方式7中，第1半導(dǎo)體電路層都具有多層布線結(jié)構(gòu)，但本發(fā)明并不限于此種構(gòu)成。實(shí)施方式8為一種不具有多層布線結(jié)構(gòu)的例子。這里將實(shí)施方式8作為實(shí)施方式1的變形例進(jìn)行說(shuō)明，但作為實(shí)施方式2～7中的任一個(gè)的變形例也能適用。
實(shí)施方式8中，如圖26所示，第1半導(dǎo)體電路層1”不具有多層布線結(jié)構(gòu)30。位于構(gòu)成第1半導(dǎo)體電路層1”的Si基板11表面的層間絕緣膜19上，形成制成布線圖形的金屬布線膜20(這是使MOS晶體管和導(dǎo)電插頭15電氣連接用的導(dǎo)電膜，不包含于多層布線結(jié)構(gòu)30)，該金屬布線膜20被形成于層間絕緣膜19上的又一層層間絕緣膜19a覆蓋。層間絕緣膜19a的表面經(jīng)平整處理，其表面上形成多個(gè)微凸點(diǎn)電極37。各微凸點(diǎn)電極37通過(guò)導(dǎo)電體35a與金屬布線膜20的對(duì)應(yīng)部分連接。實(shí)施方式8中，用兩層層間絕緣膜19、19a覆蓋基板11表面。
圖26的構(gòu)成當(dāng)然也能適用于第2半導(dǎo)體電路層或其后的半導(dǎo)體電路層。
這樣，本發(fā)明中，構(gòu)成三維層疊半導(dǎo)體器件的多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體電路層只要具有半導(dǎo)體基板、以及形成于該半導(dǎo)體基板表面或內(nèi)部的元件或電路即可，可以有單層或多層布線結(jié)構(gòu)，也可以沒(méi)有。
變形例上述實(shí)施方式1～8為將本發(fā)明具體化表示的例子，所以本發(fā)明并不限于這些實(shí)施方式，當(dāng)然只要不背離本發(fā)明的主要精神可以作各種變形。例如在上述各實(shí)施方式中使用微凸點(diǎn)電極，但只要能夠?qū)⒊涮钊霚喜蹆?nèi)部的導(dǎo)電材料的端部作為微凸點(diǎn)電極起作用，則微凸點(diǎn)電極可以省略。另外，上述實(shí)施方式1～7中利用熔敷將相鄰半導(dǎo)體電路層的微凸點(diǎn)電極彼此相互接合，但本發(fā)明并不限于此。由于微凸點(diǎn)電極的材料的原因，靠熔敷不能接合或難以接合，在這種情況下，當(dāng)然可以利用接合用金屬(例如焊接合金)使微凸點(diǎn)電極彼此相互接合。
另外，上述實(shí)施方式1～8中，主要對(duì)將第1半導(dǎo)體電路層固定于支持基板上的情況進(jìn)行說(shuō)明，但本發(fā)明不限于此。例如若將本發(fā)明用于第2半導(dǎo)體電路層，則該第2半導(dǎo)體電路層就被固定于與其相鄰的第1半導(dǎo)體電路層。
再有，上述實(shí)施方式1～8中，對(duì)由單一半導(dǎo)體晶片形成半導(dǎo)體電路層的各層的情況和由多片半導(dǎo)體芯片形成的情況作了闡述，但本發(fā)明不限于此。例如也可以由單一半導(dǎo)體晶片形成至少一層的半導(dǎo)體電路層，由多片半導(dǎo)體芯片形成其他半導(dǎo)體電路層的各層。由多片半導(dǎo)體芯片形成某半導(dǎo)體電路層時(shí)，也可以所有這些半導(dǎo)體芯片都不內(nèi)裝電子電路。即也可以某幾片半導(dǎo)體芯片是不內(nèi)裝電子電路(或雖然內(nèi)裝電子電路但不使用)的‘空芯片’。另外，在由單一半導(dǎo)體晶片形成某半導(dǎo)體電路層時(shí)，該半導(dǎo)體晶片也可以包括未內(nèi)裝電子電路的(或雖然內(nèi)裝電子電路但不使用)的‘空區(qū)域’。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，該方法是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特征在于，該方法包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板的內(nèi)部，從其表面一側(cè)起，形成用第1絕緣膜覆蓋內(nèi)壁面的溝槽的工序；從所述半導(dǎo)體基板的表面一側(cè)起向所述溝槽內(nèi)部充填導(dǎo)電材料，形成導(dǎo)電插頭的工序；在形成所述導(dǎo)電插頭的所述半導(dǎo)體基板的內(nèi)部或表面上，從其表面一側(cè)起形成所要的元件或電路的工序；用第2絕緣膜覆蓋形成了所述元件或電路的所述半導(dǎo)體基板表面的工序；通過(guò)使所述第2絕緣膜直接地或通過(guò)布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層中的另一層接合，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，以此使所述第1絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板的背面一側(cè)的所述第1絕緣膜，以此使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序。
2.一種半導(dǎo)體器件的制造方法，該方法是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特征在于，該方法包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板的內(nèi)部或表面上，從其表面一側(cè)起形成所要的元件或電路的工序；在形成所述元件或電路的所述半導(dǎo)體基板內(nèi)部，從其表面一側(cè)起，形成用第1絕緣膜覆蓋內(nèi)壁面的溝槽的工序；從所述半導(dǎo)體基板的表面一側(cè)起向所述溝槽的內(nèi)部充填導(dǎo)電材料，形成導(dǎo)電插頭的工序；用第2絕緣膜覆蓋形成了所述元件或電路和所述導(dǎo)電插頭的所述半導(dǎo)體基板的表面的工序；通過(guò)使所述第2絕緣膜直接地或通過(guò)布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層中的另一層接合，從而將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，以此使所述第1絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板的背面一側(cè)的所述第1絕緣膜，以此使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在所述第2絕緣膜或所述布線結(jié)構(gòu)、和所述支持基板或多層所述半導(dǎo)體電路層中的另一層之中的至少一方上配置第1電極的工序，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序使用所述第1電極進(jìn)行。
4.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第2絕緣膜上的布線結(jié)構(gòu)，所述第1電極通過(guò)所述布線結(jié)構(gòu)間接地形成于所述第2絕緣膜上。
5.如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在使所述第1絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序，在使所述導(dǎo)電插頭露出的工序中，和所述第1絕緣膜一起，所述第3絕緣膜被選擇性地除去。
6.如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在使所述第1絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序、在所述第3絕緣膜上形成平坦的薄膜的工序、以及選擇性地除去所述平坦的薄膜的工序，在使所述導(dǎo)電插頭露出的工序中，和所述第1絕緣膜一起，所述第3絕緣膜和殘留的所述平坦的薄膜被選擇性地除去。
7.如權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序。
8.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，在所述形成第2電極的工序中，通過(guò)將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
9.如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，在所述形成第2電極的工序中，通過(guò)將導(dǎo)電材料直接堆積于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
10.如權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，將露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部作為第2電極使用。
11.如權(quán)利要求1至10中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由單一的半導(dǎo)體構(gòu)件形成。
12.如權(quán)利要求1至10中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由多件半導(dǎo)體構(gòu)件的組合形成。
13.一種半導(dǎo)體器件的制造方法，是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特征在于，包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板的內(nèi)部或表面從其表面一側(cè)起，形成所要的元件或電路的工序；用第1絕緣膜覆蓋形成了所述元件或電路的所述半導(dǎo)體基板表面的工序；貫穿所述第1絕緣膜到達(dá)所述半導(dǎo)體基板的內(nèi)部，同時(shí)還從所述半導(dǎo)體基板表面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽的工序；從所述半導(dǎo)體基板的表面一側(cè)起，向所述溝槽的內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序；使用配置于與所述導(dǎo)電插頭的所述半導(dǎo)體基板的表面一側(cè)的端部對(duì)應(yīng)的位置的第1電極，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序；將固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的所述半導(dǎo)體基板從其背面一側(cè)起選擇性地除去，以此使所述第2絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序；以及選擇性地除去露出于所述半導(dǎo)體基板的背面一側(cè)的所述第2絕緣膜，以此使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序。
14.如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第1絕緣膜上的布線結(jié)構(gòu)，所述溝槽貫穿所述第1絕緣膜和所述布線結(jié)構(gòu)而形成。
15.如權(quán)利要求13或14所述的半導(dǎo)體器件的制造方法，其特征在于，在使所述第2絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板里的面一側(cè)的工序之間，還包含形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序，在使所述導(dǎo)電插頭露出的工序中，和覆蓋所述溝槽的壁面的所述第2絕緣膜一起，所述第3絕緣膜被選擇性地除去。
16.如權(quán)利要求13至15中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在使所述第2絕緣膜露出于所述半導(dǎo)體基板的背面一側(cè)的工序和使所述導(dǎo)電插頭露出于所述半導(dǎo)體基板的背面一側(cè)的工序之間，還包括形成覆蓋所述半導(dǎo)體基板的背面的第3絕緣膜的工序、在所述第3絕緣膜上形成平坦的薄膜的工序、以及選擇性地除去所述平坦的薄膜的工序，在使所述導(dǎo)電插頭露出的工序中，和所述第2絕緣膜一起，所述第3絕緣膜和殘留的所述平坦的薄膜被選擇性地除去。
17.如權(quán)利要求13至16中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序。
18.如權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于，在所述形成第2電極的工序中，通過(guò)將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
19.如權(quán)利要求17所述的半導(dǎo)體器件的制造方法，其特征在于，在所述形成第2電極的工序中，通過(guò)將導(dǎo)電材料直接堆積于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
20.如權(quán)利要求13至16中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，將露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部作為第2電極使用。
21.如權(quán)利要求13至20中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由單一的半導(dǎo)體構(gòu)件形成。
22.如權(quán)利要求13至20中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由多件半導(dǎo)體構(gòu)件形成。
23.一種半導(dǎo)體器件的制造方法，該方法是一種將多層半導(dǎo)體電路層層疊于支持基板上構(gòu)成的具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件的制造方法，其特征在于，包括在構(gòu)成多層所述半導(dǎo)體電路層中的一層的半導(dǎo)體基板的內(nèi)部或表面從其表面一側(cè)起形成所要的元件或電路的工序；用第1絕緣膜覆蓋形成了所述元件或電路的所述半導(dǎo)體基板的表面的工序；通過(guò)使所述第1絕緣膜直接地或通過(guò)布線結(jié)構(gòu)間接地與所述支持基板或多層所述半導(dǎo)體電路層中的另一層接合，從而將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序；在固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的所述半導(dǎo)體基板的內(nèi)部，從其背面一側(cè)起形成用第2絕緣膜覆蓋內(nèi)壁面的溝槽的工序；以及從所述半導(dǎo)體基板的背面一側(cè)起，向所述溝槽的內(nèi)部充填導(dǎo)電材料形成導(dǎo)電插頭的工序。
24.如權(quán)利要求23所述的半導(dǎo)體器件的制造方法，其特征在于，還具備在所述第1絕緣膜或所述布線結(jié)構(gòu)、和所述支持基板或多層所述半導(dǎo)體電路層中的另一層中的至少一方上配置第1電極的工序，將所述半導(dǎo)體基板固定于所述支持基板或多層所述半導(dǎo)體電路層中的另一層上的工序使用所述第1電極進(jìn)行。
25.如權(quán)利要求24所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體電路層除所述元件或電路外，還具有形成于所述第1絕緣膜上的布線結(jié)構(gòu)，所述第1電極通過(guò)所述布線結(jié)構(gòu)間接地形成于所述第1絕緣膜上。
26.如權(quán)利要求24或25中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成用所述第2絕緣膜覆蓋內(nèi)壁面的所述溝槽的工序中，從所述半導(dǎo)體基板的里面一側(cè)將該基板選擇性地除去，以形成貫穿所述半導(dǎo)體基板的所述溝槽，并且覆蓋該溝槽的內(nèi)壁面的所述第2絕緣膜形成為具有使所述第1電極和所述導(dǎo)電插頭之間能電氣連接的開(kāi)口。
27.如權(quán)利要求26所述的半導(dǎo)體器件的制造方法，其特征在于，所述第2絕緣膜的所述開(kāi)口形成于所述溝槽的所述半導(dǎo)體基板表面一側(cè)的端部近旁。
28.如權(quán)利要求24至27中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，還包括在露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部形成第2電極的工序。
29.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第2電極的工序中，通過(guò)將另行形成的導(dǎo)電材料片固定于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
30.如權(quán)利要求28所述的半導(dǎo)體器件的制造方法，其特征在于，在形成所述第2電極的工序中，通過(guò)將將導(dǎo)電材料直接堆積于所述導(dǎo)電插頭的端部，從而形成所述第2電極。
31.如權(quán)利要求24至27中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，將露出于所述半導(dǎo)體基板的背面一側(cè)的所述導(dǎo)電插頭的端部作為第2電極使用。
32.如權(quán)利要求24至31中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由單一的半導(dǎo)體構(gòu)件形成。
33.如權(quán)利要求24至31中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體基板由多件半導(dǎo)體構(gòu)件形成。
全文摘要
本發(fā)明提供一種在具有三維層疊結(jié)構(gòu)的半導(dǎo)體器件中，使用埋入布線容易地實(shí)現(xiàn)所層疊的半導(dǎo)體電路層間的層疊方向上的電氣連接的半導(dǎo)體器件的制造方法。在第1半導(dǎo)體電路層(1a)的半導(dǎo)體基板(11)表面形成用絕緣膜(14)覆蓋內(nèi)壁面的溝槽(13)，向溝槽(13)內(nèi)部充填導(dǎo)電材料，形成導(dǎo)電插頭(15)。然后在基板(11)表面或內(nèi)部形成所要的半導(dǎo)體元件，使其不與溝槽(13)重疊，在其上隔著層間絕緣膜(19)形成多層布線結(jié)構(gòu)(30)后，在多層布線結(jié)構(gòu)(30)表面形成與插頭(15)電氣連接的凸點(diǎn)電極(37)。而且，利用電極(37)將基板(11)固定于支持基板(40)后從基板(11)的背面一側(cè)起選擇性地除去基板(11)，使絕緣膜(14)露出于基板(11)的背面一側(cè)。選擇性地除去露出于基板(11)背面一側(cè)的絕緣膜后，使插頭(15)露出，在其端部形成電極(42)。
文檔編號(hào)H01L27/088GK101048868SQ20058003556
公開(kāi)日2007年10月3日 申請(qǐng)日期2005年8月19日 優(yōu)先權(quán)日2004年8月20日
發(fā)明者小柳光正 申請(qǐng)人:佐伊科比株式會(huì)社