專利名稱：Ldmos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及LDMOS晶體管，并且更具體的，涉及具有保護(hù)以免將負(fù)電壓施加到電流電極的LDMOS晶體管。
背景技術(shù)：
LDMOS晶體管具有與其較高的擊穿電壓相應(yīng)的多種用途。在某些應(yīng)用中，環(huán)境中存在電子噪聲，例如汽車環(huán)境?？梢园l(fā)生的情況之一是已知為電感性回掃，其中由于電路的電感性特性，電流的快速關(guān)斷可以導(dǎo)致負(fù)電壓的產(chǎn)生。這一負(fù)電壓可能將PN結(jié)正向偏置，并導(dǎo)致大量的電流流過(guò)。PN結(jié)的該正向偏置通常不是處于隔離中，并涉及寄生雙極晶體管。該正向偏置具有這樣的影響導(dǎo)通該雙極晶體管，和導(dǎo)致在干擾邏輯和模擬電路的區(qū)域中有相對(duì)大量的電流流過(guò)。減輕這種情況的一項(xiàng)技術(shù)是，在LDMOS晶體管周圍提供大的保護(hù)環(huán)，其收集該正向偏置電流。這需要占用非常大量的額外空間。其他的解決方案也趨向于占用大量的空間。
因此，需要提供對(duì)LDMOS晶體管的有效保護(hù)，以免受負(fù)電壓噪聲的影響，同時(shí)不過(guò)度增加LDMOS晶體管的尺寸。


以示例的方式示出了本發(fā)明，并且本發(fā)明并不受附圖的限制，在附圖中，相同的附圖標(biāo)記表示相似的要素，并且在附圖中圖1是本發(fā)明第一實(shí)施例的LDMOS晶體管的截面圖；以及圖2是本發(fā)明第二實(shí)施例的LDMOS晶體管的截面圖。
本領(lǐng)域技術(shù)人員將理解，附圖中的各要素是處于簡(jiǎn)明的目的示出，并不必將其嚴(yán)格按比例繪制。例如，附圖中的某些要素的尺度可以相對(duì)于其他要素放大，以助于提高對(duì)本發(fā)明實(shí)施例的理解。
具體實(shí)施例方式
在一個(gè)方面，一種LDMOS晶體管具有插入在該LDMOS晶體管器件結(jié)構(gòu)中心的肖特基二極管。一種典型的LDMOS晶體管在中心具有漂移區(qū)。在這種情況下，在該漂移區(qū)的中心插入肖特基二極管，這具有這樣的效果提供了以正向從源區(qū)連接到漏區(qū)的肖特基二極管，使得漏電壓被鉗位到低于該P(yáng)N結(jié)閾值的電壓，從而避免將該P(yáng)N結(jié)正向偏置。一種替換方式是，在其中形成了源區(qū)的阱上插入肖特基二極管，其位于該LDMOS晶體管的周圍。在這種情況下，不同地形成該肖特基二極管，但是其仍然以正向從源區(qū)連接到漏區(qū)，以在漏區(qū)上實(shí)現(xiàn)期望的電壓鉗位。這可以通過(guò)參考附圖以及下面的說(shuō)明來(lái)更好地理解。
圖1中所示的是用作LDMOS晶體管的器件結(jié)構(gòu)10，其包括P-襯底12；摻雜成P的區(qū)域14；摻雜成N的與區(qū)域14間隔開的區(qū)域16，并且其作為用于該LDMOS晶體管的漂移區(qū)；摻雜成P的與區(qū)域16相鄰的區(qū)域18；在區(qū)域14中摻雜成P+的區(qū)域20；在區(qū)域14中與區(qū)域20相鄰的摻雜成N+的區(qū)域22；在區(qū)域16中由例如氧化物的絕緣材料形成的隔離區(qū)域25；在區(qū)域16中摻雜成N+的區(qū)域24，并且其與隔離區(qū)域25相鄰；在部分的區(qū)域20和22上的硅化鈷的硅化物接觸27；與硅化物接觸27間隔開的柵極26；硅化物端28，其是肖特基二極管29的正端，并且在區(qū)域18上。以常規(guī)的LDMOS晶體管方式，這些區(qū)域圍繞中心，在此情況下中心是區(qū)域18。區(qū)域14、16和18形成在襯底12中。區(qū)域20和22形成在區(qū)域14中。隔離區(qū)域25和區(qū)域24形成在區(qū)域16中。柵極26在部分的區(qū)域14、區(qū)域14和16間的間隔區(qū)、部分的區(qū)域16以及部分隔離區(qū)域25上。晶體管10是一種類型的常規(guī)LDMOS晶體管，但是增加有由硅化物端28和區(qū)域16構(gòu)成的肖特基二極管29。區(qū)域24作為漏區(qū)接觸和肖特基二極管29的保護(hù)環(huán)。
在漏區(qū)24上在負(fù)電壓條件下，肖特基二極管29在漏區(qū)24在大約-0.2V下變成正向偏置，因?yàn)橐r底12通過(guò)區(qū)域20接地，區(qū)域20被短接到區(qū)域22，晶體管27的源區(qū)。這一正向偏置導(dǎo)致從接觸27通過(guò)區(qū)域20和14以及襯底12至區(qū)域18并通過(guò)硅化物28流動(dòng)的電流。在-0.2V下的這一電流防止漏區(qū)24達(dá)到足以將在區(qū)域16和襯底12的界面處的PN結(jié)正向偏置的負(fù)值。襯底12在未示出的其它位置與其它N區(qū)域接觸。如果在區(qū)域16和襯底12間的該結(jié)被正向偏置，這可能具有這樣的影響產(chǎn)生基極-發(fā)射極電流，這可能導(dǎo)致來(lái)自與襯底12接觸的其他N區(qū)域的電流。
區(qū)域18和硅化物28容易集成到用于制造LDMOS晶體管的通常工藝過(guò)程中。在形成諸如區(qū)域16的區(qū)域時(shí)，掩模阻擋N型注入進(jìn)入隨后被區(qū)域18所占據(jù)的區(qū)域。通過(guò)其他區(qū)域被掩模的注入形成區(qū)域22和24。通過(guò)其他區(qū)域被掩模的注入形成區(qū)域18。將P區(qū)14比P區(qū)18更重地?fù)诫s，因此需要一個(gè)以上的注入步驟來(lái)形成這些區(qū)域14和18。在形成區(qū)域16、18和24之后，將區(qū)域18與臨近區(qū)域18的區(qū)域14的一部分一起硅化。結(jié)果，肖特基二極管29被作為L(zhǎng)DMOS晶體管的漏區(qū)的區(qū)域16所圍繞。在區(qū)域16中并作為L(zhǎng)DMOS晶體管的漏區(qū)接觸的區(qū)域24比區(qū)域16淺得多，并且也圍繞肖特基二極管。
圖2中所示的是用在LDMOS晶體管的器件結(jié)構(gòu)40，其包括P-襯底42；摻雜成N型的區(qū)域44，并且其作為用于該LDMOS晶體管的漂移區(qū)；摻雜成P的區(qū)域46；摻雜成P并與區(qū)域46間隔開的區(qū)域48；由例如氧化物的絕緣材料形成的隔離區(qū)域58；摻雜成N+并作為漏區(qū)接觸的區(qū)域56；摻雜成P+的區(qū)域50；摻雜成P+的區(qū)域52；摻雜成N+并與區(qū)域52相鄰的區(qū)域54；在襯底42的表面上的硅化物端60，其作為肖特基二極管65的正端，該肖特基二極管由硅化物端60和在區(qū)域46和48之間的部分區(qū)域44形成；以及柵極62，其與硅化物端60間隔開，并通過(guò)柵介質(zhì)64與襯底42分開。區(qū)域46和48在區(qū)域44中。區(qū)域50在區(qū)域46中。區(qū)域52和54在區(qū)域48中。區(qū)域50和52作為L(zhǎng)DMOS晶體管的體接觸，并分別比它們所在的區(qū)域46和48淺得多。區(qū)域54作為L(zhǎng)DMOS晶體管的源區(qū)。硅化物端60在區(qū)域50、與區(qū)域50相鄰的部分區(qū)域46、區(qū)域46和48間的間隔區(qū)、區(qū)域52以及部分區(qū)域54上。硅化物端60，除了是肖特基二極管65的正端外，還將LDMOS晶體管的源區(qū)短接到區(qū)域52，區(qū)域52操作作為溝道的體接觸，該溝道在柵極62下區(qū)域48中襯底42的表面上。這類似于器件結(jié)構(gòu)10之處在于，它是另一常規(guī)LDMOS結(jié)構(gòu)，但具有增加的肖特基二極管。
區(qū)域46和48為肖特基二極管65提供了部分夾斷效應(yīng)，這提高了其反向偏置漏電流。對(duì)夾斷的進(jìn)一步改進(jìn)來(lái)自于使區(qū)域46和48甚至更深，同時(shí)保持它們的邊界非常垂直。本領(lǐng)域技術(shù)人員將理解，在實(shí)踐中，圖2中所示LDMOS晶體管以及圖1中所示的LDMOS晶體管和與它們相同的許多其他結(jié)構(gòu)聯(lián)系(tie)。這樣做是為了實(shí)現(xiàn)能夠操作為高電壓驅(qū)動(dòng)器的最終LDMOS晶體管。在圖2的器件結(jié)構(gòu)40的情況下，區(qū)域46并不是實(shí)現(xiàn)裸功能(bare functioning)晶體管所必須的，而是在提供最終LDMOS晶體管上有用的，并且在輔助集成在器件結(jié)構(gòu)40中的肖特基二極管的性能上是有用的。因此，在這個(gè)意義上來(lái)講，區(qū)域46是LDMOS的一部分，并且在輔助最終LDMOS意義上來(lái)講，提供了與區(qū)域48相同的功能，并且可以被認(rèn)為是與48相同的區(qū)域，并與區(qū)域48一起基本圍繞肖特基二極管65。但是對(duì)于肖特基二極管65的存在，它們實(shí)際上是相同的區(qū)域。由于肖特基二極管65的存在，這些區(qū)域不是連續(xù)的，但是它們可以被認(rèn)為是基本上連續(xù)，因?yàn)樗鼈兙哂邢嗤木w管功能，它們以相同的方式并在相同時(shí)間形成，它們之間是相同類型，因此它們相鄰，并且它們電互連。結(jié)果是區(qū)域46和48一起作為基本連續(xù)的摻雜區(qū)域，該區(qū)域作為L(zhǎng)DMOS晶體管的體區(qū)，并且圍繞肖特基二極管65。
在漏區(qū)56在負(fù)電壓情況下，在漏區(qū)56在大約-0.2V下，由于硅化物端60接地，肖特基二極管65變成正向偏置。該正向偏置導(dǎo)致從硅化物端60通過(guò)區(qū)域44到區(qū)域56的電流。在-0.2V下的該電流防止在區(qū)域56的漏區(qū)達(dá)到足以將區(qū)域44和襯底42的界面處的PN結(jié)正向偏置的負(fù)值。襯底42與圖中未示出的在另外位置的N區(qū)域接觸。如果區(qū)域44和襯底42間的結(jié)被正向偏置，這會(huì)產(chǎn)生基極-發(fā)射極電流，這導(dǎo)致來(lái)自與襯底42接觸的其他N區(qū)域的電流。
所增加的工藝復(fù)雜度是很小的。進(jìn)行漂移注入以在襯底42中形成區(qū)域44是公知的。在重復(fù)LDMOS晶體管的區(qū)域中，在區(qū)域46和48上，在對(duì)區(qū)域46和48進(jìn)行注入時(shí)，這些區(qū)域間的間隔區(qū)被掩模。在形成區(qū)域50、52、54和56時(shí)，間隔區(qū)也被掩模。區(qū)域50和52被同時(shí)注入。區(qū)域54和56被同時(shí)注入。利用區(qū)域44作為本底(background)，區(qū)域46和48間的間隔區(qū)有效地作為肖特基二極管65的負(fù)端。以正常的工藝形成硅化物，來(lái)將區(qū)域52和54短接，并且該硅化是在區(qū)域52和54上進(jìn)行的。很簡(jiǎn)單的，將該硅化物在區(qū)域46和48之間的間隔區(qū)上簡(jiǎn)單地延伸，以形成肖特基二極管65的正端。
因此，在兩個(gè)實(shí)施例中，將肖特基二極管集成作為L(zhǎng)DMOS晶體管的一部分，以提供保護(hù)避免負(fù)電壓被施加到LDMOS晶體管的漏端。
在前述的說(shuō)明中，參考具體實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明。然而，本領(lǐng)域普通技術(shù)人員知道，可以進(jìn)行各種修改和改變而不脫離如下面的權(quán)利要求所闡述的本發(fā)明的精神和范圍。例如，可以使用不同于硅的其他半導(dǎo)體材料作為襯底。前面將各摻雜區(qū)域描述為是P或N，但是這些導(dǎo)電類型可以是相反的，來(lái)實(shí)現(xiàn)類似的結(jié)果。用于肖特基二極管的金屬可以是不同于硅化鈷的其他金屬。因此，本說(shuō)明書與附圖被認(rèn)為是示例性的，而不是限制的意義，并且所有這些修改都被包括在本發(fā)明權(quán)利要求的范圍內(nèi)。
上面參考了具體實(shí)施例描述了益處、優(yōu)點(diǎn)和問(wèn)題的解決方案。然而，這些益處、優(yōu)點(diǎn)、問(wèn)題的解決方案，以及導(dǎo)致任何的益處、優(yōu)點(diǎn)或解決方案顯現(xiàn)或變得更突出的任何要素(多個(gè))，都不認(rèn)為是任何或全部權(quán)利要求的關(guān)鍵的、需要的或必要的特征或要素。如在此所使用的，術(shù)語(yǔ)“包括”、“包含”或其其他類型的變形，意圖覆蓋非排他性的內(nèi)涵，使得包括一系列要素的過(guò)程、方法、產(chǎn)品或裝置不是僅包括這些要素，而是可以包括未明示列出的或?qū)τ谶@些過(guò)程、方法、產(chǎn)品或裝置所內(nèi)含的其他要素。
權(quán)利要求
1.一種器件結(jié)構(gòu)，包括襯底，其具有半導(dǎo)體區(qū)域；LDMOS晶體管結(jié)構(gòu)，其在該半導(dǎo)體區(qū)域中，具有基本連續(xù)的摻雜區(qū)域以執(zhí)行基于晶體管的功能，該基本連續(xù)的摻雜區(qū)域具有第一摻雜區(qū)域，該第一摻雜區(qū)域比該基本連續(xù)的摻雜區(qū)域更重?fù)诫s且更淺，并具有與該基本連續(xù)的摻雜區(qū)域相同的導(dǎo)電類型；以及肖特基二極管，其基本被該基本連續(xù)的摻雜區(qū)域所圍繞。
2.如權(quán)利要求1所述的器件結(jié)構(gòu)，其中，該基本連續(xù)的摻雜區(qū)域作為漏區(qū)。
3.如權(quán)利要求1所述的器件結(jié)構(gòu)，其中，該半導(dǎo)體區(qū)域具有第一導(dǎo)電類型的本底摻雜，并且其中，該肖特基二極管包括硅化物區(qū)域，其位于該襯底的表面上；以及第二摻雜區(qū)域，其在該半導(dǎo)體區(qū)域中，與該硅化物區(qū)域接觸，具有第一導(dǎo)電類型，并具有比該半導(dǎo)體區(qū)域更高的濃度。
4.如權(quán)利要求3所述的器件結(jié)構(gòu)，其中，該LDMOS晶體管結(jié)構(gòu)包括隔離區(qū)域，其在該基本連續(xù)的摻雜區(qū)域中，與該第一摻雜區(qū)域相鄰，并與該基本連續(xù)的摻雜區(qū)域的邊緣間隔開；第三摻雜區(qū)域，其具有與該半導(dǎo)體區(qū)域相同的導(dǎo)電類型，并與該基本連續(xù)的摻雜區(qū)域間隔開，使得在該第三摻雜區(qū)域和該基本連續(xù)的摻雜區(qū)域間存在間隔區(qū)；以及柵結(jié)構(gòu)，其位于一部分的該第三摻雜區(qū)域、該間隔區(qū)、一部分的該基本連續(xù)的摻雜區(qū)域以及一部分的該隔離區(qū)域上。
5.如權(quán)利要求4所述的器件結(jié)構(gòu)，其中，該半導(dǎo)體區(qū)域的導(dǎo)電類型是P型。
6.如權(quán)利要求4所述的器件結(jié)構(gòu)，其中，該第三摻雜區(qū)域特征進(jìn)一步在于具有第一導(dǎo)電類型的第四摻雜區(qū)域，該第四摻雜區(qū)域具有比該半導(dǎo)體區(qū)域更高的摻雜濃度，以作為源區(qū)接觸。
7.如權(quán)利要求6所述的器件結(jié)構(gòu)，其中，該第三摻雜區(qū)域特征進(jìn)一步在于具有第五摻雜區(qū)域，該第五摻雜區(qū)域與該間隔區(qū)間隔開并且在該間隔區(qū)和第四摻雜區(qū)域之間。
8.如權(quán)利要求1所述的器件結(jié)構(gòu)，其中，該肖特基二極管包括硅化物區(qū)域，其在該半導(dǎo)體區(qū)域的表面上；以及該半導(dǎo)體區(qū)域的一部分，在該硅化物區(qū)域下并基本被該基本連續(xù)的摻雜區(qū)域所圍繞。
9.如權(quán)利要求8所述的器件結(jié)構(gòu)，其中，該LDMOS晶體管結(jié)構(gòu)特征進(jìn)一步在于具有隔離區(qū)域，其與該基本連續(xù)的摻雜區(qū)域間隔開；漏區(qū)接觸區(qū)域，其與該隔離區(qū)域相鄰，其中該隔離區(qū)域在該漏區(qū)接觸區(qū)域和該基本連續(xù)的摻雜區(qū)域之間；以及柵結(jié)構(gòu)，其在一部分的該基本連續(xù)的摻雜區(qū)域和一部分的該隔離區(qū)域上。
10.如權(quán)利要求9所述的器件結(jié)構(gòu)，其中，其中該半導(dǎo)體區(qū)域具有第一導(dǎo)電類型；以及該基本連續(xù)的摻雜區(qū)域具有第二導(dǎo)電類型的第二摻雜區(qū)域，該第二摻雜區(qū)域具有比該基本連續(xù)的摻雜區(qū)域更大的摻雜濃度。
11.如權(quán)利要求10所述的器件結(jié)構(gòu)，其中，該基本連續(xù)的摻雜區(qū)域特征進(jìn)一步在于具有第一導(dǎo)電類型的第三摻雜區(qū)域，其中該第三摻雜區(qū)域在該第二摻雜區(qū)域和該隔離區(qū)域之間。
12.一種器件結(jié)構(gòu)，包括晶體管和肖特基二極管，其特征進(jìn)一步在于具有襯底，其具有半導(dǎo)體區(qū)域；該晶體管的柵結(jié)構(gòu)，其位于該半導(dǎo)體區(qū)域上；第一摻雜區(qū)域，其在該半導(dǎo)體區(qū)域中和其表面上形成的第一導(dǎo)電類型的半導(dǎo)體區(qū)域的表面上，其中一部分的該第一摻雜區(qū)域在一部分的該柵結(jié)構(gòu)下；第一肖特基端，其包括在與該第一摻雜區(qū)域相鄰的該半導(dǎo)體區(qū)域中和其表面上的肖特基區(qū)域；以及第二肖特基端，其包括在該肖特基區(qū)域上的金屬。
13.如權(quán)利要求12所述的器件結(jié)構(gòu)，其中，該肖特基區(qū)域與該第一摻雜區(qū)域鄰接。
14.如權(quán)利要求13所述的器件結(jié)構(gòu)，其中，該第一摻雜區(qū)域包括該晶體管的漏區(qū)接觸。
15.如權(quán)利要求13所述的器件結(jié)構(gòu)，其中，該第一摻雜區(qū)域包括該晶體管的源區(qū)接觸。
16.如權(quán)利要求13所述的器件結(jié)構(gòu)，其中，該晶體管是LDMOS晶體管。
17.如權(quán)利要求13所述的器件結(jié)構(gòu)，特征進(jìn)一步在于具有與該第一摻雜區(qū)域間隔開的隔離區(qū)域，其中該柵結(jié)構(gòu)從該第一摻雜區(qū)域延伸到位于一部分的該隔離區(qū)域上。
18.如權(quán)利要求17所述的器件結(jié)構(gòu)，特征進(jìn)一步在于具有與該隔離區(qū)域相鄰的漏區(qū)接觸。
19.如權(quán)利要求18所述的器件結(jié)構(gòu)，特征進(jìn)一步在于具有第二摻雜區(qū)域，其具有第一導(dǎo)電類型，形成在該第一摻雜區(qū)域中，該第二摻雜區(qū)域比該第一摻雜區(qū)域更重地?fù)诫s；以及第三摻雜區(qū)域，其具有第二導(dǎo)電類型，形成在該第一摻雜區(qū)域中，在該隔離區(qū)域和該第二摻雜區(qū)域之間。
20.如權(quán)利要求13所述的器件結(jié)構(gòu)，特征進(jìn)一步在于具有第二導(dǎo)電型的第二摻雜區(qū)域，其與該第一摻雜區(qū)域間隔開，其中，一部分的該第二摻雜區(qū)域在該柵結(jié)構(gòu)下。
21.如權(quán)利要求20所述的器件結(jié)構(gòu)，其中，該第一摻雜區(qū)域特征進(jìn)一步在于具有隔離區(qū)域，該隔離區(qū)域一部分在該柵結(jié)構(gòu)下。
22.如權(quán)利要求21所述的器件結(jié)構(gòu)，其中，該第二摻雜區(qū)域特征進(jìn)一步在于具有第三摻雜區(qū)域，其具有第二導(dǎo)電類型，具有比該第二摻雜區(qū)域更高的摻雜濃度；以及第四摻雜區(qū)域，其具有第一導(dǎo)電類型，在該隔離區(qū)域和該第三摻雜區(qū)域之間。
23.一種形成器件結(jié)構(gòu)的方法，包括形成與肖特基二極管連接的LDMOS晶體管；其中該方法特征進(jìn)一步在于提供具有半導(dǎo)體區(qū)域的襯底；形成位于該半導(dǎo)體區(qū)域上的LDMOS晶體管的柵結(jié)構(gòu)；在第一導(dǎo)電類型的半導(dǎo)體區(qū)域的表面上形成第一摻雜區(qū)域，該第一導(dǎo)電類型的半導(dǎo)體區(qū)域形成在該半導(dǎo)體區(qū)域中和其表面上，其中一部分的該第一摻雜區(qū)域在一部分的該柵結(jié)構(gòu)下；在與該第一摻雜區(qū)域相鄰的該半導(dǎo)體區(qū)域中和其表面上形成包括肖特基區(qū)域的第一肖特基端；以及形成第二肖特基端，其包括在該肖特基區(qū)域上的金屬。
24.如權(quán)利要求23所述的器件結(jié)構(gòu)，該肖特基區(qū)域特征進(jìn)一步在于與第一摻雜區(qū)域鄰接。
25.如權(quán)利要求24所述的器件結(jié)構(gòu)，進(jìn)一步包括在該第一摻雜區(qū)域中形成漏區(qū)接觸。
26.如權(quán)利要求24所述的器件結(jié)構(gòu)，進(jìn)一步包括在該第一摻雜區(qū)域中形成源區(qū)接觸。
全文摘要
一種LDMOS晶體管(10)，在該LDMOS晶體管(10)的摻雜區(qū)域的中心插入有肖特基二極管(28，16)。典型的LDMOS晶體管在中心具有漂移區(qū)(16)。在此情況下，將肖特基二極管(28，16)插入在該漂移區(qū)(16)的中心，這提供了以正向方向從源區(qū)(22)連接到漏區(qū)(24)的肖特基二極管(28，16)，使得將漏電壓鉗位到低于PN結(jié)閾值的電壓，從而避免將該P(yáng)N結(jié)(16，12)正向偏置。一種替換方式是將肖特基二極管(60，44)插入在其中形成了源區(qū)(54)的阱中，其在該LDMOS晶體管(40)的周圍。在這樣的情況下，肖特基二極管(60，44)不同地形成，但仍然從源區(qū)(54)以正向方向連接到漏區(qū)(56)，以實(shí)現(xiàn)期望的漏區(qū)(56)上電壓鉗位。
文檔編號(hào)H01L29/78GK1973376SQ200580020781
公開日2007年5月30日 申請(qǐng)日期2005年5月11日 優(yōu)先權(quán)日2004年6月23日
發(fā)明者維什努·K·凱姆卡, 維賈·帕塔薩拉蒂, 祝榮華, 阿米塔瓦·鮑斯 申請(qǐng)人:飛思卡爾半導(dǎo)體公司