專利名稱：通過形成具有不同改質(zhì)的本身應(yīng)力的蝕刻阻礙層以于不同溝道區(qū)域中產(chǎn)生不同機(jī)械應(yīng)力 ...的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明有關(guān)集成電路的形成，尤有關(guān)具有以指定的內(nèi)在應(yīng)力來改善電荷載子遷移性的溝道區(qū)的場效晶體管的形成。
背景技術(shù)：
集成電路的制造需要根據(jù)指定的電路布局而在一特定的芯片面積上形成大量的電路元件。一般而言，目前實(shí)施了多種的工藝技術(shù)，其中對于諸如微處理器及儲存芯片等復(fù)雜的電路而言，CMOS技術(shù)在目前是最有前途的方法，這是由于其在工作速度及(或)電力消耗上都有較佳的特性。在使用CMOS技術(shù)制造復(fù)雜的集成電路期間，在包含結(jié)晶半導(dǎo)體層的襯底上形成數(shù)百萬個互補(bǔ)的晶體管，亦即，N溝道晶體管及P溝道晶體管。MOS晶體管(不論所考慮的是N溝道晶體管或P溝道晶體管)包含所謂的PN接面，而是由高濃度摻雜的漏極及源極區(qū)與被配置在該漏極區(qū)與該源極區(qū)之間的一電性相反的摻雜溝道區(qū)之間的接口形成PN接面。該溝道區(qū)的導(dǎo)電系數(shù)(亦即，導(dǎo)電溝道的驅(qū)動電流能力)受到在該溝道區(qū)之上形成的且被薄絕緣層隔離的柵電極的控制。在形成導(dǎo)電溝道之后因?qū)⑦m當(dāng)?shù)目刂齐妷菏┘拥綎烹姌O而產(chǎn)生的該溝道區(qū)之導(dǎo)電系數(shù)取決于摻雜質(zhì)濃度、多數(shù)電荷載子的遷移性，且對于該溝道區(qū)沿著晶體管寬度方向的特定延伸區(qū)而言，又取決于也被稱為溝道長度的源極與漏極區(qū)間的距離。因此，配合在將該控制電壓施加到柵電極時在該絕緣層之下迅速地產(chǎn)生導(dǎo)電溝道的能力，該溝道區(qū)的導(dǎo)電系數(shù)基本確定了MOS晶體管的效能。因此，溝道長度的減小以及與該溝道長度減小相關(guān)聯(lián)的溝道電阻系數(shù)的減小使該溝道長度成為實(shí)現(xiàn)集成電路工作速度增加的首要設(shè)計(jì)準(zhǔn)則。
然而，晶體管尺寸的微縮遭遇到與該微縮相關(guān)聯(lián)的多個問題，因而必須解決該多個問題，以便不會不當(dāng)?shù)氐窒艘蚍€(wěn)定地減小MOS晶體管的溝道長度而獲致的優(yōu)勢。在這方面的一個主要問題是為新裝置世代開發(fā)出增強(qiáng)型微影及蝕刻策略，以便可靠地且可重復(fù)地制作諸如晶體管的柵電極等的具有關(guān)鍵尺寸的電路元件。此外，在漏極及源極區(qū)中需要有沿著垂直方向及橫向方向的極為精密的摻雜質(zhì)分布(dopant profile)，以便提供低薄片及接觸電阻系數(shù)、以及所需的溝道控制性。此外，PN接面對柵極絕緣層的垂直方向也代表了在漏電流控制上的一極重要的設(shè)計(jì)準(zhǔn)則。因此，減少溝道長度時，也需要減少漏極及源極區(qū)至柵極絕緣層及溝道區(qū)形成的接口的深度，因而需要精密的植入技術(shù)。根據(jù)其它的方法，是在與柵電極之間有指定偏離的情形下形成被稱為凸起漏極及源極區(qū)之磊晶生長區(qū)，以便提供具有較大導(dǎo)電系數(shù)的凸起漏極及源極區(qū)，且同時維持對柵極絕緣層的淺PN接面。
不論所用的技術(shù)方法為何，必須以精密的間隔物技術(shù)來產(chǎn)生極復(fù)雜的摻雜質(zhì)分布，并在以自行對準(zhǔn)方式(self-aligned)形成柵電極以及漏極及源極區(qū)中之金屬硅化物時將該間隔物用來作為掩模(mask)。因?yàn)殛P(guān)鍵尺寸(critical dimensions，亦即，晶體管的柵極長度)的持續(xù)尺寸微縮需要進(jìn)行調(diào)整，且可能需要新開發(fā)出與前文所述工藝步驟有關(guān)的工藝技術(shù)，所以已有人提出也在一特定的溝道長度下增加溝道區(qū)中的電荷載子遷移性。原則上，可聯(lián)合地或各別地將至少兩種機(jī)制用來增加溝道區(qū)中的電荷載子遷移性。在第一種機(jī)制中，可減少溝道區(qū)內(nèi)的摻雜質(zhì)濃度，因而減少電荷載子的散射事件，并因而增加導(dǎo)電系數(shù)。然而，減少溝道區(qū)中的摻雜質(zhì)濃度時，將嚴(yán)重地影響到晶體管裝置的臨界電壓(threshold voltage)，因而除非開發(fā)出可調(diào)整所需臨界電壓的其它機(jī)制，否則將使得摻雜質(zhì)濃度的減少成為一種較無吸引力的方法。在第二種機(jī)制中，可諸如以產(chǎn)生抗拉應(yīng)力或壓縮應(yīng)力(tensile orcompressive stress)之方式修改溝道區(qū)中的晶格結(jié)構(gòu)，因而分別為電子及電洞形成修改過的遷移性。例如，在溝道區(qū)中產(chǎn)生抗拉應(yīng)力時，將增加電子的遷移性，其中根據(jù)該抗拉應(yīng)力的量，可得到多達(dá)20％的遷移性增加，而該遷移性的增加又可轉(zhuǎn)換為一對應(yīng)的導(dǎo)電系數(shù)增加。另一方面，溝道區(qū)中的壓縮應(yīng)力可增加電洞的遷移性，因而提供了增強(qiáng)P型晶體管效能的潛力。因此，已有人建議在溝道區(qū)中或溝道區(qū)之下加入諸如硅/鍺層或硅/碳層，以便產(chǎn)生抗拉應(yīng)力或壓縮應(yīng)力。雖然在溝道區(qū)中或溝道區(qū)之下加入應(yīng)力產(chǎn)生層時，可大幅增強(qiáng)晶體管的效能，但是必須耗用相當(dāng)大的努力將對應(yīng)的應(yīng)力層的形成放入傳統(tǒng)的且業(yè)經(jīng)認(rèn)可的CMOS技術(shù)中。例如，必須開發(fā)出且在流程中實(shí)施額外的磊晶生長技術(shù)，以便在溝道區(qū)中或溝道區(qū)之下的適當(dāng)位置上形成含鍺或碳的應(yīng)力層。因此，大幅增加了工藝的復(fù)雜性，因而也提高了生產(chǎn)成本以及生產(chǎn)良率降低的可能性。
此外，諸如間隔元件等其它的組成部分以可靠且受控制的方式誘發(fā)出應(yīng)力是困難的，這是因?yàn)楸仨氠槍Ρ粯O度微縮的裝置而特別在植入工藝及金屬硅化工藝中徹底調(diào)整間隔物形成程序，因而只對工藝變化提供了很小的彈性，以便也涵蓋與應(yīng)力特性有關(guān)的任何要求。
有鑒于前文所述的狀況，目前需要有一種可在不需要復(fù)雜且昂貴的磊晶生長技術(shù)或改變諸如間隔物形成等關(guān)鍵性制造步驟的情形下于晶體管結(jié)構(gòu)中產(chǎn)生所需應(yīng)力狀況的替代性技術(shù)。

發(fā)明內(nèi)容
下文中提供了本發(fā)明的一簡化摘要，以提供對本發(fā)明的某些觀點(diǎn)的基本了解。該摘要并不是本發(fā)明的徹底的的概述。其目的并不是識別本發(fā)明的關(guān)鍵性或緊要的元件，也不是描述本發(fā)明的范圍。其主要目的只是以簡化的形式提供某些觀念，作為將于后文中提供的更詳細(xì)的說明的前言。
一般而言，本發(fā)明有關(guān)一種技術(shù)，該技術(shù)可通過修改在完成用來在層間介電質(zhì)材料(dielectric material)中形成柵極、漏極、及源極端的接點(diǎn)開孔的基本晶體管結(jié)構(gòu)之后形成的一接點(diǎn)蝕刻終止層之應(yīng)力特性，而在不同晶體管元件的溝道區(qū)內(nèi)產(chǎn)生所需的應(yīng)力狀況。如此項(xiàng)技術(shù)中所習(xí)知的，在微縮晶體管元件的特征尺寸時，對晶體管元件中誘發(fā)的機(jī)械應(yīng)力的可靠且精確的控制變得愈來愈重要，以便應(yīng)付有缺陷的結(jié)核(nucleation)、坑洞(void)形成、以及電氣特性的修改等的效應(yīng)，其中尤其可正面性地將應(yīng)力誘發(fā)的對電氣特性的修改用來增強(qiáng)裝置效能?？煽紤]側(cè)壁間隔物及接點(diǎn)蝕刻終止層的影響，而實(shí)現(xiàn)對溝道區(qū)中機(jī)械應(yīng)力的有效控制(亦即，有效的應(yīng)力工程)，這是因?yàn)檫@些層被直接置于晶體管結(jié)構(gòu)之上。根據(jù)本發(fā)明，可修改接點(diǎn)蝕刻終止層的內(nèi)在應(yīng)力特性，以便將不同的應(yīng)力狀況提供給不同的晶體管元件，同時保持與傳統(tǒng)且已為大家接受的工藝技術(shù)之高度兼容性，而實(shí)現(xiàn)有效的應(yīng)力工程。
根據(jù)本發(fā)明的一實(shí)施例，本發(fā)明的方法包含下列步驟在第一晶體管元件及第二晶體管元件之上形成一介電質(zhì)層(dielectric layer)，其中該介電質(zhì)層具有第一指定內(nèi)在機(jī)械應(yīng)力。此外，在該第一及第二晶體管元件之上形成一掩模層(mask layer)，以露出在該第一晶體管元件之上形成的該介電質(zhì)層的第一部分，并覆蓋在該第二晶體管元件之上形成的該介電質(zhì)層的第二部分。最后，利用對該第一部分的離子轟擊(ionbombardment)，而將該第一部分中的該第一內(nèi)在應(yīng)力修改為被修改的內(nèi)在應(yīng)力。
根據(jù)本發(fā)明的另一實(shí)施例，本發(fā)明的方法包含下列步驟在第一晶體管元件及一第二晶體管元件之上形成第一介電質(zhì)層，其中該第一介電質(zhì)層具有第一指定內(nèi)在機(jī)械應(yīng)力(intrinsic mechanical stress)。此外，選擇性地去除在該第一晶體管元件之上形成的該第一介電質(zhì)層的第一部分。此外，在該第一晶體管元件以及在該第二晶體管元件之上形成的該第一介電質(zhì)層的第二部分之上形成第二介電質(zhì)層，其中該第二介電質(zhì)層具有與該第一內(nèi)在應(yīng)力不同的第二內(nèi)在應(yīng)力。最后，選擇性地去除在該第一介電質(zhì)層的該第二部分之上形成的該第二介電質(zhì)層的第二部分。
根據(jù)本發(fā)明的又一實(shí)施例，半導(dǎo)體裝置包含第一晶體管元件，該第一晶體管元件具有第一溝道區(qū)、以及包封該第一晶體管元件的第一介電質(zhì)層，其中該第一介電質(zhì)層在該第一溝道區(qū)中誘發(fā)第一應(yīng)力。此外，該半導(dǎo)體裝置包含第二晶體管元件，該第二晶體管元件具有第二溝道區(qū)以及第二介電質(zhì)層，其中該第二介電質(zhì)層包封該第二晶體管元件并在該第二溝道區(qū)中誘發(fā)第二應(yīng)力，而該第二應(yīng)力不同于該第一應(yīng)力。


若參照前文中之說明，并配合各附圖，將可了解本發(fā)明，在這些附圖中，相同的代號將識別類似的元件，而這些附圖有
圖1a至1g示出其中包含兩個晶體管元件的半導(dǎo)體裝置在各制造階段的橫斷面圖，其中是根據(jù)本發(fā)明的實(shí)施例利用以非活性離子進(jìn)行的一處理來修改一接點(diǎn)蝕刻終止層的內(nèi)在機(jī)械應(yīng)力；圖2a至2j示出其中包含兩個不同晶體管元件的半導(dǎo)體裝置的橫斷面圖，其中是根據(jù)本發(fā)明的進(jìn)一步實(shí)施例利用以非活性離子進(jìn)行的處理來修改該接點(diǎn)蝕刻終止層的內(nèi)在應(yīng)力；以及圖3a至3g示出其中包含設(shè)有對應(yīng)地設(shè)計(jì)的接點(diǎn)蝕刻終止層的兩種不同晶體管類型的半導(dǎo)體裝置的橫斷面圖，其中是根據(jù)本發(fā)明的進(jìn)一步實(shí)施例利用干式蝕刻技術(shù)選擇性地去除該接點(diǎn)蝕刻終止層的一部分。
雖然本發(fā)明易于作出各種修改及替代形式，但是該等圖式中是以舉例方式示出本發(fā)明的一些特定實(shí)施例，且已在本本說明書中說明了這些特定實(shí)施例。然而，我們當(dāng)了解，本說明書對這些特定實(shí)施例的說明的用意并非將本發(fā)明限制在所揭示的該等特定形式，相反地，本發(fā)明將涵蓋最后的權(quán)利要求書所界定的在本發(fā)明的精神及范圍內(nèi)的所有修改、等效物、及替代。
具體實(shí)施例方式
下文中將說明本發(fā)明的實(shí)施例。為了顧及說明的清晰，本說明書中將不說明真實(shí)實(shí)施例的所有特征。當(dāng)然，我們當(dāng)了解，于開發(fā)任何此類真實(shí)的實(shí)施例時，必須作出許多與實(shí)施例相關(guān)的決定，以便達(dá)到開發(fā)者的特定目標(biāo)，例如符合與系統(tǒng)相關(guān)的及與業(yè)務(wù)相關(guān)的限制條件，而這些限制條件將隨著不同的實(shí)施例而變。此外，我們當(dāng)了解，此種開發(fā)工作可能是復(fù)雜且耗時的，但對已從本發(fā)明的揭示事項(xiàng)獲益的擁有此項(xiàng)技術(shù)的一般知識者而言，仍然將是一種例行的工作。
現(xiàn)在將參照各附圖而說明本發(fā)明。只為了解說之用，而在該等圖式中以示意圖的方式示出各種結(jié)構(gòu)、系統(tǒng)、及裝置，以便不會以熟習(xí)此項(xiàng)技術(shù)者習(xí)知的細(xì)節(jié)模糊了本發(fā)明。然而，該等附圖被加入，以便描述并解說本發(fā)明的各例子。應(yīng)將本說明書所用的字及詞匯了解及詮釋為具有與熟習(xí)相關(guān)技術(shù)者對這些字及詞匯所了解的一致的意義。不會因持續(xù)地在本說明書中使用一術(shù)語或詞匯，即意味著該術(shù)語或詞匯有特殊的定義(亦即與熟習(xí)此項(xiàng)技術(shù)者所了解的一般及慣常的定義不同的定義)。如果想要使術(shù)語或詞匯有特殊的意義(亦即與熟習(xí)此項(xiàng)技術(shù)者所了解的意義不同的意義)，則會將在本說明書中以一種直接且毫不含糊地提供該術(shù)語或詞匯的特殊定義之下定義的方式明確地述及該特殊的定義。
本發(fā)明基于下列觀念可修改與晶體管結(jié)構(gòu)接觸的或者至少位于晶體管結(jié)構(gòu)附近的一介電質(zhì)層的內(nèi)在應(yīng)力，而有效率地實(shí)現(xiàn)不同晶體管類型的溝道區(qū)中的有效的應(yīng)力工程?？烧{(diào)整工藝參數(shù)及(或)利用非活性離子進(jìn)行處理，而實(shí)現(xiàn)對介電質(zhì)層的內(nèi)在應(yīng)力的修改。因?yàn)槲挥诰w管結(jié)構(gòu)之上而亦可(至少部分地)被用來作為一接點(diǎn)蝕刻終止層的介電質(zhì)層覆蓋了該晶體管結(jié)構(gòu)的一大面積，所以該晶體管結(jié)構(gòu)的機(jī)械耦合可在溝道區(qū)內(nèi)進(jìn)行有效的應(yīng)力工程，而無須在晶體管形成期間進(jìn)行大規(guī)模的修改。此外，本發(fā)明可在不同的晶粒位置上或甚至可在襯底內(nèi)的不同晶粒上修改或形成具有不同應(yīng)力特性的對應(yīng)的介電質(zhì)層。因此，在“局部尺度”上，本發(fā)明可在被配置在鄰近處的各晶體管元件(例如，一CMOS裝置的互補(bǔ)晶體管對)上形成不同的應(yīng)力誘發(fā)介電質(zhì)層，因而提供了增強(qiáng)更復(fù)雜的CMOS裝置(例如，中央處理單元(CPU)及內(nèi)存芯片等的CMOS裝置)的整體效能之潛力。因此，對于特定的晶體管幾何形狀而言，亦即，對于特定的技術(shù)節(jié)點(diǎn)而言，可在相同的漏電流位準(zhǔn)下獲致較高的工作速度，或者在特定的工作速度下，可減少漏電流并因而減少電力消耗。在較整體的尺度下，可選擇性地調(diào)整不同晶圓上的或不同晶圓位置上的應(yīng)力程度，而減少或補(bǔ)償造成位于晶圓的不同位置上的裝置的電氣特性偏差或造成在不同晶圓上形成的裝置的電氣特性偏差的工藝不一致性，其中該應(yīng)力調(diào)整發(fā)生在晶體管的層級，亦即，發(fā)生在所涉及的晶體管裝置之溝道區(qū)中，因而使該應(yīng)力工程極為有效率。
如前文所述，應(yīng)力引起的問題變得與特征尺寸的持續(xù)微縮之間更有相關(guān)性，因而本發(fā)明在與極度微縮的半導(dǎo)體裝置結(jié)合時將尤其有利，因而在不會因應(yīng)力引起的問題而大幅耗損效能的情形下，提供了施行進(jìn)一步的裝置微縮的展望。
請參閱各圖式，現(xiàn)在將更詳細(xì)地說明本發(fā)明的各實(shí)施例。圖1a表示一個半導(dǎo)體裝置(150)的一橫斷面圖，該半導(dǎo)體裝置(150)包含第一晶體管元件(100n)及第二晶體管元件(100p)。第一晶體管元件(100n)、(100p)可代表不同類型的晶體管元件，例如，N溝道晶體管及P溝道晶體管、位于不同的晶粒位置或襯底位置的相同或不同類型的晶體管，且在特定實(shí)施例中，晶體管(100n)可代表N溝道晶體管，且第二晶體管(100p)可代表P溝道晶體管，且這兩個晶體管被配置而形成互補(bǔ)的晶體管對。雖然晶體管(100n)及(100p)可能在尺寸、導(dǎo)電性類型、位置、及功能等的方面上互不相同，但是為了方便，所示的該等晶體管具有大致相同的組態(tài)，因而以相同的代號表示晶體管(100n)及(100p)的各對應(yīng)組成部分。請注意，雖然本發(fā)明尤其有利于并未設(shè)有諸如在各別溝道區(qū)中或之下形成的額外磊晶層等任何應(yīng)力誘發(fā)組成部分的晶體管元件，但是亦可將本發(fā)明與此種額外的應(yīng)力產(chǎn)生技術(shù)集合。我們亦當(dāng)了解，在下文中對本發(fā)明的進(jìn)一步實(shí)施例的說明中，將參照以并未設(shè)有任何凸起漏極及源極區(qū)的絕緣層上覆硅(Silicon On Insulator；簡稱SOI)裝置的形式提供的晶體管元件。如將于說明的過程中可了解的，亦可將本發(fā)明應(yīng)用于在整體(bulk)半導(dǎo)體襯底上形成的晶體管元件，且亦可易于將本發(fā)明應(yīng)用于采用凸起漏極及源極區(qū)的晶體管設(shè)計(jì)。
半導(dǎo)體裝置(150)包含一襯底(101)，該襯底(101)具有在其上形成的諸如埋入二氧化硅層及氮化硅層等的絕緣層(102)、以及接續(xù)的結(jié)晶半導(dǎo)體層(103)，該結(jié)晶半導(dǎo)體層(103)在下文的說明中將被稱為“硅層”，這是因?yàn)槠渲邪◤?fù)雜邏輯電路的絕大多數(shù)的集成電路都是以硅為基礎(chǔ)。然而，我們當(dāng)了解，可由符合設(shè)計(jì)要求的任何適當(dāng)?shù)陌雽?dǎo)體材料構(gòu)成半導(dǎo)體層(103)?？梢灾T如形式為淺溝槽隔離層的一隔離結(jié)構(gòu)(120)將第一及第二晶體管(100n)、(100p)相互隔離。第一晶體管(100n)進(jìn)一步包含柵電極結(jié)構(gòu)(105)，該柵電極結(jié)構(gòu)(105)包含諸如多晶硅部分等的一半導(dǎo)體部分(106)、以及諸如以金屬硅化物的形式提供的含金屬部分(108)。柵電極結(jié)構(gòu)(105)進(jìn)一步包含柵極絕緣層(107)，該柵極絕緣層(107)將柵電極結(jié)構(gòu)(105)與溝道區(qū)(104)隔離，且又橫向地隔離已在金屬硅化物區(qū)(112)中形成的經(jīng)過適當(dāng)摻雜的源極及漏極區(qū)(111)。在鄰接?xùn)烹姌O結(jié)構(gòu)(105)的側(cè)壁之處形成間隔元件(110)(spacer element)，且也在源極及漏極區(qū)(111)與間隔元件(110)之間形成的襯墊層(109)(liner)將間隔元件(110)(spacer element)與柵電極結(jié)構(gòu)(105)隔離。在某些情形中，可省略掉襯墊層(109)。
第二晶體管(100p)可具有大致相同的結(jié)構(gòu)及大致相同的組成部分，其中當(dāng)?shù)谝患暗诙w管(100n)、(100p)代表不同導(dǎo)電性類型的晶體管元件時，溝道區(qū)(104)以及源極及漏極區(qū)(111)可包含與晶體管(100n)的該等各別區(qū)域不同的摻雜質(zhì)。
圖1a所示的用來形成半導(dǎo)體裝置(150)的典型流程可包含下列的程序。當(dāng)半導(dǎo)體裝置(150)代表SOI裝置時，可以先進(jìn)的晶圓接合技術(shù)形成襯底(101)、絕緣層(102)、及半導(dǎo)體層(103)，或者可不設(shè)絕緣層(102)而以整體(bulk)半導(dǎo)體襯底的方式提供襯底(101)，其中半導(dǎo)體層(103)可代表該襯底的上方部分，或者可以磊晶生長技術(shù)形成半導(dǎo)體層(103)。然后，根據(jù)已為大家接受的工藝技術(shù)而以氧化方式沉積及(或)形成柵極絕緣層(107)，然后利用低壓化學(xué)氣相沉積(Low Pressure Chemical Vapor Deposition；簡稱LPCVD)工藝沈積諸如多晶硅等的柵電極材料。然后，可根據(jù)已為大家接受的工藝配方而以精密的微影及蝕刻技術(shù)在該柵電極材料與門極絕緣層(107)中產(chǎn)生圖樣。然后，可執(zhí)行植入周期以及用來形成間隔元件(110)的工藝，其中當(dāng)源極及漏極區(qū)(111)需要有精密的橫向分布的摻雜質(zhì)濃度時，可以中間植入工藝將間隔元件(110)形成為兩個或更多個不同的間隔元件。例如，可能需要有較小穿透深度的延伸區(qū)。在用來活化并部分修正植入引發(fā)的晶體損壞之任何次數(shù)的退火周期之后，通過沉積耐火金屬，并以下方的硅激活化學(xué)反應(yīng)，而形成金屬硅化物區(qū)(108)及(112)，其中是將間隔元件(110)用來作為反應(yīng)掩模(reaction mask)，用以防止或減少在柵電極結(jié)構(gòu)(105)與源極及漏極區(qū)(111)之間形成金屬化合物。
圖1b示出具有在晶體管元件(100n)及(100p)之上形成的第一介電質(zhì)層(116)之半導(dǎo)體裝置(150)。通常是在一層間介電質(zhì)材料(圖1b中并未示出)中嵌入晶體管元件(100n)及(100p)，且將在該層間介電質(zhì)材料之上形成金屬層，以便建立個別電路元件之間的電性連接。必須利用各向異性蝕刻工藝在該層間介電質(zhì)材料中產(chǎn)生圖樣，以便將接點(diǎn)提供給柵電極結(jié)構(gòu)(105)以及源極及漏極區(qū)(111)。因?yàn)楸仨殞⒃摳飨虍愋晕g刻工藝執(zhí)行到不同的深度，所以通常提供一可靠的蝕刻終止層，以便在蝕刻前鋒已到達(dá)柵電極結(jié)構(gòu)(105)且仍然繼續(xù)接近源極及漏極區(qū)(111)時，防止柵電極結(jié)構(gòu)(105)上的材料被去除。因此，在特定實(shí)施例中，將第一介電質(zhì)層(116)設(shè)計(jì)成(至少部分地)被用來作為接點(diǎn)的蝕刻終止層，因而亦可將第一介電質(zhì)層(116)稱為一接點(diǎn)蝕刻終止層。經(jīng)常是由二氧化硅構(gòu)成該層間介電質(zhì)材料，且因而第一介電質(zhì)層(116)可包含氮化硅，這是因?yàn)榈柙谟脕砦g刻二氧化硅的已為大家接受的各向異性蝕刻工藝配方中呈現(xiàn)良好的蝕刻選擇性。尤其可根據(jù)已為大家接受的沈積配方而沉積氮化硅，其中可調(diào)整沉積參數(shù)，以便提供指定的內(nèi)在機(jī)械應(yīng)力，且同時仍然保持對二氧化硅的所需高蝕刻選擇性。通常是以電漿增強(qiáng)式化學(xué)氣相沉積(Plasma Enhanced Chemical Vapor Deposition；簡稱PECVD)工藝來沉積氮化硅，其中可改變諸如被供應(yīng)到電漿氣的偏壓功率等的電漿氣的參數(shù)，以便調(diào)整所沉積的氮化硅層中產(chǎn)生的機(jī)械應(yīng)力。例如，可針對氮化硅層而在PECVD沉積工具中，根據(jù)以硅甲烷(SiH4)及氨(NH3)、一氧化二氮(N2O)、或氮?dú)?N2)為基礎(chǔ)的已為大家接受的工藝配方，而執(zhí)行該沉積?？捎沙练e狀況決定該氮化硅層中的應(yīng)力，其中例如，可以根據(jù)已為大家接受的沈積配方的一適度高的偏壓功率，而在氮化硅中得到大約150MPa的壓縮應(yīng)力，而在其它的實(shí)施例中，可得到大約0至100MPa的抗拉應(yīng)力。一般而言，在沉積期間于氮化硅中產(chǎn)生的應(yīng)力取決于氣體混合物、沉積速率、溫度、及離子轟擊。根據(jù)習(xí)知的配方，可諸如在以PECVD工藝對該層進(jìn)行沉積期間改變用來決定電漿氣的些工藝參數(shù)中之任何工藝參數(shù)，而調(diào)整該層中對應(yīng)的抗拉應(yīng)力或壓縮應(yīng)力之量。尤其可改變被供應(yīng)到電漿氣的偏壓能量，而調(diào)整沉積工藝期間的離子轟擊程度，因而在氮化硅層中產(chǎn)生抗拉應(yīng)力或壓縮應(yīng)力。為了產(chǎn)生所需的離子轟擊，通常將雙頻率CVD反應(yīng)器用來調(diào)整一所需的偏壓功率量。例如，如果低頻供應(yīng)被大幅減少或關(guān)閉，則產(chǎn)生具有一抗拉應(yīng)力的氮化硅層。另一方面，適度高的偏壓功率將在氮化硅層中產(chǎn)生壓縮應(yīng)力?？梢钥僧a(chǎn)生適當(dāng)?shù)碾姖{氣的任何沉積工具來執(zhí)行一對應(yīng)的沉積工藝。
例如，可將第一介電質(zhì)層(116)沉積為具有指定壓縮應(yīng)力的氮化硅層。請注意，亦可易于根據(jù)測試襯底而制定用來沉積具有一所需的壓縮應(yīng)力或抗拉應(yīng)力量的氮化硅的對應(yīng)工藝配方，其中改變一項(xiàng)或多項(xiàng)工藝參數(shù)，并量測氮化硅層的應(yīng)力特性，且使該等應(yīng)力特性與各別的工藝參數(shù)相關(guān)。在下文的說明中，假設(shè)第一介電質(zhì)層(116)包含壓縮應(yīng)力，而在其它的實(shí)施例中，可在抗拉應(yīng)力下形成第一介電質(zhì)層(116)。
圖1c示出具有在其上形成的抗蝕劑掩模層(140)的半導(dǎo)體裝置(150)，其中抗蝕劑掩模層(140)露出第一晶體管元件(100n)且覆蓋第二晶體管元件(100p)?？筛鶕?jù)形成P及N型晶體管時也需要用到的微影掩模層，而形成抗蝕劑掩模層(140)，因而可易于將抗蝕劑掩模層(140)的形成包含在傳統(tǒng)的流程中。此外，當(dāng)以離子植入序列的方式執(zhí)行處理(160)時，是以其中包括諸如氙或鍺等的非活性離子使半導(dǎo)體裝置(150)接受該處理(160)。由于離子轟擊，所以修改了第一介電質(zhì)層(116)的第一部分(116n)的分子結(jié)構(gòu)，而大幅減少了層(116)的第一部分(116n)內(nèi)的內(nèi)在應(yīng)力?？筛鶕?jù)第一介電質(zhì)層(116)的層厚度及所用離子材料的類型，而選擇以離子植入工藝的方式執(zhí)行的處理(160)的工藝參數(shù)。例如，在大約50至100奈米的層厚度以及前文指定的離子材料類型下，可在大約10至100keV(千電子伏特)的植入能量下使用大約1015至1016離子/平方厘米的劑量。然而，可易于以仿真來決定相關(guān)的參數(shù)值。在其它的實(shí)施例中，可根據(jù)在較小的加速能量下呈現(xiàn)較大的穿透深度的氬及等的惰性氣體，而在電漿氣中執(zhí)行處理(160)，因而也使在一電漿氣中產(chǎn)生的離子能量適于減輕第一部分(116n)中的內(nèi)在應(yīng)力?？稍谌魏芜m當(dāng)?shù)碾姖{蝕刻或電漿沉積工具中產(chǎn)生適當(dāng)?shù)碾姖{氣。
圖1d示出在完成離子轟擊(160)之后具有設(shè)于第一晶體管(100n)之上的應(yīng)力減小或大致無應(yīng)力之部分(116n)(視設(shè)計(jì)要求而定)且具有仍然有開始沉積的介電質(zhì)層(116)的壓縮應(yīng)力的一部分(116p)的半導(dǎo)體裝置(150)。在某些實(shí)施例中，可將第一部分(116n)的較小內(nèi)在應(yīng)力或大幅減小的壓縮應(yīng)力視為適于實(shí)現(xiàn)對第一晶體管(100n)的溝道區(qū)(104)的電氣特性之所需修改，而該修改是為了實(shí)現(xiàn)第一及第二晶體管(100n)、(100p)的大致對稱特性，且可沈積諸如二氧化硅等的層間介電質(zhì)材料，并將第一及第二部分(116n)、(116p)用來作為蝕刻終止層而形成對應(yīng)的接點(diǎn)開孔。
圖1e示出在需要對第一晶體管(100n)的溝道區(qū)(104)中的應(yīng)力特性進(jìn)行更明顯的修改時根據(jù)進(jìn)一步實(shí)施例的半導(dǎo)體裝置(150)。如前文所述，如果晶體管(100n)將要代表N型晶體管，則溝道區(qū)(104)內(nèi)的抗拉應(yīng)力可提供電子的增強(qiáng)遷移性。因此，可在第一及第二晶體管(100n)、(100p)之上形成具有第一晶體管(100n)所需的內(nèi)在應(yīng)力的第二介電質(zhì)層(117)。例如，可沉積介電質(zhì)層(117)，以便呈現(xiàn)具有一指定量的一內(nèi)在抗拉應(yīng)力。在某些實(shí)施例中，可選擇第二部分(116p)中的壓縮應(yīng)力，以便顯著地過度補(bǔ)償?shù)诙殡娰|(zhì)層(117)所誘發(fā)的抗拉應(yīng)力，而實(shí)現(xiàn)第二晶體管(100p)的溝道區(qū)(104)內(nèi)的所需總應(yīng)力，例如，壓縮應(yīng)力狀況。在其它的實(shí)施例中，可將介電質(zhì)層(117)的抗拉應(yīng)力對第二部分(116p)的壓縮應(yīng)力的部分補(bǔ)償視為不適當(dāng)?shù)?，因而可諸如以類似于處理(160)的一處理來修改介電質(zhì)層(117)在第二晶體管(100p)之上產(chǎn)生的內(nèi)在應(yīng)力，或者在其它的實(shí)施例中，可去除介電質(zhì)層(117)中在第二晶體管(100p)之上的部分。
圖1f示出具有在上面形成有抗蝕劑掩模層(170)的半導(dǎo)體裝置(150)，而該抗蝕劑掩模層(170)覆蓋第一晶體管(100n)且露出第二晶體管(100p)。此外，第二晶體管(100p)接受電漿蝕刻工藝(180)，以便去除介電質(zhì)層(117)的露出部分。在某些實(shí)施例中，介電質(zhì)層(117)可包含在第一介電質(zhì)層(116)上形成的薄襯墊層(圖中未示出)，用以在電漿蝕刻工藝(180)的蝕刻前鋒適當(dāng)?shù)氐竭_(dá)層(116)的第二部分(116p)時提供表示蝕刻已到達(dá)終點(diǎn)，或者可將該襯墊層用來作為一蝕刻終止層。
圖1g示出在去除層(117)的露出部分且去除抗蝕劑掩模層(170)之后的半導(dǎo)體裝置(150)。因此，第二介電質(zhì)層(117)基本確定了第一晶體管(100n)的溝道區(qū)(104)中產(chǎn)生的應(yīng)力，而第二部分(116p)基本確定了第二晶體管(100p)的溝道區(qū)(104)中的應(yīng)力。我們當(dāng)了解，可根據(jù)設(shè)計(jì)要求而選擇第一介電質(zhì)層(116)及第二介電質(zhì)層(117)中之內(nèi)在應(yīng)力的類型及量，且不一定要按照前文所述的方式來選擇該等類型及量。
在又一實(shí)施例中，可以類似于圖1c所示的離子轟擊(160)的一離子轟擊取代圖1f所示的電漿蝕刻工藝(180)，以便在無須去除介電質(zhì)層(117)的露出部分的情形下減少或松弛該露出部分中的應(yīng)力。通過適當(dāng)?shù)剡x擇植入?yún)?shù)或一電漿氣的參數(shù)，可適當(dāng)?shù)乜刂茟?yīng)力松弛的程度，以便實(shí)現(xiàn)第二晶體管(100p)的溝道區(qū)(104)中的所需總誘發(fā)應(yīng)力。在此種方式下，可得到在第一及第二晶體管元件(100n)、(100p)之上的層(116)及(117)的大致相等的層厚度，因而在后續(xù)的接點(diǎn)開孔蝕刻期間提供了大致相同的蝕刻狀況。
此外，在前文所述之實(shí)施例中，有利之處為在N型晶體管中產(chǎn)生了抗拉應(yīng)力且在P型晶體管中產(chǎn)生了壓縮應(yīng)力。然而，亦可產(chǎn)生任何其它的應(yīng)力組合。尤其可在兩個以上的不同襯底部分上得到兩個以上的不同應(yīng)力等級。例如，可在具有不同參數(shù)的數(shù)個步驟中執(zhí)行離子轟擊(160)，其中是以不同的抗蝕劑掩模層(140)執(zhí)行每一步驟。同樣地，電漿蝕刻工藝(180)可以不完全去除各別的介電質(zhì)層(117)，且亦可在使用不同抗蝕劑掩模層(170)的數(shù)個步驟中執(zhí)行電漿蝕刻工藝(180)。
請參閱圖2a至2i，現(xiàn)在將說明進(jìn)一步的實(shí)施例。在圖2a中，半導(dǎo)體裝置(250)包含第一晶體管元件(200n)及一第二晶體管元件(200p)。第一及第二晶體管(200n)、(200p)的結(jié)構(gòu)可以與前文中參照圖1a所述的相同，因而除了在代號的首位數(shù)字中以“2”取代“1”之外，將使用相同的代號。因此，將省略這些組成部分的詳細(xì)說明。
圖2b示出具有在其上形成的第一介電質(zhì)層(216)的半導(dǎo)體裝置(250)，而該第一介電質(zhì)層(216)可包含第一襯墊層(216a)、應(yīng)力誘發(fā)層(216b)、以及第二襯墊層(216c)。在一實(shí)施例中，可由二氧化硅構(gòu)成襯墊層(216a)及(216c)，而可由氮化硅構(gòu)成應(yīng)力誘發(fā)層(216b)。二氧化硅的沈積配方是此項(xiàng)技術(shù)中習(xí)知的，且可易于將這些沈積配方用來形成襯墊層(216a)及(216c)。有關(guān)應(yīng)力誘發(fā)層(216b)的形成，適用前文中參照圖1b中的介電質(zhì)層(116)所述的相同準(zhǔn)則。為了方便，可假定應(yīng)力誘發(fā)層(216b)包含壓縮應(yīng)力，該壓縮應(yīng)力可被轉(zhuǎn)移到第二晶體管元件(200p)，而第一晶體管(200n)將接收一抗拉應(yīng)力。然而，在其它的實(shí)施例中，應(yīng)力誘發(fā)層(216b)可具有抗拉應(yīng)力。
圖2c示出具有在其上形成的抗蝕劑掩模層(240)的半導(dǎo)體裝置(250)，該抗蝕劑掩模層(240)覆蓋第二晶體管(200p)且露出第一晶體管(200n)。此外，半導(dǎo)體裝置(250)接受濕式化學(xué)蝕刻工藝(260)，以便去除襯墊層(216c)的露出部分。在特定實(shí)施例中，該濕式化學(xué)蝕刻工藝是基于稀釋的氫氟酸(HF)，該氫氟酸侵蝕襯墊層(216c)的二氧化硅，但對抗蝕劑掩模層(240)只有消許多的蝕刻速率。以氫氟酸選擇性地去除二氧化硅的對應(yīng)蝕刻配方是此項(xiàng)技術(shù)中習(xí)知的。
圖2d示出在去除襯墊層(216c)的露出部分且去除抗蝕劑掩模層(240)之后的半導(dǎo)體裝置(250)。因此，襯墊層(216c)仍然覆蓋第二晶體管元件(200p)，而第一晶體管(200n)之上露出了應(yīng)力誘發(fā)層(216b)。
在圖2e中，半導(dǎo)體裝置(250)接受另一濕式化學(xué)蝕刻工藝(261)，該濕式化學(xué)蝕刻工藝(261)被設(shè)計(jì)成選擇性地去除應(yīng)力誘發(fā)層(216b)但大致不會侵蝕襯墊層(216a)及(216c)。在一實(shí)施例中，可由氮化硅構(gòu)成應(yīng)力誘發(fā)層(216b)，因而蝕刻化學(xué)劑可以熱磷酸(H3PO4)為基礎(chǔ)，該蝕刻化學(xué)劑對二氧化硅呈現(xiàn)優(yōu)異的蝕刻選擇性。因此，除了少數(shù)的下蝕刻區(qū)(圖中未示出)之外，保留了第二晶體管元件(200p)之上的應(yīng)力誘發(fā)層(216b)，而大致完全去除了第一晶體管元件(200n)之上的應(yīng)力誘發(fā)層(216b)。
圖2f示出具有在其上形成的另一抗蝕劑掩模層(241)的半導(dǎo)體裝置(250)，而該抗蝕劑掩模層(241)覆蓋第一晶體管元件(200n)，但露出了第二晶體管元件(200p)。此外，半導(dǎo)體裝置(250)接受另一濕式化學(xué)蝕刻工藝(262)，以便去除第二晶體管元件(200p)之上的露出的襯墊層(216c)。如果是由二氧化硅構(gòu)成襯墊層(216c)，則工藝(262)可與蝕刻工藝(260)類似，以氫氟酸為基礎(chǔ)，而第一晶體管(200n)上的襯墊層(216a)則受到抗蝕劑掩模層(241)的保護(hù)。
圖2g示出在完成濕式化學(xué)蝕刻工藝(262)且去除了抗蝕劑掩模層(241)之后的半導(dǎo)體裝置(250)。因此，第二晶體管(200p)具有在其上形成的露出之應(yīng)力誘發(fā)層(216b)，而第一晶體管(200n)則仍然被襯墊層(216a)所覆蓋。然后，可沉積具有與應(yīng)力誘發(fā)層(216b)的內(nèi)在應(yīng)力不同的一內(nèi)在應(yīng)力的另一介電質(zhì)層。
圖2h示出具有在第一及第二晶體管元件(200n)、(200p)之上形成的具有諸如抗拉應(yīng)力等的指定內(nèi)在應(yīng)力的一第二介電質(zhì)層(217)的半導(dǎo)體裝置(250)。關(guān)于任何沈積配方、諸如層厚度等的層特性、及材料成分等方面，都適用前文中參照層(116)、(117)、及(21b)所述的相同準(zhǔn)則。在一實(shí)施例中，可由具有適于在后續(xù)的工藝中被用來作為接點(diǎn)蝕刻終止層的層厚度的氮化硅構(gòu)成第二介電質(zhì)層(217)。
圖2i示出具有在其上形成的另一抗蝕劑掩模層(242)的半導(dǎo)體裝置(250)，該抗蝕劑掩模層(242)覆蓋了第一晶體管元件(200n)，但露出了第二晶體管元件(200p)。因?yàn)閼?yīng)力誘發(fā)層(216b)及介電質(zhì)層(217)目前(至少部分地)決定了第二晶體管元件(200p)的溝道區(qū)(204)中誘發(fā)的應(yīng)力，所以根據(jù)一實(shí)施例，第二晶體管(200p)可接受用來松弛或減少介電質(zhì)層(217)中的內(nèi)在應(yīng)力的處理(263)。為了達(dá)到此目的，可執(zhí)行利用基于諸如氙及鍺等離子的離子植入而以非活性離子進(jìn)行的處理，或者可采用基于氬及氦等氣體之電漿處理?？筛鶕?jù)第二晶體管(200p)的溝道區(qū)(204)中的所需總應(yīng)力，并以符合諸如層厚度及材料成分等介電質(zhì)層(217)的特性的方式，而選擇處理(263)的工藝參數(shù)。可易于根據(jù)諸如產(chǎn)品試產(chǎn)及仿真等方式而制定對應(yīng)的工藝配方及工藝參數(shù)。如前文中參照離子轟擊(160)及電漿蝕刻(180)所述的，在處理(263)期間，可執(zhí)行具有不同抗蝕劑掩模層(242)及具有不同工藝參數(shù)的兩個或更多個步驟，而控制應(yīng)力松弛的程度以及應(yīng)力松弛的位置。
在其它的實(shí)施例中，可以電漿蝕刻工藝去除介電質(zhì)層(217)的露出部分，而避免介電質(zhì)層(217)對第二晶體管元件(200p)的溝道區(qū)(204)中誘發(fā)的應(yīng)力之影響，其中有利之處在于襯墊層(216c)并未被去除(請參閱圖2f)，因而襯墊層(216c)在該電漿蝕刻工藝期間可被用來作為有效率的蝕刻終止層或蝕刻指示層，以便可靠地控制介電質(zhì)層(217)的露出部分的去除。因此，在該電漿蝕刻工藝以及介電質(zhì)層(217)的露出部分的對應(yīng)去除之后，應(yīng)力誘發(fā)層(216b)基本確定了第二晶體管(200p)的溝道區(qū)(204)中的應(yīng)力，而其余的介電質(zhì)層(217)則大致產(chǎn)生了第一晶體管元件(200n)中的應(yīng)力。
仍請參閱圖2i，在完成處理(263)之后，大致松弛了介電質(zhì)層(217)的露出部分，或者大幅減少了介電質(zhì)層(217)中的應(yīng)力，或?qū)⒃搼?yīng)力調(diào)整至所需的程度。
圖2i示出在完成處理(263)且去除抗蝕劑掩模層(242)之后因而留下低應(yīng)力層(217p)的半導(dǎo)體裝置(250)，該低應(yīng)力層(217p)并未顯著地協(xié)助形成第二晶體管元件(200p)的總應(yīng)力?？稍诎雽?dǎo)體裝置(250)之上沈積諸如二氧化硅等的層間介電質(zhì)材料，并一方面使用層(216b)及(217)用來作為蝕刻終止層，且另一方面將層(217)用來作為蝕刻終止層，而形成各別的接點(diǎn)開孔，因而繼續(xù)進(jìn)一步的處理。請注意，第一晶體管(200n)的接點(diǎn)蝕刻終止層(亦即，介電質(zhì)層(217))的厚度與第二晶體管(200p)的接點(diǎn)蝕刻終止層(亦即，應(yīng)力誘發(fā)層(216b)加上低應(yīng)力層(217p))的厚度間之差異大致不會影響到接點(diǎn)孔形成工藝，這是因?yàn)檫@兩個晶體管元件中仍然設(shè)有襯墊層(216a)，且一方面該襯墊層(216a)因而可被用來作為在第一晶體管(200n)上將各別層(217)開孔的一額外蝕刻終止層，另一方面該襯墊層(216因而可被用來作為在第二晶體管(200p)上將層(217p)加上層(216b)的額外蝕刻終止層。
圖3a以橫斷面圖標(biāo)出可具有如前文中參照圖1a及2a所述的結(jié)構(gòu)的半導(dǎo)體裝置(350)，該半導(dǎo)體裝置(350)包含第一晶體管元件(300n)及第二晶體管元件(300p)。因此，除了在代號的首位數(shù)字中以“3”取代“1”或“2”之外，將使用相同的代號來表示對應(yīng)的組成部分。因此，將省略這些組成部分的詳細(xì)說明。
圖3b示出具有在其上形成的介電質(zhì)層(316)的半導(dǎo)體裝置(350)，而該介電質(zhì)層(316)可包含諸如由氮化硅形成的應(yīng)力誘發(fā)層(316b)、以及諸如由二氧化硅形成的襯墊層(316c)。有關(guān)襯墊層(316c)及應(yīng)力誘發(fā)層(316b)的形成，適用前文中參照襯墊層(216a)、(216c)、以及應(yīng)力誘發(fā)層(216b)所述的相同準(zhǔn)則。例如，應(yīng)力誘發(fā)層(316b)可包含壓縮應(yīng)力，該壓縮應(yīng)力可被轉(zhuǎn)移到第二晶體管元件(300p)，而第一晶體管元件(300n)中將產(chǎn)生抗拉應(yīng)力。
圖3c示出具有在其上形成的抗蝕劑掩模層(340)的半導(dǎo)體裝置(350)，該抗蝕劑掩模層(340)覆蓋第二晶體管元件(300p)且露出第一晶體管元件(300n)。此外，半導(dǎo)體裝置(350)接受一電漿蝕刻工藝(360)，以便去除襯墊層(316c)及應(yīng)力誘發(fā)層(316b)的露出部分。對應(yīng)的電漿蝕刻配方是此項(xiàng)技術(shù)中已被完善制定的配方，且可使用在形成間隔元件(310)期間也被采用的工藝參數(shù)。
圖3d示出在完成電漿蝕刻工藝(360)之后且在去除抗蝕劑掩模層(340)之后的半導(dǎo)體裝置(350)，其中因而留下了具有應(yīng)力誘發(fā)層(316b)及襯墊層(316c)的第二晶體管(300p)，而后來完全露出了第一晶體管(300n)。
圖3e示出具有在其上形成而有諸如一抗拉應(yīng)力等的一指定內(nèi)在應(yīng)力的一第二介電質(zhì)層(317)的半導(dǎo)體裝置(350)，而該抗拉應(yīng)力將被轉(zhuǎn)移到第一晶體管元件(300n)的溝道區(qū)(304)。有關(guān)沉積參數(shù)及介電質(zhì)層(317)的特性，適用前文中參照層(117)、(217)所述的相同準(zhǔn)則。
圖3f示出具有在其上形成的另一抗蝕劑掩模層(341)的半導(dǎo)體裝置(350)，該抗蝕劑掩模層(341)覆蓋了第一晶體管元件(300n)，且露出了第二晶體管元件(300p)。此外，使半導(dǎo)體裝置(350)暴露于電漿蝕刻氣(361)，以便去除介電質(zhì)層(317)的露出部分。對應(yīng)的蝕刻配方都是已被完善制定的，例如，該等蝕刻配方的形式是如同于形成間隔元件(310)期間所使用的配方。在蝕刻工藝(361)期間，襯墊層(316c)被用來作為蝕刻終止層或蝕刻表示層，因而可以可靠地控制蝕刻工藝(361)。在去除了介電質(zhì)層(317)的露出部分之后，根據(jù)某些實(shí)施例，可以諸如基于氫氟酸的濕式化學(xué)蝕刻工藝去除襯墊層(316c)中尚未被蝕刻工藝(361)侵蝕的任何剩余部分。然后，可去除抗蝕劑掩模層(341)。
圖3g示出具有在第二晶體管(300p)的溝道區(qū)(304)中誘發(fā)諸如壓縮應(yīng)力的層(316b)且具有在第一晶體管元件(300n)的溝道區(qū)(304)中誘發(fā)諸如抗拉應(yīng)力的其余的層(317)的半導(dǎo)體裝置(350)。如同前文所述的實(shí)施例，可沉積形式為諸如二氧化硅的層間介電質(zhì)材料(380)，且形成若干接點(diǎn)開孔(381)，而繼續(xù)對半導(dǎo)體裝置(350)的進(jìn)一步處理，其中在各向異性蝕刻工藝期間可將應(yīng)力誘發(fā)層(317)及(316b)有效地用來作為一蝕刻終止層。
因此，本發(fā)明提供了一種可形成與晶體管結(jié)構(gòu)直接接觸或位于晶體管結(jié)構(gòu)之上的接近處的應(yīng)力誘發(fā)介電質(zhì)層的技術(shù)，其中可將諸如濕式化學(xué)蝕刻工藝、電漿蝕刻工藝、離子植入或電漿處理工藝等傳統(tǒng)且為眾所公認(rèn)的工藝用來在不同的位置上提供不同類型的應(yīng)力誘發(fā)層。因此，可精確地控制應(yīng)力決定參數(shù)，并可進(jìn)行有效率的應(yīng)力工程。亦可被用來作為一接點(diǎn)蝕刻終止層的介電質(zhì)層尤其可大致控制在晶體管元件的各別溝道區(qū)中誘發(fā)的應(yīng)力，因而亦相當(dāng)有助于應(yīng)力工程，這是因?yàn)椴⒎且詢蓚€或更多個組成部分(例如，側(cè)壁間隔物加上接點(diǎn)蝕刻終止層)，而是以單一且可精確控制的組成部分基本確定該應(yīng)力。我們當(dāng)了解，可合并前文中參照各圖式所述的該等實(shí)施例，或者可在任何適當(dāng)?shù)姆绞较乱云渌鼘?shí)施例的工藝步驟取代某些工藝步驟。
前文所揭示的該等特定實(shí)施例只是供舉例，這是因?yàn)槭炝?xí)此項(xiàng)技藝者在參閱本發(fā)明的揭示事項(xiàng)之后，可易于以不同但等效的方式修改并實(shí)施本發(fā)明。例如，可按照一不同的順序執(zhí)行前文所述的該等工藝步驟。此外，除了下文的申請專利范圍所述者之外，不得將本發(fā)明限制在本說明書所示的結(jié)構(gòu)或設(shè)計(jì)的細(xì)節(jié)。因此，顯然可改變或修改前文所揭示的該等特定實(shí)施例，且將把所有此類的變化視為在本發(fā)明的范圍及精神內(nèi)。因此，本發(fā)明所尋求的保護(hù)述于下文的權(quán)利要求書。
權(quán)利要求
1.一種方法，包括在第一晶體管元件(100N)及第二晶體管元件(100P)之上形成第一介電質(zhì)層(116)，該第一介電質(zhì)層(116)具有第一指定內(nèi)在機(jī)械應(yīng)力；在該第二晶體管元件之上形成掩模層(140)，以露出在該第一晶體管元件(100N)之上形成的該第一介電質(zhì)層(116)的第一部分，并覆蓋在該第二晶體管元件(100P)之上形成的該第一介電質(zhì)層(116)的第二部分；以及通過對該第一部分離子轟擊(160)，而將該第一部分中的該第一內(nèi)在應(yīng)力修改為修改的內(nèi)在應(yīng)力。
2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括去除該掩模層(140)并在該介電質(zhì)層(116)之上形成具有第二內(nèi)在應(yīng)力的第二介電質(zhì)層(117)，該第二內(nèi)在應(yīng)力與該第一內(nèi)在應(yīng)力不同。
3.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括選擇性地去除該第二部分之上的該第二介電質(zhì)層(117)的材料。
4.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括形成第二掩模層(170)，以覆蓋在該第一介電質(zhì)層(116)的該第一部分之上形成的該第二介電質(zhì)層(117)的第一部分，并露出在該第一介電質(zhì)層(116)的該第二部分之上形成的該第二介電質(zhì)層(117)的第二部分。
5.根據(jù)權(quán)利要求4所述的方法，進(jìn)一步包括通過離子轟擊而修改該第二介電質(zhì)層(117)的該第二部分中的該第二內(nèi)在應(yīng)力，以在該第二介電質(zhì)層(117)的該第二部分中產(chǎn)生第二修改的內(nèi)在應(yīng)力。
6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括在形成該第一介電質(zhì)層(116)之前，先在該第一晶體管元件(100N)之上選擇性地形成具有第二內(nèi)在應(yīng)力的第二介電質(zhì)層。
7.根據(jù)權(quán)利要求6所述的方法，其中選擇性地形成該第二介電質(zhì)層包括在該第一及第二晶體管元件之上形成該第二介電質(zhì)層，形成覆蓋該第一晶體管元件(100N)并露出該第二晶體管元件(100P)的第二掩模層(341)，以及去除被該第二掩模層(341)露出的該第二介電質(zhì)層的第一部分。
8.根據(jù)權(quán)利要求7所述的方法，其中在該第一及第二晶體管元件之上形成該第二介電質(zhì)層包括沉積第一襯墊層(216A)，沉積基本確定該第二內(nèi)在應(yīng)力的應(yīng)力誘發(fā)層(216B)，以及沉積第二襯墊層(216C)，其中可相對于該應(yīng)力誘發(fā)層(216B)而選擇性地蝕刻該第一及第二襯墊層(216A)，(216C)。
9.根據(jù)權(quán)利要求8所述的方法，其中去除該第二介電質(zhì)層的該第一部分包括選擇性地蝕刻該第二襯墊層(216C)以露出該應(yīng)力誘發(fā)層(216B)，以及選擇性地去除該應(yīng)力誘發(fā)層(216B)的露出部分以露出該第一襯墊層(216A)。
10.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括去除該第二掩模層，形成第三掩模層以覆蓋該第二晶體管元件并露出該第一晶體管元件，以及選擇性地蝕刻該第二襯墊層(216C)以露出該第一晶體管元件上的該應(yīng)力誘發(fā)層(216B)。
11.一種方法，包括在第一晶體管元件(200N)，(300N)及第二晶體管元件(200P)，(300P)之上形成第一介電質(zhì)層(216)，(316)，該第一介電質(zhì)層(216)，(316)具有第一指定內(nèi)在機(jī)械應(yīng)力；選擇性地去除該第一晶體管元件之上的該第一介電質(zhì)層(216)，(316)的第一部分；在該第一晶體管元件以及在該第二晶體管元件之上形成的該第一介電質(zhì)層(216)，(316)的第二部分之上形成第二介電質(zhì)層(317)，該第二介電質(zhì)層(317)具有與該第一內(nèi)在應(yīng)力不同的第二內(nèi)在應(yīng)力；以及選擇性地去除在該第一介電質(zhì)層(216)，(316)的該第二部分之上形成的該第二介電質(zhì)層(317)的第二部分。
12.根據(jù)權(quán)利要求11所述的方法，其中形成該第一介電質(zhì)層包括沉積第一襯墊層(216A)，沉積應(yīng)力誘發(fā)層(216B)，以及沉積第二襯墊層(216C)，其中可相對于該應(yīng)力誘發(fā)層(216B)而選擇性地蝕刻該第一及第二襯墊層。
13.根據(jù)權(quán)利要求11所述的方法，其中形成該第二介電質(zhì)層包括在該第一晶體管元件之上及該第二晶體管元件之上形成該第二介電質(zhì)層，形成抗蝕劑掩模以覆蓋該第一晶體管元件并露出該第二晶體管元件，以及蝕刻該第二介電質(zhì)層以去除該第二晶體管元件之上的該第二介電質(zhì)層的至少一部分。
14.根據(jù)權(quán)利要求11所述的方法，其中形成該第一介電質(zhì)層(216)，(316)包括在該第一及第二晶體管元件之上形成應(yīng)力誘發(fā)層(316B)，以及在該應(yīng)力誘發(fā)層(316B)上形成襯墊層(316C)，該襯墊層(316C)在材料成分上不同于該應(yīng)力誘發(fā)層(316B)。
15.一種半導(dǎo)體裝置，包含第一晶體管元件(100P)，該第一晶體管元件具有第一溝道區(qū)以及包封該第一晶體管元件的第一介電質(zhì)層(116)，該第一介電質(zhì)層(116)在該第一溝道區(qū)中誘發(fā)第一應(yīng)力；以及第二晶體管元件(100N)，該第二晶體管元件具有第二溝道區(qū)以及第二介電質(zhì)層(117)，該第二介電質(zhì)層(117)包封該第二晶體管元件，且該第二介電質(zhì)層(117)在該第二溝道區(qū)中誘發(fā)第二應(yīng)力，該第二應(yīng)力不同于該第一應(yīng)力。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中該第一及第二晶體管元件形成互補(bǔ)晶體管對。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中該第一晶體管元件是P型晶體管，且該第一誘發(fā)應(yīng)力是壓縮應(yīng)力。
18.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中該第一及第二介電質(zhì)層(116)，(117)中的至少一個介電質(zhì)層包含襯墊層及應(yīng)力誘發(fā)層，該襯墊層位于該應(yīng)力誘發(fā)層與該第一及第二晶體管元件中的至少一個晶體管元件的柵電極結(jié)構(gòu)以及漏極及源極端之間。
全文摘要
通過提供接點(diǎn)蝕刻終止層，可有效地控制不同晶體管類型的溝道區(qū)中的應(yīng)力，其中可以諸如濕式化學(xué)蝕刻、電漿蝕刻、離子植入、及電漿處理等的已為大家接受的工藝得到該接點(diǎn)蝕刻終止層的抗拉應(yīng)力及壓縮應(yīng)力部分。因此，可得到晶體管效能的顯著改善，同時不會大幅增加工藝的復(fù)雜性。
文檔編號H01L21/8238GK101023524SQ200580017374
公開日2007年8月22日 申請日期2005年3月29日 優(yōu)先權(quán)日2004年5月28日
發(fā)明者K·弗羅貝格, M·沙勒, M·阿明普 申請人:先進(jìn)微裝置公司