專利名稱：用于與高速CMOS兼容的絕緣體上Ge光電探測(cè)器的結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體和光電探測(cè)器，更具體地說涉及絕緣體上鍺光電探測(cè)器及其制造方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，高速、高效光電探測(cè)器的制造中存在一個(gè)問題，即與常規(guī)Si互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)的兼容問題。因此，人們?cè)趪L試解決此問題上進(jìn)行了許多研究和努力。
一種解決辦法是如M.Yang等人的IEEE Elect.Dev.Lett，vol.23，P.395(2002)和Crow等人的美國(guó)專利No.6,177,289的橫向溝槽探測(cè)器。此探測(cè)器使用Si中的深溝槽以收集在襯底深處吸收的光。盡管此器件容易與CMOS集成，但是由于其高電容引起的RC延遲，在高速的獲得上存在問題，這同樣限制了其收集在比溝槽深度更深的地方產(chǎn)生的載流子的能力。如使用掩埋pn結(jié)(Q.Ouyang等人的Device Research Conference，(2003))或掩埋絕緣層(M.Yang等人的IEDM Tech.Digest，P.547，2001)的新方法可以在一定程度上改善后一問題，但是因?yàn)椴嬷?finger)的深度(幾微米)，這些新方法不容易與標(biāo)準(zhǔn)的CMOS工藝集成。
另一個(gè)解決辦法是在通過從純Si到純Ge漸變SiGe中的Ge含量生長(zhǎng)的弛豫Ge層上制造橫向或垂直p-i-n探測(cè)器。參見，例如J.Oh，IEEEJ.Quantum Electron.，vol.38，1238(2002)，和S.B.Samavedam等人的Appl.Phys.Lett.，vol.73，2125(1998)。此技術(shù)的優(yōu)點(diǎn)是Ge具有比Si更高的吸收，特別是在850nm處，并且因此不再需要深溝槽，使得可以制造低電容探測(cè)器。Ge還具有比Si更高的電子和空穴遷移率，使得光生載流子的收集更快。漸變緩沖層還允許在最終的Ge層中獲得低缺陷密度。然而，此技術(shù)的問題是需要很厚的層(在大于1μm的量級(jí))以減小位錯(cuò)密度并還確保所有的光匯集在頂部Ge層中。這會(huì)導(dǎo)致帶寬減小，因?yàn)樵谝r底深處產(chǎn)生的載流子到達(dá)電極的距離更長(zhǎng)。厚層還會(huì)引起集成問題，因?yàn)閷?duì)于工藝，厚層通常產(chǎn)生非平面表面。
預(yù)期的另一種解決辦法是使用直接在Si襯底上生長(zhǎng)的Ge制造垂直或橫向p-i-n探測(cè)器。參見，例如L.Colace等人的IEEE J.QuantumElectron.，vol.35，1843(1999)。此技術(shù)的優(yōu)點(diǎn)是不需要厚的漸變層，因?yàn)镚e直接在體Si襯底上生長(zhǎng)。從而，對(duì)長(zhǎng)波長(zhǎng)(λ＞1.1μm)，吸收層受限于Ge層，允許快載流子收集。然而，此技術(shù)的問題是對(duì)于短波長(zhǎng)光(例如，850nm)，還會(huì)在下面的Si層中產(chǎn)生載流子，大大降低了探測(cè)器的速度。此外，直接在Si上生長(zhǎng)Ge具有高的缺陷密度，并且需要選區(qū)生長(zhǎng)或高溫退火以減少位錯(cuò)密度。參見，例如，H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)和Luan等人的美國(guó)專利No.6,635,110。退火是主要問題，因?yàn)樗梢詫?dǎo)致明顯的Si向Ge層中的擴(kuò)散，這大大減小了吸收。對(duì)于薄Ge層相互擴(kuò)散是獨(dú)特問題，因?yàn)镾i可以擴(kuò)散穿過整個(gè)Ge層。
仍有另一種解決辦法是制造如在J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的諧振腔探測(cè)器。此早先的探測(cè)器利用在吸收區(qū)域的頂部和底部上的鏡面以增加響應(yīng)度而仍能得到高速。在此情況下，吸收材料仍舊可以是Si。然而，此技術(shù)存在的問題是它僅在諧振波長(zhǎng)附近具有高吸收，這可以是一個(gè)明顯的窄峰。因此，需要精確調(diào)整入射波長(zhǎng)和腔尺寸。而且，底部鏡面的制造和在此鏡面上制造Si所需的橫向過生長(zhǎng)外延是復(fù)雜的。
上述問題可以利用Bassous等人的美國(guó)專利No.5,525,828中描述的發(fā)明的一方面解決，此專利作為Si和SiGe橫向p-i-n和MSM探測(cè)器的眾多發(fā)明的一部分。在‘828專利中，描述了在掩埋絕緣層上利用由Ge構(gòu)成的吸收區(qū)域的p-i-n或MSM探測(cè)器。這是用于制造高性能光電探測(cè)器的基本結(jié)構(gòu)，因?yàn)镚e在850nm處具有極高的吸收(在相同波長(zhǎng)下Si的～70x)，而掩埋絕緣層防止在Si襯底中產(chǎn)生的慢載流子在表面電極處的收集。然而，‘828專利中沒有描述實(shí)際獲得高性能或CMOS兼容的具體結(jié)構(gòu)，也沒有提供可以通過其制造這樣的結(jié)構(gòu)的方法。

發(fā)明內(nèi)容
本發(fā)明提供用于高性能光電探測(cè)器的結(jié)構(gòu)，該結(jié)構(gòu)包括在薄SOI襯底上的Ge吸收層，并且利用了交替n和p型表面電極?！案咝阅堋敝腹怆娞綔y(cè)器表現(xiàn)出大于15GHz的-3dB帶寬以及大于15％的外部量子效率。
有利地，本發(fā)明的光電探測(cè)器(a)通過利用掩埋絕緣層以隔離在下面的襯底中產(chǎn)生的載流子獲得高帶寬，(b)通過利用Ge吸收層在寬譜上獲得高量子效率，(c)通過利用薄吸收層和窄電極間距獲得低電壓操作，以及(d)通過其平面結(jié)構(gòu)和IV族吸收材料的使用獲得與CMOS器件的兼容。IV族吸收材料的實(shí)例包括C，Si，Ge，Sn，Pb及其組合。
本發(fā)明還提供用于制造高性能光電探測(cè)器的方法，該方法使用在薄SOI層上直接生長(zhǎng)Ge，并且隨后熱退火以得到高質(zhì)量吸收層。
有利地，本發(fā)明的方法限制了相互擴(kuò)散的Si的量，從而允許退火Ge層而不會(huì)由下面的Si引起Ge層的顯著稀釋。


通過后面的描述、所附的權(quán)利要求和附圖將會(huì)更好地理解本發(fā)明的光電探測(cè)器和方法的其它特征，方面和優(yōu)點(diǎn)，其中圖1(a)是截面圖，圖1(b)是平面圖，示出了本發(fā)明的一個(gè)實(shí)施例，其是高速橫向p-i-n絕緣體上Ge光電探測(cè)器的結(jié)構(gòu)。
圖1(c)-1(e)是截面圖圖1(c)是橫向p-i-n絕緣體上Ge光電探測(cè)器的一側(cè)；圖1(d)是對(duì)稱金屬-半導(dǎo)體-金屬(MSM)絕緣體上Ge光電探測(cè)器；圖1(e)是非對(duì)稱MSM絕緣體上Ge光電探測(cè)器。
圖2(a)示出了圖1(a)中的器件的截面圖，包括由退火和隨后的相互擴(kuò)散在Si和Ge層之間形成的成分漸變Si1-xGex層。圖2(b)示出了與2(a)中的相同的器件，其中退火引起了充分的相互擴(kuò)散，以便在掩埋絕緣層上的整個(gè)區(qū)域由成分漸變Si1-xGex層組成。
圖3(a)示出了帶寬與偏置數(shù)據(jù)曲線圖，圖3(b)示出了吸收與波長(zhǎng)數(shù)據(jù)曲線圖，并且圖3(c)示出了類似于圖2(a)中描述的器件結(jié)構(gòu)在λ＝822nm處的LIV特性。
圖4示出了圖1(a)中的器件結(jié)構(gòu)，附帶包括抗反射覆層。
圖5示出了圖1(a)中的器件結(jié)構(gòu)，附帶包括表面SiGe層。
圖6示出了本發(fā)明的另一個(gè)實(shí)施例的截面圖，其中Ge層直接位于掩埋絕緣體上。
圖7示出了與SOI CMOS結(jié)合的圖1(a)中的器件結(jié)構(gòu)。
圖8示出了與使用選擇SOI的體CMOS結(jié)合的圖1(a)中的器件結(jié)構(gòu)。
圖9(a)-9(g)示出了一種制造本發(fā)明的高速絕緣體上Ge光電探測(cè)器結(jié)構(gòu)的方法。
具體實(shí)施例方式
在圖1(a)和圖1(b)中示出了本發(fā)明的一個(gè)實(shí)施例的截面和平面圖。如在圖1(a)中所示，本發(fā)明提供一種絕緣體上Ge光電探測(cè)器，該光電探測(cè)器包括單晶半導(dǎo)體襯底10(例如，Si，Ge，SiGe，GaAs，InAs，SiGeC或SiC)，絕緣層20(例如，氧化物，氮化物，氧氮化物或其任意組合)以及基本上硅的薄層(以下稱為Si層)30(例如SOI層，epi-Si，或非晶Si)。在本發(fā)明的優(yōu)選實(shí)施例中，初始襯底為絕緣體上Si(SOI)晶片，因此層10是Si，層20是如SiO2的掩埋氧化物。在薄Si層30上是基本上Ge層(以下稱為Ge層)40，根據(jù)本發(fā)明Ge層遠(yuǎn)厚于Si層30。在本發(fā)明的優(yōu)選實(shí)施例中，層30和40未有意摻雜，并且應(yīng)該具有盡可能低的摻雜濃度。光電探測(cè)器的剩余部分包括隔離區(qū)域50，相互交叉的p型接觸區(qū)域60和n型接觸區(qū)域70，以及表面電極80。圖1(b)的平面圖示出了隔離區(qū)域50圍繞器件的整個(gè)有源區(qū)域。可選表面電極連在一起并在隔離區(qū)域50上遠(yuǎn)離器件的有源區(qū)域。根據(jù)本發(fā)明，Si層和Ge層的結(jié)合平均Ge濃度大于80％。
本發(fā)明的光電探測(cè)器通過垂直于層40的上表面發(fā)射近紅外光工作。在Ge層40中產(chǎn)生的電子空穴對(duì)分別由n型和p型接觸60和70收集。在絕緣層20的下面即在襯底10中產(chǎn)生的電子空穴對(duì)，與接觸60和70隔離并且因此簡(jiǎn)單復(fù)合。本發(fā)明的光電探測(cè)器器件獲得了約15GHz或更大量級(jí)的高速，因?yàn)楣鈨H在絕緣層20上的層30和40中吸收，并且因此吸收區(qū)域即層30和40可以做的很薄。因?yàn)镚e中紅外線的短吸收長(zhǎng)度(在λ＝850nm處～0.25μm，在λ＝1300nm處～1μm)，該器件還獲得了高響應(yīng)度。在本發(fā)明的優(yōu)選實(shí)施例中，Si層30和Ge層40的結(jié)合厚度d應(yīng)該不大于約500nm。另外，為了吸收足夠的光以制造有用的探測(cè)器，Ge層40應(yīng)該具有50nm的最小厚度。
薄Ge吸收層40允許接觸區(qū)域60和70相互接近，促使光生載流子的快速收集。在優(yōu)選實(shí)施例中，p型接觸區(qū)域60和n型接觸區(qū)域70之間的間距S在d＜S＜2d范圍內(nèi)，優(yōu)選具有在0.1和1.0μm之間的值。通常，當(dāng)S遠(yuǎn)小于d時(shí)，電容的增加和更高的表面反射降低了性能，而當(dāng)S遠(yuǎn)大于2d時(shí)，長(zhǎng)的載流子渡越時(shí)間減小了帶寬。太小的d還會(huì)導(dǎo)致暗電流過大。還期望在金屬外制造表面電極80，并且盡可能的厚以減小串聯(lián)電阻。
用于電極的候選材料包括，但不僅限于Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，銦錫氧化物(ITO)及其組合或合金。電極材料還可以包括上述金屬的硅化物和/或鍺化物。由于橫向結(jié)構(gòu)的低電容，由于厚金屬電極和短渡越時(shí)間的低串聯(lián)電阻，以及Ge的高吸收系數(shù)一起，允許本發(fā)明的光電探測(cè)器同時(shí)獲得高速和高響應(yīng)度。
在本發(fā)明的另一個(gè)實(shí)施例中，可以消除一個(gè)或兩個(gè)注入?yún)^(qū)域。具體地，經(jīng)常方便消除p型注入，因?yàn)樵S多高功函數(shù)金屬對(duì)Ge的價(jià)帶具有低勢(shì)壘高度?！暗蛣?shì)壘高度”指分別對(duì)于正偏壓電極或負(fù)偏壓電極，電極費(fèi)米能級(jí)和Ge的導(dǎo)帶或價(jià)帶之間的差別小于Eg/2，其中Eg是Ge吸收層的帶隙。在圖1(c)中示出了此情況，其中以前在p型注入上的電極82，現(xiàn)在直接與Ge層40接觸。在優(yōu)選實(shí)施例中，為了減小暗電流，電極82對(duì)Ge層40的價(jià)帶具有低的勢(shì)壘高度。以相同的方式，可以利用p型注入，并且消除n型注入。在兩種注入都被消除的情況下，探測(cè)器本質(zhì)上變?yōu)榻饘?半導(dǎo)體-金屬(MSM)光電探測(cè)器，其中這兩組電極都直接與Ge吸收層接觸。雖然此結(jié)構(gòu)傾向于具有比橫向p-i-n結(jié)構(gòu)更高的暗電流，但是如果在足夠低的偏壓下操作，該MSM結(jié)構(gòu)可以具有可接受的低暗電流。該MSM結(jié)構(gòu)可以對(duì)電極利用相同的金屬(對(duì)稱結(jié)構(gòu))，如圖1(d)所示，或?qū)φ拓?fù)電極利用不同的材料(非對(duì)稱結(jié)構(gòu))，如圖1(e)所示。在對(duì)稱結(jié)構(gòu)中，電極85直接與吸收層40接觸，并且優(yōu)選包括費(fèi)米能級(jí)接近Ge的隙中的材料，以減小暗電流。使用非對(duì)稱MSM光電探測(cè)器以減小暗電流的概念已經(jīng)對(duì)于III-V由W.A.Wohlmuth等人的Appl.Phys.Lett，vol.69，p.3578(1996)和對(duì)于體Ge由C.O.Chui等人的IEEE Phot.Tech.Lett.，vol.15，p.1585(2003)提出。在此結(jié)構(gòu)中，正偏壓電極90和負(fù)偏壓電極92分別對(duì)導(dǎo)帶和價(jià)帶的勢(shì)壘高度小于Eg/2并且優(yōu)選盡可能的低。
還可以充分利用圖1(a)中示出的多層結(jié)構(gòu)以利用絕緣層20的表面之間的光學(xué)干涉。從這些界面反射的光強(qiáng)度的峰發(fā)生在滿足下面的關(guān)系時(shí)t2＝0.5(i+0.5)(λ/n2)其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)，t2是絕緣層20的厚度，n2是絕緣層20的折射率。在掩埋氧化物的厚度在或接近峰反射條件的情況下，同樣可以調(diào)整Si層30的厚度t3和Ge層30的厚度t4以獲得峰吸收。在此情況下，峰吸收條件發(fā)生在t3n3+t4n4＝(i+1)(λ/2)，其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)，n3和n4分別是Si層30和Ge層40的折射率。然而，因?yàn)镚e對(duì)紅外線的強(qiáng)吸收，即使在遠(yuǎn)離諧振條件下仍能獲得足夠的響應(yīng)，并且因此上面的條件提供一種最優(yōu)化器件性能的方法，但并不是嚴(yán)格要求。在本發(fā)明的一個(gè)實(shí)施例中，絕緣層具有厚度t2和折射率n2，這樣遵從下面的關(guān)系0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)。在本發(fā)明的另一個(gè)實(shí)施例中Si層具有厚度t3和折射率n3，Ge具有厚度t4和折射率n4，這樣遵從下面的關(guān)系(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)。
如果材料經(jīng)受高溫退火，在層結(jié)構(gòu)設(shè)計(jì)上要施加另外的限制?！案邷亍敝竿嘶饻囟却笥诩s750℃。使用退火以減小生長(zhǎng)材料的位錯(cuò)密度，并且為了激活分別在形成接觸區(qū)域60和70中使用的n型和p型注入，這是制造工藝的必要部分。在此情況下，由圖2(a)描述器件結(jié)構(gòu)，該器件結(jié)構(gòu)包括單晶半導(dǎo)體襯底10，絕緣層120，硅層130，相互擴(kuò)散Si1-xGex層140，和Ge層150。相互擴(kuò)散Si1-xGex層140具有Ge的濃度為x，x在相鄰Si層130處的0和相鄰Ge層150處的1之間連續(xù)變化。圖2(a)中示出的結(jié)構(gòu)還包括交替接觸區(qū)域60和70，電極80以及隔離區(qū)域50。
在極高溫度退火的限制情況下，如在Ge層的初始生長(zhǎng)之后可以使用(參見，例如Luan等人的美國(guó)專利No.6,635,110)，發(fā)生足夠的相互擴(kuò)散以便在絕緣層120上的整個(gè)區(qū)域由成分漸變Si1-xGex層160組成，如圖2(b)中所示，Ge的濃度x具有相鄰絕緣層120的最小值和在Si1-xGex層160的上表面的最大值。圖2(b)中示出的結(jié)構(gòu)還包括交替接觸區(qū)域60和70，電極80以及隔離區(qū)域50。在此條件下，本發(fā)明的優(yōu)點(diǎn)相當(dāng)多，如掩埋絕緣體限制了Si向最初的Si層的相互擴(kuò)散。從而，對(duì)圖2(b)中示出的實(shí)施例，最初的Si和Ge層厚度應(yīng)該這樣，在掩埋絕緣體120上的整個(gè)層結(jié)構(gòu)的平均Ge濃度大于約0.8并且盡可能的接近1。為了遵從此方針，最初的Ge層應(yīng)該是最初的Si層的最初厚度的至少5倍。例如，如果最初的Si層是50nm，那么Ge層應(yīng)該不小于250nm。
制造了類似于圖2(a)中描述的光電探測(cè)器并且在圖3(a)-3(c)中描述了其結(jié)果。最初的Si層約45nm厚并且Ge層生長(zhǎng)到總厚度為400nm。在生長(zhǎng)后，多層結(jié)構(gòu)進(jìn)行類似于在H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)中給出的描述的熱循環(huán)退火，其中溫度在780℃和900℃之間傾斜往返十次并且在每個(gè)溫度處保持約6分鐘。n型和p型接觸區(qū)域的寬度為0.3μm，而在接觸區(qū)域之間的間距在0.3到1.3μm的范圍內(nèi)。接觸金屬是30nm的Ti，具有150nm的Al以獲得低電阻，并且接觸包含在每側(cè)具有0.05μm間隙的接觸邊界內(nèi)。
圖3(a)中示出了對(duì)具有10×10μm2有源區(qū)域的器件，對(duì)于不同的電極間距偏壓與-3dB帶寬的依賴關(guān)系。從使用鎖模Ti藍(lán)寶石激光器在850nm波長(zhǎng)處進(jìn)行的脈沖響應(yīng)測(cè)量提取帶寬。帶寬在1-2V的極低偏壓下飽和，這依賴于電極間距。即使在零偏壓下，帶寬也有20GHz高。對(duì)0.4μm的接觸間距獲得了25GHz的最高帶寬值。
圖3(b)示出了對(duì)具有1.3μm的叉指間距的30×30μm2器件的計(jì)算和測(cè)量量子效率對(duì)波長(zhǎng)的曲線圖，其中計(jì)算中沒有考慮電極的遮蔽(shadowing)因子(約0.8)。在850nm和900nm的波長(zhǎng)下分別獲得了38％和52％的量子效率。這些結(jié)果表明了本發(fā)明的優(yōu)點(diǎn)，盡管需要很高溫度退火，對(duì)于純Ge可以獲得與理論預(yù)測(cè)值非常接近的量子效率，除了在很長(zhǎng)的波長(zhǎng)下，此情況下即使很少的相互擴(kuò)散也能減小吸收。該器件依賴于響應(yīng)表現(xiàn)出適中的擺動(dòng)，但是因?yàn)閺?qiáng)吸收，特別是在短波長(zhǎng)，相對(duì)于J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的Si諧振腔探測(cè)器，不完全需要精確的調(diào)整以獲得可接受的響應(yīng)度。
圖3(c)示出了對(duì)如上述具有S＝0.4μm和0.6μm的探測(cè)器的暗電流和光電流。該圖表示出了在正常照明條件下，可以獲得大于103的光與暗電流的比率。S＝0.4μm結(jié)構(gòu)在高偏壓下獲得更高暗電流不是問題，因?yàn)樵谶@些器件中，在＜1V或者甚至零偏壓下可以獲得高速操作，如圖3(a)中所示。
如在圖4中所示，通過另外包括抗反射覆層可以進(jìn)一步提高器件響應(yīng)度。沒有抗反射覆層時(shí)，入射到Ge表面上的光的約1/3在最終進(jìn)入器件的吸收區(qū)域前被反射。通過利用位于Ge表面220的頂部上的透明介質(zhì)層210，可以將反射減小到接近于0％。在電極之間的區(qū)域中介質(zhì)層210僅起抗反射層的作用，但是為了工藝的方便，可以在整個(gè)器件區(qū)域上沉積，如在附圖中所示。理想的介質(zhì)層210應(yīng)該具有nar的折射率，其約等于Ge層的介電常數(shù)n4的平方根。不過，具有1到n4之間的介電常數(shù)的任何層都能提供一定的益處。用于抗反射覆層的候選材料包括，但不僅限于SiO，SiON，SiN，類金剛石碳(DLC)，SiLK(由Dow Chemical Co.提供的熱固聚亞芳基聚合物)和SiOH(還指碳摻雜氧化物)及其組合。圖4示出的結(jié)構(gòu)還包括襯底10，絕緣層20，Si層30，Ge層40，交替接觸區(qū)域60和70，電極80和隔離區(qū)域50。
圖5中示出了本發(fā)明的另一個(gè)實(shí)施例，其中利用薄表面Si1-zGez層以改善暗電流。通常Ge具有差的表面鈍化特性，并且主暗電流源通?？梢匝亟佑|之間的表面層泄漏。通過利用在Ge層320頂上的薄Si1-zGez表面層310，可以獲得更多可控表面。可以在高溫退火之前或之后沉積Si1-zGez表面層310以減小Ge層中的缺陷。因?yàn)镾i1-zGez表面層310在拉伸應(yīng)變下，所以其比形成缺陷的臨界厚度薄很重要，因?yàn)槿毕萁咏砻骐姌O對(duì)器件性能有害。依賴于Ge的含量z，厚度范圍可以從對(duì)z＝0.8的約20nm到對(duì)純Si的僅幾個(gè)單原子層。圖5示出的結(jié)構(gòu)還包括襯底10，絕緣層20，Si層30，交替接觸區(qū)域60和70，電極80和隔離區(qū)域50。
通過在絕緣體上SiGe(SGOI)襯底上制造光電二極管可以在上述實(shí)施例中獲得另外的益處。此襯底對(duì)CMOS應(yīng)用是有用的，因?yàn)槌谠iGe作為模板用于應(yīng)變Si的生長(zhǎng)，其可以提高CMOS的性能。在這些實(shí)施例中，用SiGe層替代掩埋氧化物頂上的初始Si層。本發(fā)明的此實(shí)施例通過更進(jìn)一步減少相互擴(kuò)散的初始Si的量，有助于光電探測(cè)器的性能。SiGe層還有助于減少Ge層中的位錯(cuò)密度，因?yàn)槠渚Ц癯?shù)相比于純Si更接近于Ge。減少的位錯(cuò)密度可以通過減小電子空穴對(duì)的產(chǎn)生率改善暗電流。
應(yīng)該指出，對(duì)圖4示出的實(shí)施例，高溫退火會(huì)引起相互擴(kuò)散并且更改層結(jié)構(gòu)分布，如圖2(a)或圖2(b)中所示。另外，應(yīng)該明白，圖5中描述的實(shí)施例的高溫退火會(huì)導(dǎo)致層310和320之間的另外的相互擴(kuò)散區(qū)域。
如前所述，期望在掩埋絕緣體上保持盡可能薄的初始Si層以限制相互擴(kuò)散的Si。然而，在上面示出的實(shí)施例中，不能將Si厚度減小到零，因?yàn)閱尉e在不使用如橫向過渡生長(zhǎng)的外來技術(shù)時(shí)不能在SiO2上成核。然而，本發(fā)明還提供通過利用直接在掩埋絕緣層上的Ge解決此問題的光電探測(cè)器結(jié)構(gòu)，如圖6所示。
獲得直接在掩埋絕緣體上的Ge層的一種途徑是利用在結(jié)晶絕緣體上的Ge層(參見，例如S.Guha等人的Appl.Phys.Lett.vol.80，766(2002))，如圖6所示。在此實(shí)施例中，多層結(jié)構(gòu)包括Si襯底410，隨后是單晶絕緣層420，以及Ge層430。圖6中示出的結(jié)構(gòu)還包括交替接觸區(qū)域60和70，電極80和隔離區(qū)域50。
因?yàn)榻^緣層420是結(jié)晶的，外延Ge可以直接在其頂上生長(zhǎng)而不需要介入Si層。當(dāng)然，Ge對(duì)于結(jié)晶絕緣層420仍是晶格失配的，并且因此厚Ge層仍可能通過在Ge層430和絕緣層420之間的界面處形成失配位錯(cuò)弛豫。然而，在鈣鈦礦氧化物中，鈣鈦礦的(110)晶面對(duì)應(yīng)Si的(100)晶面，這樣氧化物具有旋轉(zhuǎn)結(jié)晶結(jié)構(gòu)，具有比Si大約2％的晶格常數(shù)。這有助于適應(yīng)在Si和Ge之間晶格失配的4％部分，從而導(dǎo)致具有缺陷密度減少的高質(zhì)量Ge層。結(jié)晶氧化物僅需要足夠厚以抑制吸收區(qū)域和下面的襯底之間的隧穿，并且因此要求厚度大于約5nm。用作結(jié)晶氧化物的候選材料包括但不僅限于(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2及其組合。
實(shí)現(xiàn)具有直接在掩埋絕緣層上的Ge層的光電探測(cè)器結(jié)構(gòu)的另一種方法是利用接合絕緣體上Ge襯底(參見，例如，A.Reznicek等人的SpringMRS Meeting，San Francisco，2004)。在此實(shí)施例中，多層結(jié)構(gòu)包括Si襯底410，隨后是絕緣層420，以及Ge層430。在優(yōu)選實(shí)施例中，絕緣層是SiO2，并且通過晶片接合體Ge晶片或通過成分漸變?cè)赟i襯底上生長(zhǎng)的Ge層，并且隨后通過晶片剝離或選擇蝕刻移除剩余襯底，將初始Ge層轉(zhuǎn)移到SiO2層上。在任一情況中，此實(shí)施例具有消除在Ge和掩埋氧化物之間對(duì)Si下層的需要的優(yōu)點(diǎn)，并且還提高了Ge吸收層的質(zhì)量。
本發(fā)明的一個(gè)關(guān)鍵優(yōu)點(diǎn)是它可以直接與Si CMOS集成。特別地，圖7示出了圖1(a)-1(b)中描述的實(shí)施例是如何與SOI CMOS結(jié)合的。在此實(shí)施例中，CMOS和光電探測(cè)器利用公共襯底510和掩埋絕緣層520。在掩埋絕緣層上的薄Si層530用作CMOS器件540的有源區(qū)域，并且用作光電探測(cè)器560的Ge層550之下的下層。在完全耗盡SOI的情況下，相同的Si厚度可用于CMOS和光電探測(cè)器?？蛇x地，如果CMOS是部分耗盡SOI，那么較厚的Si可用于CMOS器件，或者通過在CMOS器件區(qū)域中再生長(zhǎng)額外的Si，或者通過在光電探測(cè)器區(qū)域中回蝕刻過剩的Si。因?yàn)椋趦?yōu)選實(shí)施例中，光電探測(cè)器吸收區(qū)域在50nm到500nm范圍內(nèi)，該探測(cè)器可以與CMOS器件保持合理的平整性，其在掩埋氧化物上典型地具有從200nm到250nm的高度。圖7中示出的結(jié)構(gòu)在光電探測(cè)器區(qū)域560中還包括交替接觸區(qū)域60和70，電極80和隔離區(qū)域50。
光電探測(cè)器還可以與體Si CMOS結(jié)合，如圖8中所示。在此實(shí)施例中，兩個(gè)器件共享公共襯底610，但是光電探測(cè)器利用選擇掩埋絕緣體620，其位于光電探測(cè)器630下面的區(qū)域中，但是不在CMOS器件640下面。制造選擇掩埋絕緣體的一種可能方法是稱作注氧隔離(SIMOX)的工藝，其中氧離子首先注入到Si襯底中以形成至少一個(gè)損傷區(qū)域，接著進(jìn)行退火工藝。在此情況下，通過注入氧離子和隨后在很高溫度下退火制造掩埋SiO2層?？蛇x地，光電探測(cè)器可以利用結(jié)晶絕緣體，如在圖6的實(shí)施例中描述的。在此情況下，可以消除在掩埋絕緣體上的薄Si層650，以便光電探測(cè)器的有源區(qū)域僅由Ge組成。圖8中示出的結(jié)構(gòu)在光電探測(cè)器區(qū)域630中還包括交替接觸區(qū)域60和70，電極80和隔離區(qū)域50。
在圖7和圖8中示出的兩個(gè)實(shí)施例，對(duì)于Ge期望選擇性而不是在整個(gè)晶片上沉積。這可以很容易地完成，如如何向SiO或SiN選擇性地沉積Ge在技術(shù)上已經(jīng)較為公知。當(dāng)關(guān)于CMOS器件制造光電探測(cè)器時(shí)，Ge的選擇沉積提供好的適應(yīng)性。選擇沉積還具有在小區(qū)域結(jié)構(gòu)中更容易獲得缺陷減少的優(yōu)點(diǎn)，并且因此可以減小或完全避免為減少位錯(cuò)密度的高溫退火。利用結(jié)晶氧化物結(jié)構(gòu)的光電探測(cè)器在此方面具有獨(dú)特的優(yōu)點(diǎn)。
圖9(a)-9(g)示出了一種制造本發(fā)明的高速絕緣體上Ge光電探測(cè)器結(jié)構(gòu)的方法。在此實(shí)施例中，初始材料是薄SOI襯底700，如圖9(a)所示；襯底700包括Si襯底701，掩埋絕緣體702，和SOI層703。下一步，直接在SOI層703的頂上外延生長(zhǎng)Ge層704，如圖9(b)所示?？蛇x地，為了提高Ge層的質(zhì)量，在Ge層704之前生長(zhǎng)薄Si籽晶層(5-30nm)。為了避免三維生長(zhǎng)，保持很低的初始Ge生長(zhǎng)的溫度(約300℃-350℃)。然后，在生長(zhǎng)初始Ge層后，可以將溫度升高以生長(zhǎng)層的剩余部分。通常，在生長(zhǎng)后，Ge層高度弛豫，但是具有約109cm-2的高螺旋位錯(cuò)密度。為了減少位錯(cuò)密度，將材料退火以提供圖9(c)示出的結(jié)構(gòu)?？梢栽诰鶆驕囟认聦?shí)行退火，或使用循環(huán)退火，如在美國(guó)專利No.6,635,110中描述的，在此通過參考引入其內(nèi)容。在圖9(c)中，標(biāo)號(hào)705指由相互擴(kuò)散引起的Si1-xGex層，并且標(biāo)號(hào)706指在相互擴(kuò)散后剩余的頂部Ge層。
退火的溫度和次數(shù)依賴于Ge層的厚度，無論該層是否均勻生長(zhǎng)或構(gòu)圖過，并且無論下面的絕緣體是否是非晶或結(jié)晶絕緣體。采用退火以減小在最終的多層結(jié)構(gòu)中的螺旋位錯(cuò)。典型的退火溫度為從約750℃到約900℃。然而，退火主要有利于減小位錯(cuò)密度并且提高材料的質(zhì)量，并且因此必須使用掩埋絕緣層以限制相互擴(kuò)散的Si。退火后，通過向下蝕刻到掩埋氧化物層并且隨后用絕緣材料回填形成隔離區(qū)域707，如圖9(d)所示。在圖中，所示的絕緣隔離區(qū)域707在與Ge有源區(qū)域相同的高度上，但是通常，隔離區(qū)域不必與Ge有源區(qū)域高度相同。然而，隔離區(qū)域707應(yīng)該足夠厚以覆蓋在Si/Ge界面附近的高缺陷區(qū)域。這確保表面電極經(jīng)過隔離區(qū)域邊緣時(shí)不與高缺陷區(qū)域接觸，其可能引起額外的器件泄漏。
下一步，分別形成交替p型和n型接觸709和708，如圖9(e)和9(f)所示。示出首先形成p型注入，接著形成n型注入，然而注入的次序可以相反。在優(yōu)選實(shí)施例中，通過使用抗蝕劑或介質(zhì)掩膜的離子注入形成接觸。在每種核素注入后，將接觸退火以激活注入元素。可選地，可以注入這兩組接觸然后同時(shí)退火。對(duì)n型接觸，優(yōu)選摻雜劑核素為As，P或Sb，而對(duì)p型接觸，優(yōu)選摻雜劑核素為B。應(yīng)該保持注入深度足夠淺，以便摻雜劑核素保持與Ge層的底部附近的缺陷層較遠(yuǎn)。因此，在優(yōu)選實(shí)施例中，對(duì)n型和p型接觸，注入摻雜劑濃度的峰與表面的距離僅約5-30nm。
隨后形成導(dǎo)電電極710，如圖9(g)中所示?？梢酝ㄟ^多種方法制造該電極，包括但不僅限于蒸發(fā)，濺射或化學(xué)氣相沉積。同樣可以通過多種技術(shù)進(jìn)行電極構(gòu)圖，例如脫膜(lift-off)，沉積和蝕刻或化學(xué)機(jī)械拋光。電極電阻應(yīng)該足夠低，以便器件的性能不受RC延遲限制。并且因此叉指的最理想厚度和寬度是器件區(qū)域(其影響電容)和叉指材料的電阻率的函數(shù)。例如，對(duì)10×10μm2的有源區(qū)域，電容典型地為50fF。因此，為了獲得30GHz的帶寬，電極電阻應(yīng)該小于約100Ω。對(duì)具有200nm寬的Al叉指，其對(duì)應(yīng)的厚度范圍約150到300nm。對(duì)方形器件結(jié)構(gòu)，因?yàn)殡娙菔芷骷^(qū)域限制，當(dāng)電極電阻保持恒定時(shí)，期望保持器件區(qū)域盡可能的小，而不影響有效收集入射光的性能。器件區(qū)域還不應(yīng)該大于將光耦合到器件的有源區(qū)域所需的區(qū)域，以使光與暗電流的比率最大。給定這些條件，優(yōu)選在100μm2到1000μm2范圍內(nèi)的器件區(qū)域。
電極材料的另一個(gè)要求是，它應(yīng)該與n型或p型Ge有較好的歐姆接觸。然而，給定Ge的窄帶隙，這一般不是問題，并且可以與幾乎任何金屬形成足夠的歐姆接觸。用于電極的候選金屬包括但不僅限于Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO及其組合。這里還預(yù)期前述金屬的硅化物和鍺化物。
在圖9(a)-9(g)中示出的工藝還包括抗反射覆層的沉積?？梢栽陔姌O形成后沉積抗反射覆層，如圖4中所示，或在工藝的更早階段。在圖5中描述的表面SiGe層還可以在生長(zhǎng)Ge層后立即生長(zhǎng)或優(yōu)選在完成循環(huán)退火后生長(zhǎng)。后一情況可以防止樣品表面附近位錯(cuò)的形成，其對(duì)應(yīng)器件性能具有更大的負(fù)面影響。表面SiGe層還可以在隔離層形成后選擇沉積，其具有可以覆蓋任何剩余暴露側(cè)壁的優(yōu)點(diǎn)，從而減少側(cè)壁引起泄漏的機(jī)會(huì)。有利地，在隔離區(qū)域形成后可以生長(zhǎng)整個(gè)Ge層。此實(shí)施例具有僅在小區(qū)域生長(zhǎng)Ge層的優(yōu)點(diǎn)，并且因此有利于減少在生長(zhǎng)和隨后的退火期間的缺陷。然而，在此實(shí)施例中必須小心，以確保下部的側(cè)壁在生長(zhǎng)后沒有暴露以防止從接觸此高缺陷區(qū)域的電極的泄漏。
雖然參考附圖及其優(yōu)選實(shí)施例具體示出和描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該明白，只要不脫離本發(fā)明的精神和范圍，可以在形式和細(xì)節(jié)上進(jìn)行前述和其它改變。因此，本發(fā)明僅受附加權(quán)利要求的范圍的限制。
權(quán)利要求
1.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，位于所述第一層上；第三層，包括基本上Si，位于所述第二層上；第四層，包括基本上Ge，位于所述第三層上，所述第四層具有表面層；隔離區(qū)域，圍繞所述第三層和所述第四層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中所述第四層的與一個(gè)電極緊接相鄰的整個(gè)部分摻雜為n型，并且所述第四層的與最近鄰電極緊接相鄰的整個(gè)部分摻雜為p型。
2.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
3.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中所述第四層具有大于50nm的厚度，并且所述第三層和所述第四層的結(jié)合厚度小于500nm。
4.根據(jù)權(quán)利要求3的半導(dǎo)體光電探測(cè)器，其中所述第三層和所述第四層的結(jié)合平均Ge濃度大于80％。
5.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中所述第二層具有厚度t2和折射率n2，從而遵循如下關(guān)系0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)。
6.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中所述第三層具有厚度t3和折射率n3，并且所述第四層具有厚度t4和折射率n4，從而遵循如下關(guān)系(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i為整數(shù)，λ是入射光在真空中的波長(zhǎng)。
7.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中相鄰的n型和p型摻雜區(qū)域分開的距離在0.1μm到1.0μm的范圍內(nèi)。
8.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，其中所述電極包括Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO以及它們各自的硅化物和/或鍺化物或其組合。
9.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，還包括透明介質(zhì)層，在所述表面層的不與所述電極直接接觸的部分上，并且具有在1和所述第四層的折射率之間的折射率以便作為抗反射覆層。
10.根據(jù)權(quán)利要求1的半導(dǎo)體光電探測(cè)器，還包括Si1-xGex的第五層，在所述第三層和所述第四層之間，并且由所述第三層中的Si和所述第四層中的Ge之間的相互擴(kuò)散形成。
11.根據(jù)權(quán)利要求10的半導(dǎo)體光電探測(cè)器，其中所述第三層和所述第四層以及所述第五層的結(jié)合厚度小于500nm，并且所述第四層的剩余部分具有大于50nm的厚度。
12.根據(jù)權(quán)利要求11的半導(dǎo)體光電探測(cè)器，其中所述第三層和所述第四層以及所述第五層的結(jié)合平均Ge濃度大于80％。
13.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，位于所述第一層上；第三層，包括基本上Si，位于所述第二層上；第四層，包括基本上Ge，位于所述第三層上，所述第四層具有表面層；隔離區(qū)域，圍繞所述第三層和所述第四層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中交替電極包括第一組電極，以及在所述第一組電極的任一側(cè)的最近鄰電極包括第二組電極，并且其中所述第四層的與所述第一組電極緊接相鄰的整個(gè)部分摻雜為一種導(dǎo)電類型，以及所述第四層的與所述第二組電極緊接相鄰的整個(gè)部分與所述第四層的剩余部分的摻雜相同。
14.根據(jù)權(quán)利要求13的半導(dǎo)體光電探測(cè)器，其中所述第四層的與所述第一電極緊接相鄰的整個(gè)部分摻雜為n型，并且所述第二電極的費(fèi)米能和所述第四層的價(jià)帶邊緣之間的差別小于Eg/2，其中Eg是所述第四層的帶隙。
15.根據(jù)權(quán)利要求13的半導(dǎo)體光電探測(cè)器，其中所述第四層的與所述第一電極緊接相鄰的整個(gè)部分摻雜為p型，并且所述第四層的導(dǎo)帶邊緣和所述第二電極的費(fèi)米能之間的差別小于Eg/2，其中Eg是所述第四層的帶隙。
16.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，位于所述第一層上；第三層，包括基本上Si，位于所述第二層上；第四層，包括基本上Ge，位于所述第三層上，所述第四層具有表面層；隔離區(qū)域，圍繞所述第三層和所述第四層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中交替電極包括第一組電極，以及在所述第一組電極的任一側(cè)的最近鄰電極包括第二組電極，并且所述第四層的與所述第一和第二組電極緊接相鄰的整個(gè)部分與所述第四層的剩余部分的摻雜相同。
17.根據(jù)權(quán)利要求16的半導(dǎo)體光電探測(cè)器，其中所述第一電極的費(fèi)米能和所述第四層的價(jià)帶邊緣之間的差別小于Eg/2，并且所述第四層的導(dǎo)帶邊緣和所述第二電極的費(fèi)米能之間的差別小于Eg/2，其中Eg是所述第四層的帶隙。
18.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，位于所述第一層上；第三層，包括基本上Si1-xGex，在所述第二層上，所述第三層具有表面層，其中所述Ge濃度x從與所述第二層相鄰的最小值連續(xù)變化到在所述表面層處的最大值；隔離區(qū)域，圍繞所述第三層，并具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中所述第三層的與一個(gè)電極緊接相鄰的整個(gè)部分摻雜為n型，并且所述第三層的與最近鄰電極緊接相鄰的整個(gè)部分摻雜為p型。
19.根據(jù)權(quán)利要求18的半導(dǎo)體光電探測(cè)器，其中所述第三層的厚度在50nm到500nm之間的范圍內(nèi)。
20.根據(jù)權(quán)利要求19的半導(dǎo)體光電探測(cè)器，其中所述第三層的平均Ge濃度大于80％。
21.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，在所述第一層上；第三層，包括基本上Si，造所述第二層上；第四層，包括基本上Ge，在所述第三層上；第五層，包括基本上Si1-zGez，并具有表面層，在所述第四層上；隔離區(qū)域，圍繞所述第三層和所述第四層以及所述第五層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中所述第五層的與一個(gè)電極緊接相鄰的整個(gè)部分摻雜為n型，并且所述第五層的與最近鄰電極緊接相鄰的整個(gè)部分摻雜為p型。
22.根據(jù)權(quán)利要求21的半導(dǎo)體光電探測(cè)器，其中所述第五層的厚度和Ge濃度是這樣，以使所述第五層不超過熱力學(xué)穩(wěn)定的厚度限制。
23.根據(jù)權(quán)利要求21的半導(dǎo)體光電探測(cè)器，其中所述第四層具有大于50nm的厚度，并且所述第三層和所述第四層以及所述第五層的結(jié)合厚度小于500nm。
24.一種半導(dǎo)體光電探測(cè)器，包括第一層，單晶半導(dǎo)體襯底；第二層，絕緣材料，在所述第一層上；第三層，包括基本上Ge，并具有表面層，在所述第二層上；隔離區(qū)域，圍繞所述第三層，并具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；以及一組電極，在所述表面層上，包括多個(gè)相互交叉部件，其中所述第三層的與一個(gè)電極緊接相鄰的整個(gè)部分摻雜為n型，并且所述第三層的與最近鄰電極緊接相鄰的整個(gè)部分摻雜為p型。
25.根據(jù)權(quán)利要求24的半導(dǎo)體光電探測(cè)器，其中所述第二層是結(jié)晶氧化物。
26.根據(jù)權(quán)利要求25的半導(dǎo)體光電探測(cè)器，其中所述第二層包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其組合。
27.根據(jù)權(quán)利要求24的半導(dǎo)體光電探測(cè)器，其中所述第三層的厚度在50nm到500nm之間的范圍內(nèi)。
28.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求1的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
29.根據(jù)權(quán)利要求28的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
30.根據(jù)權(quán)利要求28的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
31.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求13的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
32.根據(jù)權(quán)利要求31的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
33.根據(jù)權(quán)利要求31的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
34.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求16的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
35.根據(jù)權(quán)利要求34的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
36.根據(jù)權(quán)利要求34的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
37.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求18的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
38.根據(jù)權(quán)利要求37的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
39.根據(jù)權(quán)利要求37的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
40.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求21的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
41.根據(jù)權(quán)利要求40的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
42.根據(jù)權(quán)利要求40的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
43.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求24的光電探測(cè)器和多個(gè)SOI MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底和所述絕緣材料的第二層。
44.根據(jù)權(quán)利要求43的半導(dǎo)體集成電路，其中所述單晶半導(dǎo)體襯底是Si并且所述第二層是氧化硅。
45.根據(jù)權(quán)利要求43的半導(dǎo)體集成電路，其中所述多個(gè)SOI MOSFET器件連入CMOS電路中。
46.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求1的光電探測(cè)器，并且還包括多個(gè)體MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底，并且所述絕緣材料的第二層僅位于所述半導(dǎo)體光電探測(cè)器下面的區(qū)域中。
47.一種半導(dǎo)體集成電路，包括根據(jù)權(quán)利要求24的光電探測(cè)器，并且還包括多個(gè)體MOSFET器件，其中所述MOSFET器件和所述光電探測(cè)器之間共享所述單晶半導(dǎo)體襯底，并且所述絕緣材料的第二層僅位于所述半導(dǎo)體光電探測(cè)器下面的區(qū)域中。
48.根據(jù)權(quán)利要求47的半導(dǎo)體光電探測(cè)器，其中所述第二層是結(jié)晶氧化物。
49.一種制造半導(dǎo)體光電探測(cè)器的方法，所述方法包括如下步驟形成半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括單晶半導(dǎo)體襯底，絕緣材料的第二層，和包括基本上Si的第三層；外延生長(zhǎng)基本上Ge的第四層，所述第四層具有表面層；退火以減少螺旋位錯(cuò)密度；形成隔離區(qū)域，所述隔離區(qū)域圍繞所述第三層和所述第四層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區(qū)域；在所述表面層上形成一組電極，所述一組電極包括多個(gè)相互交叉部件，其中所述電極的與所述表面層接觸的整個(gè)部分還與所述p型和n型摻雜材料帶接觸。
50.根據(jù)權(quán)利要求49的方法，其中所述第四層具有大于50nm的厚度，并且所述第三層和所述第四層的結(jié)合厚度小于500nm。
51.根據(jù)權(quán)利要求49的方法，其中所述第三層和所述第四層的結(jié)合平均Ge濃度大于80％。
52.根據(jù)權(quán)利要求49的方法，還包括在生長(zhǎng)所述Ge的第四層之前形成Si籽晶層。
53.根據(jù)權(quán)利要求49的方法，其中通過離子注入和隨后退火形成所述p型和n型摻雜材料帶。
54.根據(jù)權(quán)利要求49的方法，還包括在所述表面層的不與所述電極直接接觸的部分上沉積透明介質(zhì)材料，所述透明介質(zhì)材料具有在1和所述第四層的折射率之間的折射率以便作為抗反射覆層。
55.根據(jù)權(quán)利要求49的方法，其中在750℃和900℃之間的溫度范圍內(nèi)進(jìn)行所述退火。
56.根據(jù)權(quán)利要求49的方法，其中所述退火在所述Si的第三層和所述Ge的第四層之間形成Si1-xGex附加層，作為相互擴(kuò)散的結(jié)果。
57.根據(jù)權(quán)利要求49的方法，其中所述Si的第三層和所述Ge的第四層在退火期間相互擴(kuò)散以形成Ge濃度為x的Si1-xGex層，x從與所述第二層相鄰的最小值連續(xù)變化到在所述表面層處的最大值。
58.一種制造半導(dǎo)體光電探測(cè)器的方法，所述方法包括如下步驟形成半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括單晶半導(dǎo)體襯底，絕緣材料的第二層，和包括基本上Si的第三層；外延生長(zhǎng)基本上Ge的第四層；外延生長(zhǎng)基本上Si1-zGez的第五層，所述第五層具有表面層；退火以減少螺旋位錯(cuò)密度；形成隔離區(qū)域，所述隔離區(qū)域圍繞所述第三層和所述第四層以及所述第五層，并具有與所述第四層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區(qū)域；以及在所述表面層上形成一組電極，所述一組電極包括多個(gè)相互交叉部件，其中所述電極的與所述表面層接觸的整個(gè)部分還與所述n型或所述p型摻雜材料接觸。
59.根據(jù)權(quán)利要求58的方法，其中在所述退火之后但是在所述隔離區(qū)域形成之前生長(zhǎng)所述基本上Si1-zGez的第五層。
60.根據(jù)權(quán)利要求58的方法，其中在所述隔離區(qū)域形成步驟之后但是在所述p型和n型摻雜材料的交替帶形成之前生長(zhǎng)所述基本上Si1-zGez的第五層。
61.一種制造半導(dǎo)體光電探測(cè)器的方法，所述方法包括如下步驟形成包括單晶半導(dǎo)體的半導(dǎo)體結(jié)構(gòu)；外延生長(zhǎng)結(jié)晶絕緣材料的第二層；外延生長(zhǎng)基本上Ge的第三層，所述第三層具有表面層；退火以減少螺旋位錯(cuò)密度；形成隔離區(qū)域，所述隔離區(qū)域圍繞所述第三層，并具有與所述第三層相鄰或在其上面的頂邊以及與所述第二層相鄰的底邊；形成與所述表面層相鄰的p型和n型摻雜材料的交替帶，以便在所述交替帶之間保留非有意摻雜材料的區(qū)域；以及在所述表面層上形成一組電極，所述一組電極包括多個(gè)相互交叉部件，其中所述電極的與所述表面層接觸的整個(gè)部分還與所述n型或所述p型摻雜材料接觸。
62.根據(jù)權(quán)利要求61的方法，其中所述第二層包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其組合。
全文摘要
本發(fā)明專注于與Si CMOS技術(shù)兼容的高速、高效率光電探測(cè)器的制造問題。該結(jié)構(gòu)包括薄SOI襯底上的Ge吸收層，并利用了隔離區(qū)域，交替n型和p型接觸，以及低電阻表面電極。該器件通過利用掩埋絕緣層以隔離在下面的襯底中產(chǎn)生的載流子獲得高帶寬，通過利用Ge吸收層在寬譜上獲得高量子效率，通過利用薄吸收層和窄電極間距獲得低電壓操作，并且通過其平面結(jié)構(gòu)和IV族吸收材料的使用與CMOS器件兼容。用于制造光電探測(cè)器的方法使用在薄SOI或外延氧化物上直接生長(zhǎng)Ge，并且隨后熱退火以獲得高質(zhì)量吸收層。此方法限制了相互擴(kuò)散的Si的量，從而允許退火Ge層而不會(huì)由下面的Si引起Ge層的顯著稀釋。
文檔編號(hào)H01L31/101GK1918713SQ200580005006
公開日2007年2月21日 申請(qǐng)日期2005年2月22日 優(yōu)先權(quán)日2004年2月24日
發(fā)明者J·O·初, G·K·德林格爾, A·格里爾, S·J·克斯特, 歐陽(yáng)齊慶, J·D·紹布 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司