專利名稱：多芯片封裝結(jié)構(gòu)的內(nèi)連線的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種芯片的連線結(jié)構(gòu)，特別是涉及一種使用于多芯片封裝結(jié)構(gòu)中的內(nèi)連線。
背景技術(shù)：
集成電路的發(fā)展，不斷朝著微小化、集成化的方向前進(jìn)。在一IC(集成電路)里整合多種功能，使其具有系統(tǒng)化的能力乃研發(fā)人員的目標(biāo)。但整合多種功能的IC可能出現(xiàn)制造步驟復(fù)雜，晶粒(Die)面積過大而導(dǎo)致產(chǎn)品合格率降低的情況。若將兩種制造流程差異較大的芯片或較難整合的功能，分成不同晶粒制造，再利用多芯片封裝技術(shù)，在一封裝體內(nèi)封裝多種不同功能的芯片，如內(nèi)存、邏輯芯片及微處理器等，以實(shí)現(xiàn)系統(tǒng)化的目的，就能避免上述合格率降低的問題。
請參閱圖1，為一多芯片封裝結(jié)構(gòu)的剖面示意圖，其下方的芯片為一邏輯芯片10，而封裝于其上的可為一記憶芯片14，其中，邏輯芯片10的接合墊12可通過引線焊接(Wire Bonding)的方式，與記憶芯片14上的接合墊16形成電性連接。而邏輯芯片10的接合墊18則用以連接封裝體100的引線20，以作為整個(gè)封裝體100的輸出/輸入接腳。
請參閱圖2，為圖1的多芯片封裝結(jié)構(gòu)的俯視示意圖，邏輯芯片10上設(shè)有一組用以連接記憶芯片14的接合墊12及一組用以連接封裝體100的引線20的接合墊18，邏輯芯片10的接合墊12通過引線焊接的方式與記憶芯片14上的接合墊16形成電性連接，如此一來，邏輯芯片10便可存取記憶芯片14上的數(shù)據(jù)。
為正確存取記憶芯片14上的數(shù)據(jù)，邏輯芯片10上的接合墊12必須連接到記憶芯片14上對應(yīng)的接合墊16上。因此邏輯芯片10的接合墊12的布局必須周密設(shè)計(jì)，讓每一接合墊12皆能適當(dāng)且正確地經(jīng)由引線焊接方式連接到記憶芯片14對應(yīng)的接合墊16。但內(nèi)存廠商提供多種不同型號(hào)的記憶芯片，而市場上存在著許多內(nèi)存廠商，同一廠商不同型號(hào)的記憶芯片或不同廠商的記憶芯片，其接合墊16的設(shè)計(jì)及布局方式不盡相同。請參考圖3，其為邏輯芯片10上封裝有不同于圖2的記憶芯片14’的示意圖，記憶芯片14’與記憶芯片具有不同的接合墊16布局，而其腳位定義方式也不盡相同，這使得邏輯芯片10接合墊12的位置布局也要隨之改變。例如，當(dāng)使用記憶芯片14時(shí)，其腳位1代表VDD、腳位2代表VSS、腳位3代表CLK，而在使用記憶芯片14’時(shí)，其腳位1代表CLK、腳位2代表VSS、腳位3代表VDD。為了使用不同記憶芯片，邏輯芯片廠商必須設(shè)計(jì)不同的電路布局的接合墊以符合對應(yīng)的記憶芯片。但每一布局僅服務(wù)于一種記憶芯片，且于邏輯芯片制造時(shí)就必須確定，于邏輯芯片制造完成后，接合墊的腳位就無法改動(dòng)了，亦無法選擇其它的記憶芯片了。對使用者而言，便失去了選擇記憶芯片的能力，也容易陷入受限于某一記憶芯片供貨商的窘境。
一般芯片在封裝完成后，會(huì)再經(jīng)過測試，確定整個(gè)封裝后芯片是可正常使用的合格品，以排除封裝過程中，因引線的金屬線斷裂、接觸不良等因素，所造成的不良品。但如圖2或圖3的封裝結(jié)構(gòu)，記憶芯片的接腳完全直接連接于邏輯芯片，于封裝完成后，便無法直接由外部去測試記憶芯片的好壞，也無法測試邏輯芯片與記憶芯片間的電性連接是否正常，故此種多芯片封裝結(jié)構(gòu)中，存在有內(nèi)部芯片不易測試的缺點(diǎn)。

發(fā)明內(nèi)容
本實(shí)用新型所要解決的主要問題在于提供一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，讓此封裝體內(nèi)的芯片的內(nèi)部電路預(yù)先形成多種連接方式以連接接合墊，使其可與不同芯片形成電性連接。
本實(shí)用新型所要解決的次要問題在于提供一種內(nèi)連線，以測試封裝于多芯片封裝結(jié)構(gòu)內(nèi)的芯片。
為實(shí)現(xiàn)上述目的，本實(shí)用新型提出一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，其包括一第一芯片，具有多個(gè)第一接合墊；一第二芯片，與第一芯片形成一封裝體，此第二芯片具有多個(gè)第二接合墊，且第二接合墊電性連接第一接合墊；其中，第一芯片的內(nèi)部電路具有兩種以上的連接方式連接第一接合墊。
本實(shí)用新型的另一實(shí)施例中，提出一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，其包括一液晶顯示器控制芯片，具有多個(gè)第一接合墊；一記憶芯片，其與液晶顯示器控制芯片形成一封裝體，此記憶芯片具有多個(gè)第二接合墊，且第二接合墊電性連接第一接合墊；其中，液晶顯示器控制芯片的內(nèi)部電路具有兩種以上的連接方式連接第一接合墊。
本實(shí)用新型的另一實(shí)施例中，提出一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，其包括一第一芯片，具有多個(gè)第一接合墊；及，一第二芯片，其與第一芯片形成一封裝體，第二芯片具有多個(gè)第二接合墊，且第二接合墊電性連接第一接合墊；其中，第一芯片具有多個(gè)第三接合墊，用以連接此封裝體的對外引線，而部份該第三接合墊可選擇電性連接第一芯片的內(nèi)部電路或第二接合墊。
本實(shí)用新型于多芯片封裝結(jié)構(gòu)內(nèi)的芯片內(nèi)部電路形成有兩種以上不同的連接方式連接其上的接合墊，以此可選擇與不同芯片搭配封裝于一封裝體中。
以下將通過實(shí)施例配合附圖說明，對本實(shí)用新型的技術(shù)內(nèi)容、特點(diǎn)以及所發(fā)揮功效做一更詳細(xì)的闡述。


圖1為多芯片封裝結(jié)構(gòu)的剖面示意圖。
圖2為多芯片封裝結(jié)構(gòu)的俯視示意圖。
圖3為圖2的封裝結(jié)構(gòu)中采用不同記憶芯片的示意圖。
圖4為本實(shí)用新型的內(nèi)連線的一實(shí)施例示意圖。
圖5為另一種多芯片封裝結(jié)構(gòu)的俯視示意圖。
圖6為本實(shí)用新型的內(nèi)連線的另一實(shí)施例示意圖。
其中，附圖標(biāo)記100封裝體10邏輯芯片12接合墊 14記憶芯片16接合墊 18接合墊20引線 14’記憶芯片30選擇器 32選擇器具體實(shí)施方式
為使圖2中的多芯片封裝結(jié)構(gòu)，邏輯芯片10可具有選擇多種記憶芯片14的能力，本實(shí)用新型提出在邏輯芯片10的內(nèi)部電路中，預(yù)先設(shè)計(jì)幾組可符合不同腳位布局設(shè)計(jì)的記憶芯片14的切換電路，該切換電路的功能在于使邏輯芯片10的接合墊12具有不同的腳位功能。當(dāng)選定搭配的記憶芯片14后，再將邏輯芯片10接合墊12的腳位設(shè)定到適當(dāng)?shù)哪_位定義。
在本實(shí)用新型的一實(shí)施例中，邏輯芯片10的內(nèi)部電路針對不同記憶芯片14預(yù)先形成兩種以上的連接方式連接到一組選擇器，選擇器再連接到接合墊12。請參閱圖4，其為表示邏輯芯片10針對第一種型式記憶芯片(D1)及第二種型式記憶芯片(D2)先形成兩種對應(yīng)的腳位設(shè)計(jì)，并連接到選擇器30中，每一選擇器30對應(yīng)連接到一接合墊12，以便用以連接到記憶芯片14。當(dāng)邏輯芯片10連接第一種型式的記憶芯片時(shí)，通過選擇器30的控制機(jī)制，選擇對應(yīng)第一種型式記憶芯片的腳位設(shè)計(jì)，連接到接合墊12，讓接合墊12可與第一種型式記憶芯片形成適當(dāng)?shù)碾娦赃B接。而當(dāng)邏輯芯片12連接第二種型式的記憶芯片時(shí)，通過選擇器30的控制機(jī)制，選擇對應(yīng)第二種型式記憶芯片的腳位設(shè)計(jì)，連接到接合墊12，讓接合墊12可與第二種型式記憶芯片形成適當(dāng)?shù)碾娦赃B接。
上述實(shí)施例中的選擇器，還可為切換開關(guān)或其它能實(shí)現(xiàn)切換/選擇多種連接方式連接到接合墊的裝置或機(jī)制，使邏輯芯片能實(shí)現(xiàn)設(shè)定不同腳位，以連接不同的記憶芯片的目的。
請參閱圖5，在本實(shí)用新型的一實(shí)施例中，為了讓其它裝置也能存取此封裝體內(nèi)部的記憶芯片14，記憶芯片14的接合墊16部分的連接到邏輯芯片10對外的接合墊18上，此對外接合墊18通過引線焊接等方式與封裝體的引線形成電性連接，而外部裝置就能通過這些接合墊18存取封裝體內(nèi)的記憶芯片14。而邏輯芯片10的內(nèi)部電路也形成有兩種以上的腳位布局以連接到對內(nèi)接合墊12上，以搭配不同的記憶芯片14。
在本實(shí)用新型的一實(shí)施例中，本實(shí)用新型的內(nèi)連線結(jié)構(gòu)可應(yīng)用于一液晶顯示器控制芯片結(jié)合一記憶芯片的多芯片封裝結(jié)構(gòu)中。液晶顯示器控制芯片為了提高畫質(zhì)、加速液晶的反應(yīng)速度，需要搭配高容量的記憶芯片，以供數(shù)據(jù)的存取。如上述的邏輯芯片，在此液晶顯示器控制芯片的內(nèi)部電路中，預(yù)先形成兩種以上的連接方式連接到接合墊上，再利用選擇器或切換開關(guān)等機(jī)制選擇適當(dāng)?shù)哪_位設(shè)計(jì)，以使此接合墊能與記憶芯片形成適當(dāng)?shù)碾娦赃B接，藉此實(shí)現(xiàn)選擇不同的記憶芯片來搭配此液晶顯示器控制芯片的目的。
在圖2的多芯片封裝結(jié)構(gòu)中，由于記憶芯片14并沒有連接到封裝體100外，外部裝置并無法使用此記憶芯片14，且外部裝置也無法對此記憶芯片14做測試。在本實(shí)用新型的一實(shí)施例中，邏輯芯片10的內(nèi)部電路中形成有切換機(jī)制，使外部裝置可通過邏輯芯片的部分對外接合墊18，連接封裝體100內(nèi)的記憶芯片14，以便存取數(shù)據(jù)或?qū)Υ擞洃浶酒?4進(jìn)行測試。請參閱圖6，其為邏輯芯片的內(nèi)部電路通過選擇器32連接到對外的接合墊18或記憶芯片14的示意圖。在一般情況下，外部的電性信號(hào)通過接合墊18連接到邏輯芯片10的內(nèi)部電路(S)，而當(dāng)欲由外部存取或測試此記憶芯片14時(shí)，通過選擇器32的設(shè)定，可讓部分的對外接合墊18與記憶芯片14形成電性連接，以實(shí)現(xiàn)存取或測試此記憶芯片的目的。
由上述的說明可知，本實(shí)用新型于多芯片封裝結(jié)構(gòu)內(nèi)的芯片內(nèi)部電路形成有兩種以上不同的連接方式(腳位定義)連接其上的接合墊，以此可選擇與不同芯片搭配封裝于一封裝體中。
本實(shí)用新型的多芯片封裝的內(nèi)連線已通過較佳實(shí)施例詳細(xì)公開如上，但并不以限定本實(shí)用新型。任何本領(lǐng)域的普通技術(shù)人員皆可在不違本實(shí)用新型的精神范圍的條件下輕易對其進(jìn)行修改，如接合墊當(dāng)可等同于焊墊、焊球等名詞。但本實(shí)用新型的范圍當(dāng)視后附的權(quán)利要求書定義為準(zhǔn)。
權(quán)利要求1.一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，其特征在于，包括一第一芯片，具有多個(gè)第一接合墊；及一第二芯片，其與該第一芯片形成一封裝體，該第二芯片具有多個(gè)第二接合墊，且該第二接合墊電性連接該第一接合墊；其中，該第一芯片的內(nèi)部電路具有兩種以上的連接方式連接該第一接合墊。
2.如權(quán)利要求1所述的內(nèi)連線，其特征在于，該第一芯片具有多個(gè)第一選擇器，該內(nèi)部電路通過該第一選擇器連接該第一接合墊。
3.如權(quán)利要求1所述的內(nèi)連線，其特征在于，該第一芯片的內(nèi)部電路可切換其與該第一接合墊的連接方式。
4.如權(quán)利要求1所述的內(nèi)連線，其特征在于，該第一芯片為一液晶顯示器控制芯片。
5.如權(quán)利要求4所述的內(nèi)連線，其特征在于，該第二芯片為一記憶芯片。
6.如權(quán)利要求1所述的內(nèi)連線，其特征在于，該第一芯片具有多個(gè)第三接合墊，與該封裝體的對外引線連接。
7.如權(quán)利要求6所述的內(nèi)連線，其特征在于，該多個(gè)第二接合墊部分與該第一接合墊形成電性連接，而另一部分則與該第三接合墊形成電性連接。
8.如權(quán)利要求6所述的內(nèi)連線，其特征在于，該第一芯片具有多個(gè)第二選擇器，其分別耦接該第一芯片的內(nèi)部電路及該第二接合墊，以選擇該第一芯片的內(nèi)部電路及該第二接合墊兩者其中之一，并與部份該第三接合墊形成電性連接。
9.如權(quán)利要求1所述的內(nèi)連線，其特征在于，該第二芯片位于該第一芯片的一表面上。
專利摘要本實(shí)用新型涉及一種多芯片封裝結(jié)構(gòu)的內(nèi)連線，包括一第一芯片，具有多個(gè)第一接合墊；及一第二芯片，與該第一芯片形成一封裝體，該第二芯片具有多個(gè)第二接合墊，且該第二接合墊電性連接該第一接合墊；其中，該第一芯片的內(nèi)部電路具有兩種以上的連接方式連接該第一接合墊。本實(shí)用新型于多芯片封裝結(jié)構(gòu)內(nèi)的芯片內(nèi)部電路形成有兩種以上不同的連接方式連接其上的接合墊，以此可選擇與不同芯片搭配封裝于一封裝體中。
文檔編號(hào)H01L23/48GK2867595SQ20052014502
公開日2007年2月7日 申請日期2005年12月16日 優(yōu)先權(quán)日2005年12月16日
發(fā)明者楊偉毅, 鐘和明 申請人:晨星半導(dǎo)體股份有限公司