專利名稱：可集成的高壓vdmos晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于微電子技術(shù)領(lǐng)域，涉及半導體器件，具體地說是一種可以可集成的外延工藝的高壓P型VDMOS晶體管的結(jié)構(gòu)與制備方法，可應用于高壓功率集成電路。
背景技術(shù)：
目前，高壓功率集成電路技術(shù)得到廣泛的應用與發(fā)展，如應用于自動測試設(shè)備、電話總局開關(guān)、線性功率集成電路、電機控制、功率控制、集成高壓運放、平板顯示的驅(qū)動等領(lǐng)域。
在高壓功率集成電路中，一般把高壓功率器件和低壓數(shù)字或者模擬電路集成在同一塊芯片上，因此要求高壓器件在制造工藝上要兼容，且希望在高壓器件不要占據(jù)太大的面積的情況下性能達到電路的要求，因此，高壓器件本身的設(shè)計將直接影響到集成芯片性能的優(yōu)劣。
橫向DMOS晶體管由于其負載電流與硅表面平行，因此可獲得比較高的電壓而無需很厚的外延層，使得深擴和隔離難度降低，易于集成。但是，在高壓情況下，由于外延層的電阻較高，橫向DMOS晶體管要獲得比較大的電流能力則比較困難；而VDMOS晶體管雖然可以提供比較好的電流負載能力，同時具有比較好的電壓能力，但由于VDMOS晶體管要獲得高的擊穿電壓，必須將其外延層做的足夠厚，這就造成與器件本身要求外延層電阻比較小的矛盾，使其集成時工藝不易實現(xiàn)。
實用新型的內(nèi)容本實用新型的目的是提供一種可集成的高壓VDMOS晶體管的結(jié)構(gòu)及制備方法，以解決VDMOS晶體管可獲得高擊穿電壓與集成問題。
本實用新型通過在外延層上設(shè)置場限和場板，并合理設(shè)計器件結(jié)構(gòu)的技術(shù)方案實現(xiàn)其可獲得高擊穿電壓的目的。整個器件的結(jié)構(gòu)包括P型襯底，N型外延層，場氧化層，柵氧化層，其特點是在N型外延層與襯底的界面上設(shè)有N型埋層；在N型外延層上設(shè)有P型體溝道區(qū)和深N+擴散區(qū)及P型阱，該P型體溝道區(qū)的四周設(shè)有P型場限環(huán)，該P型體溝道區(qū)的內(nèi)部設(shè)有源區(qū)，源區(qū)內(nèi)設(shè)有N+環(huán)和P+接觸區(qū)，該深N+擴散區(qū)與N型埋層相連接構(gòu)成漏區(qū)引出；在柵氧化層上面設(shè)有多晶硅柵，在場氧化層表面設(shè)有多晶硅場板。
上述可集成的高壓VDMOS晶體管結(jié)構(gòu)，其中在于N型外延層與襯底的界面上還設(shè)有重摻雜的P型埋層，該P型埋層與P型阱相連形成隔離墻，通過該隔離墻與N型外延層共同實現(xiàn)PN節(jié)隔離。
上述可集成的高壓VDMOS晶體管器件結(jié)構(gòu)，其中場氧化層表面設(shè)有的多晶硅場板位于P型場限環(huán)和P型阱上的場氧化層表面。
上述可集成的高壓VDMOS晶體管器件結(jié)構(gòu)，其中多晶硅柵的兩端分別與多晶硅場板連接為一體。
上述可集成的高壓VDMOS晶體管器件結(jié)構(gòu)，其中體溝道區(qū)以陣列形式排列，間距相等。
制備上述本實用新型結(jié)構(gòu)的方法，按如下過程進行首先在P型襯底上注入N型埋層和P型埋層，并在襯底上生長一層N型外延層；然后在所述N型外延層表面注入深N+擴散區(qū)，并將該深入?yún)^(qū)與N型埋層相接，形成了VDMOS晶體管的漏區(qū)引出；接著在所述N型外延層上注入P型阱，并將該P型阱與P型埋層相接形成P型隔離墻；再在所述N型外延層上注入VDMOS晶體管的場限環(huán)；接著在所述外延層的表面進行場氧化與柵氧化，并淀積、刻蝕多晶硅，形成多晶硅柵極及場板；再在所述N型外延層上用自對準工藝制備VDMOS晶體管的體溝道區(qū)，并在該溝道區(qū)注入N+區(qū)，形成VDMOS晶體管的源區(qū)方形N+環(huán)，同時在深N+擴散區(qū)內(nèi)注入N+區(qū)，形成漏區(qū)的N+接觸區(qū)；最后在體溝道區(qū)內(nèi)注入源區(qū)的P+接觸區(qū)。
本實用新型由于采用外延、場限、場板結(jié)構(gòu)，因而可實現(xiàn)VDMOS晶體管的耐壓在100伏以上；同時由于本實用新型結(jié)構(gòu)簡單，故可實現(xiàn)與外延低壓CMOS器件及低壓雙極器件的兼容。
圖1是本實用新型的VDMOS晶體管縱向剖面結(jié)構(gòu)圖圖2是本實用新型的VDMOS晶體管橫向剖面結(jié)構(gòu)圖具體實施方式
以下結(jié)合附圖詳細說明本實用新型的結(jié)構(gòu)與制備方法。
參照圖1和圖2，本實用新型是在P型襯底1上設(shè)有N型外延層4，在外延層4與襯底1的界面上設(shè)有N型埋層2與P型埋層3。在N型外延層4的兩端上設(shè)有P型阱6，該P型阱6與P型埋層3相連形成隔離墻，該隔離墻與N型外延層4的兩端實現(xiàn)PN節(jié)隔離。在外延層4上的中部設(shè)有方形P型體溝道區(qū)11，該體溝道區(qū)以陣列形式排列，間距相等，并在該體溝道區(qū)的四周設(shè)有一圈P型場限環(huán)7，以提高器件的耐壓。同時，在方形P型體溝道區(qū)11內(nèi)另設(shè)方形的N+環(huán)12s和P+接觸區(qū)13，以構(gòu)成源區(qū)。在N型外延層4上的場限環(huán)7與P型阱6之間設(shè)有深N+擴散區(qū)5，該深N+擴散5與N型埋層2相接，成為VDMOS晶體管的漏區(qū)引出，并在深N+擴散區(qū)5上設(shè)有漏區(qū)N+接觸區(qū)12d。在N型外延層4的表面設(shè)有柵氧化層9與場氧化層8，該柵氧化層9上設(shè)有多晶硅柵10a。在P型場限環(huán)7、P型阱6上的場氧化層8表面分別設(shè)有多晶硅場板10b和10d。在場氧化層8與多晶硅柵10a、多晶硅場板10b和1Od的表面均設(shè)有硼磷硅玻璃15。在漏區(qū)接觸表面與源區(qū)表面均刻有接觸孔，接觸孔里淀積有金屬鋁14。
實現(xiàn)上述可集成的高壓VDMOS晶體管結(jié)構(gòu)的制備方法，其具體制作過程如下一.取電阻率為15～20Ω·cm的P型<100>晶向硅單晶做襯底1；二.在襯底1上進行N型埋層光刻，然后通過注入銻雜質(zhì)制作N型埋層2；三.在襯底1上進行P型埋層光刻，然后通過注入硼雜質(zhì)制作P型埋層3；四.在襯底1上生長厚度為12um的外延層4，隨著外延層厚度的增加，N型埋層和P型埋層會隨之向上擴散，其中，P型埋層上擴散點距離外延層表面不能少于5um，這樣才能和后來注入的P型阱的下擴散點完全相接，以實現(xiàn)可靠的PN結(jié)隔離；五.在外延層4上首先進行深N+擴散區(qū)5光刻，然后進行深磷注入，再進行磷推進，形成深N+擴散區(qū)峰值濃度為1×1019cm-3，節(jié)深為10um，該深入?yún)^(qū)與N型埋層相接，形成了VDMOS晶體管的漏區(qū)引出；六.在外延層4上制作P型阱6，即先進行P型阱光刻，然后進行P阱硼注入，再根據(jù)要求推阱，阱的峰值能度為1×1016cm-3，推進后的阱深為5um，P型阱6推進后與上擴的P型埋層相接形成P型隔離墻，該P型阱6形成P型隔離墻的上隔離區(qū)，該上擴的P型埋層形成隔離墻的下隔離區(qū)；所述P型隔離墻與外延層又形成了有效的PN節(jié)隔離，把外延層分成一個個外延島，在外延島上制做各個器件；七.在外延層4上用一次掩模刻蝕有源區(qū)，即用負膠光刻，將非有源區(qū)的薄氧化層腐蝕掉，保留薄氧化層形成各器件的有源區(qū)；八.在外延層4上制作P型場區(qū)，即首先進行P型場區(qū)光刻，然后進行P型場區(qū)硼注入，該的峰值濃度為1×1016cm-3，節(jié)深為3um，形成VDMOS晶體管的場限環(huán)7；九.在外延層4表面進行場氧化，用LOCOS工藝生長一層厚度為10000埃的場氧化層8；十.在外延層4表面進行柵氧化，生長厚度為600埃的柵氧化層9；十一.在外延層4表面淀積厚度為800埃的多晶硅，并進行光刻，多晶硅柵10a與多晶硅的場板10d及外圍的多晶硅柵10b；該VDMOS晶體管的柵電極形成是在光刻時去掉多晶硅的多余部分，保留相鄰體區(qū)之間的部分及四周外圍的多晶硅；且將外圍多晶硅柵10b的延伸作為場板10c；十二.在外延層4表面制作VDMOS晶體管的P型體溝道區(qū)11，即首先進行P型體溝道區(qū)的光刻，然后進行硼注入，峰值濃度為5×1016cm-3，再進行硼推進，推進后的節(jié)深為3um，P型體溝道區(qū)將以柵為自對準，該體溝道區(qū)以方形陣列形式排列，間距相等；十三.在外延層4表面制作N+區(qū)，即首先進行N+區(qū)的光刻，然后進行N+磷注入，峰值濃度為1×1020cm-3，節(jié)深為0.6um，形成VDMOS晶體管的源區(qū)方形N+環(huán)12s及漏區(qū)接觸區(qū)12d。
十四.在外延層4表面制作P+區(qū)，即首先進行P+區(qū)光刻，然后進行P+硼注入，峰值濃度為1×1020cm-3，節(jié)深為0.6um，形成VDMOS晶體管的源區(qū)的P+接觸區(qū)13；十五.進行離子注入退火，即在氮氣氣氛下退火，將多晶硅、源漏區(qū)注入的雜質(zhì)離子激活，并將源漏結(jié)推進；十六.在外延層4表面依次進行淀積SiO2→淀積硼磷硅玻璃15→回流硼磷硅玻璃作表面平坦化處理→光刻接觸孔→淀積厚度為600埃的鋁14→光刻鋁形成連接→鈍化層氮化硅淀積→壓焊孔光刻→壓焊孔腐蝕→最后進行合金。
以上不管是P型體溝道區(qū)的注入還是源區(qū)N+環(huán)的注入，柵均提供了自對準功能；光刻的步驟均采用常規(guī)的處理過程，即涂膠→加掩模板→曝光→顯影→腐蝕。
權(quán)利要求1.一種可集成的高壓VDMOS器件結(jié)構(gòu)，包括P型襯底(1)，N型外延層(4)，場氧化層(8)，柵氧化層(9)，其特征在于N型外延層(4)與襯底(1)的界面上設(shè)有N型埋層(2)；N型外延層(4)上設(shè)有P型體溝道區(qū)(11)和深N+擴散區(qū)(5)及P型阱(6)，該P型體溝道區(qū)的四周設(shè)有P型場限環(huán)(7)，該P型體溝道區(qū)的內(nèi)部設(shè)有源區(qū)，該源區(qū)內(nèi)設(shè)有N+環(huán)(12s)和P+接觸區(qū)(13)；所述的深N+擴散區(qū)(5)與N型埋層(2)相連接構(gòu)成漏區(qū)引出；在柵氧化層(9)上面設(shè)有多晶硅柵(10a)，在場氧化層表面設(shè)有多晶硅場板(10b、10c)。
2.根據(jù)權(quán)利要求1所述的可集成的高壓VDMOS器件結(jié)構(gòu)，其特征在于N型外延層(4)與襯底(1)的界面上還設(shè)有重摻雜的P型埋層(3)，該P型埋層(3)與P型阱(6)相連形成隔離墻，該隔離墻與N型外延層(4)實現(xiàn)PN節(jié)隔離。
3.根據(jù)權(quán)利要求1所述的可集成的高壓VDMOS器件結(jié)構(gòu)，其特征在于場氧化層表面設(shè)有的多晶硅場板(10b、10c)，分別位于P型場限環(huán)(7)和P型阱(6)上面的場氧化層表面。
4.根據(jù)權(quán)利要求1所述的可集成的高壓VDMOS器件結(jié)構(gòu)，其特征在多晶硅柵(10a)的兩端分別與兩個多晶硅場板(10b)和(10c)連接為一體。
5.根據(jù)權(quán)利要求1所述的可集成的高壓VDMOS器件結(jié)構(gòu)，其中體溝道區(qū)(11)以陣列形式排列，間距相等。
專利摘要本實用新型公開了一種可集成的高壓VDMOS晶體管結(jié)構(gòu)及其制備方法。其結(jié)構(gòu)采用在N型外延層4與襯底1的界面上設(shè)有N型埋層2，在N型外延層上設(shè)有P型體溝道區(qū)11和深N+擴散區(qū)5及P型阱6，該P型體溝道區(qū)的四周設(shè)有P型場限環(huán)7，該P型體溝道區(qū)的內(nèi)部設(shè)有源區(qū)，源區(qū)內(nèi)設(shè)有N+環(huán)12s和P+接觸區(qū)13，該深N+擴散區(qū)與N型埋層相連接構(gòu)成漏區(qū)引出，在柵氧化層和場氧化層表面設(shè)置有多晶硅柵和場板。其制備過程是注入埋層、生長外延層，在外延層上注入深N+擴散區(qū)、P型阱、場限環(huán)，并對外延層進行氧化、淀積、刻蝕多晶硅形成多晶硅柵極及場板，用自對準工藝制備體溝道區(qū)，在體溝道區(qū)內(nèi)注入源區(qū)和在深N+擴散區(qū)內(nèi)注入漏區(qū)的接觸區(qū)。具有擊穿電壓高的優(yōu)點，可用于高壓功率集成電路。
文檔編號H01L29/66GK2836242SQ200520079519
公開日2006年11月8日 申請日期2005年10月14日 優(yōu)先權(quán)日2005年10月14日
發(fā)明者莊奕琪, 李小明, 張麗, 鄧永洪 申請人:西安電子科技大學