專利名稱：包含存儲單元與限流器的半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的改良，以及操作改良式半導(dǎo)體元件電路的方法。更精確地說，本發(fā)明涉及限制存儲單元的源極和漏極之間電流不超出預(yù)設(shè)值的裝置和方法。
背景技術(shù)：
常見的快閃電可擦除可編程只讀存儲器(EEPROM)存儲單元，典型地包含隔離的源極和漏極區(qū)域，擴(kuò)散于半導(dǎo)體襯底內(nèi)，并且在其間提供溝道區(qū)域。此外，常見的快閃存儲單元，包含在溝道區(qū)域上的電絕緣浮動?xùn)艠O，以及配置在該浮動?xùn)艠O上的控制柵極。在源極、漏極和控制柵極施加適當(dāng)?shù)碾妷?，電荷就會被儲存在浮動?xùn)艠O上或者自浮動?xùn)艠O移除，因此數(shù)據(jù)就可以以這種電荷的形式儲存在存儲單元中或自存儲單元擦除。電荷在浮動?xùn)艠O上的出現(xiàn)或消失，決定當(dāng)存儲單元被選擇時，電流是否在源極和漏極區(qū)域之間流動。這樣的電流可用適當(dāng)?shù)碾娐窓z測，作為儲存在存儲單元中二進(jìn)制(binary)的[1]。另一方面，若無電流被檢測到，二進(jìn)制的
便被儲存在存儲單元中。同時可知任意聯(lián)合檢測電流(arbitrarily associate sensed current)和未檢測到電流分別為二進(jìn)制的
和[1]。并聯(lián)多個EEPROM存儲單元典型地聯(lián)結(jié)形成存儲器陣列。
典型地，EEPROM存儲單元安排在一個列與行的陣列中，陣列中的位線連接任一特定行的存儲單元的漏極，而字線連接任一特定列的存儲單元的柵極。每一個存儲單元的源極通常會接地。
為了程序化特定存儲單元，被選擇的存儲單元所在該行對應(yīng)的位線，典型地被驅(qū)動一相當(dāng)高的電壓。此外，被選擇的存儲單元所在該列連接的字線，也會被驅(qū)動一高電壓。因此，位于這些位線和字線交叉點(diǎn)的被選擇的存儲單元，其漏極和柵極，被施加高電壓以產(chǎn)生電流用來產(chǎn)生提供至浮動?xùn)艠O的電荷。
然而在程序化期間，與被選擇的存儲單元位于同一行而未被選擇的存儲單元的漏極，也會接受到高電壓位線的電位。會造成關(guān)閉時的電流或漏電流可能會在這些未被選擇的存儲單元的源極和漏極之間流動。雖然單個存儲單元的漏電流可能極小，但每一個未被選擇的存儲單元的漏電流總和后，便會接近甚至超過被選擇的存儲單元中的電流。因此，提供位線程序化電壓的電荷泵電路(charge pump circuit)，可能無法保持足夠高的電壓以確保足夠的存儲單元程序化。
有可能提供較大的電荷泵電路以產(chǎn)生較高的位線程序化電壓。然而較大的電荷泵電路會占據(jù)較多芯片區(qū)域，從而限制了半導(dǎo)體芯片上可提供的存儲單元數(shù)量。
本發(fā)明的目的便是克服先前技術(shù)的一個或多個問題。

發(fā)明內(nèi)容
與本發(fā)明符合的目的為，半導(dǎo)體元件，包含存儲單元，其含有控制柵極，源極和漏極；以及限流電路與該源極耦接，此限流電路被組態(tài)為用來限制漏極和源極之間的電流，使其不會超出預(yù)設(shè)值，此電流的產(chǎn)生，反應(yīng)在控制柵極和漏極分別施加第一和第二電壓時所產(chǎn)生的結(jié)果。
與本發(fā)明符合的另一目的為，半導(dǎo)體元件，包含存儲單元排于列與行中的陣列，每一個存儲單元都含有源極，漏極，和柵極；多條字線，每一條字線分別與其中一列存儲單元相接，而每一列存儲單元的多個存儲單元的柵極分別與其各自對應(yīng)的其中一條字線相連；多條位線，每一條位線分別與其中一行存儲單元相接，而每一行存儲單元的多個漏極分別與其各自對應(yīng)的其中一條位線相連接；源極線，存儲單元的源極耦接在一起連至該源極線，該源極線還與一參考電壓耦接，并且限流器耦接在源極線和參考電壓之間。
本發(fā)明其它的特征和優(yōu)點(diǎn)，將在接下來的說明實施例中提出，從說明書或本發(fā)明的實施便可明顯得知。從說明書、權(quán)利要求范圍以及附圖中特別指出的半導(dǎo)體元件和產(chǎn)生方法，將可了解和達(dá)到本發(fā)明的特征和優(yōu)點(diǎn)。
可以了解的是前述的一般說明及下列的詳細(xì)說明只是實例及解釋，并準(zhǔn)備提供本發(fā)明如權(quán)利要求范圍的更多的解釋。


這些附圖，包含且構(gòu)成部分的本發(fā)明，用于說明本發(fā)明的實施例，并且伴隨本發(fā)明的說明，用于解釋本發(fā)明的特征、優(yōu)點(diǎn)及主旨。其中圖1顯示存儲器陣列示意圖，含有限流電路，其依照與本發(fā)明一致的具體實施例；圖2顯示存儲器陣列的示例性操作模式，含有限流電路，其依照與本發(fā)明一致的具體實施例；圖3顯示限流電路示意圖，其依照與本發(fā)明一致的具體實施例；以及圖4顯示另一個與本發(fā)明一致的限流電路替代實施例的示意圖。
具體實施例方式
在所公開的具體實施例中，在快閃電可擦除可編程只讀存儲器(EEPROM)存儲單元的源極面上提供限流電路，并且在源極和地面之間耦接。此限流電路防止未被選擇的單元產(chǎn)生的過量漏電造成電荷泵電路超載。因此電荷泵電路故障的風(fēng)險便被實質(zhì)上降低。此外，此電荷泵電路的尺寸可被減小，藉此改良芯片密度。
本發(fā)明具體實施例的參照將在此詳細(xì)說明，如附圖中顯示的例子。圖1顯示使用限流電路，來程序化快閃EEPROM存儲器陣列中的單個存儲單元的示例性結(jié)構(gòu)和方法。
參照圖1，快閃EEPROM存儲器裝置100，包含存儲器單元陣列102，例如EEPROM或閃存陣列。每一個存儲單元典型地含有源極，漏極，和介于源極和漏極之間的溝道區(qū)域。在溝道區(qū)域上提供電絕緣浮動?xùn)艠O，以及在浮動?xùn)艠O上配置控制柵極。陣列102更包含多條字線104，例如字線WL(0)，WL(1)...WL(n)，以及多條位線106，例如BL(0)，BL(1)...BL(m)。
圖2顯示陣列102中的一部分200的更詳細(xì)的說明。部分200中，陣列102含有安排在列與行的多個快閃存儲單元202。第一行單元202包含單元202-L00至202-Ln0，分別與字線WL(0)至WL(n)耦接，在此參照為一組存儲單元。第二行單元包含其各自的源極與第一行對應(yīng)的單元的源極相耦接的單元。此第一行和第二行的單元全都與位線BL(0)聯(lián)結(jié)，并且分別被標(biāo)示為左(L)單元和右(R)單元。第二行的單元被標(biāo)示為202-R00至202-Rn0，并構(gòu)成了另一組存儲單元。因此，每一個單元202被標(biāo)示為[L]或[R]，以表明該單元是位于左行或右行，并且更進(jìn)一步標(biāo)示兩個數(shù)字，以表明與該單元聯(lián)結(jié)的字線和位線。由于上述的這兩行單元與位線BL(0)聯(lián)結(jié)，因而它們的第二個標(biāo)示數(shù)字為
。
單元202-L00至202-Ln0各自的漏極耦接在一起，并通過區(qū)塊選擇晶體管(block select transistor)204連接至位線BL(0)。同樣地，單元202-R00至202-Rn0各自的漏極耦接在一起，并通過區(qū)塊選擇晶體管206連接至位線BL(0)。這種分別與位線聯(lián)結(jié)的雙行存儲單元的配置方式重復(fù)遍及存儲器陣列102。因此如圖2所示，左行存儲單元202-L0m至202-Lnm各自的漏極耦接在一起，并通過區(qū)塊選擇晶體管208連接至位線BL(m)，另外相對應(yīng)的右行存儲單元202-R0m至202-Rnm各自的漏極耦接在一起，并通過區(qū)塊選擇晶體管210連接至位線BL(m)。
區(qū)塊選擇線(block select line)212與區(qū)塊選擇晶體管各自的柵極耦接，例如區(qū)塊選擇晶體管204和208，其在位線和每一存儲單元組的左行存儲單元之間耦接，以控制這些區(qū)塊選擇晶體管的操作。區(qū)塊選擇線214與區(qū)塊選擇晶體管各自的柵極耦接，例如區(qū)塊選擇晶體管206和210，其在位線和每一存儲單元組的右行存儲單元之間耦接，以控制這些區(qū)塊選擇晶體管的操作。
同時參照圖1，位線BL(0)-BL(m)與位線驅(qū)動電路108連接，此電路含有一或多個電荷泵電路110，由位線驅(qū)動電路108中附加的電路系統(tǒng)所控制。每一個電荷泵電路110產(chǎn)生相當(dāng)高的電壓，為操作快閃存儲單元所需，例如讀取、程序化或?qū)?、以及擦除的操作。依照同時被使用或被包含于驅(qū)動電路108中的邏輯(未顯示)，由電荷泵電路110產(chǎn)生的電壓可被選擇性地應(yīng)用在一或多條位線BL(0)-BL(m)。字線驅(qū)動電路112，用于作為尋址電路(addressing circuit)，可選擇性地施加電壓至WL(0)-WL(n)，并藉此在與被選擇的字線(WL)連接的存儲單元的柵極施加一偏壓。區(qū)塊選擇線(BSL)驅(qū)動電路114，藉由施加電位至例如區(qū)塊選擇線212或區(qū)塊選擇線214，來選擇存儲器陣列102中的行存儲單元。字線驅(qū)動電路112，區(qū)塊選擇線驅(qū)動電路114，以及位線驅(qū)動電路108，可以同時并選擇性地提供不同的電壓，分別至字線WL(0)-WL(n)，區(qū)塊選擇線212和214，以及位線BL(0)-BL(m)。每一組存儲單元中的存儲單元202的源極，耦接在一起連接至陣列源極線116。限流電路118在陣列源極線116和例如地的參考電壓間耦接。
參照圖2繼續(xù)描述存儲器裝置100的操作。在圖2中，單元202-L00為被選擇作程序化的存儲單元。藉由施加較高偏壓至區(qū)塊選擇線212、字線WL(0)和位線BL(0)，以及施加較低電壓至區(qū)塊選擇線214、未被選擇的字線WL(1)-WL(n)和未被選擇的位線BL(1)-BL(m)，來程序化被選擇的單元202-L00。這些偏壓可為，例如10伏特、6伏特、10伏特、0伏特、0伏特和0伏特，分別施加至WL(0)、BL(0)、線212、線214、WL(1)-WL(n)207和BL(1)-BL(m)。如圖1所示，施加于WL(0)-WL(n)，BL(0)-BL(m)，以及于區(qū)塊選擇線212和214的偏壓，分別例如由字線驅(qū)動電路112，位線驅(qū)動電路108(包含電荷泵電路110)以及區(qū)塊選擇線(BSL)驅(qū)動電路114所提供。在程序化期間，電位由字線WL(0)提供給被選擇的單元202-L00的柵極，以及和WL(0)連接的剩下未被選擇的存儲單元的柵極，以促進(jìn)電子注入被選擇的單元202-L00。
例如6伏特的偏壓自位線BL(0)，通過區(qū)塊選擇晶體管204施加于被選擇的單元202-L00的漏極，作為程序化單元202-L00所需的電壓之一。既然未被選擇的單元202-L10...202-Ln0各自的漏極，均與被選擇的單元202-L00的漏極連接，便全部以未被選擇的單元216來共同標(biāo)示，那些未被選擇的單元在它們各自的漏極也會接收到位線BL(0)的電壓。施加于未被選擇的存儲單元216各自漏極的位線電壓，增加了未被選擇的存儲單元216中每一單元的漏極至源極電壓(Vds)。在程序化期間，此漏極至源極電壓(Vds)的值足以增加未被選擇的單元216的關(guān)閉時的漏電流。但依據(jù)所述具體實施例，提供限流電路118，便可限制此漏電流的強(qiáng)度大小。如圖2所示，隨著漏極至源極電壓(Vds)的施加，未被選擇的存儲單元216中的每一單元產(chǎn)生關(guān)閉時漏電流I_off，其自漏極流入，并從每一個未被選擇的存儲單元216的源極流出。這些I_off電流的總和，以及流經(jīng)被選擇的單元202-L00的程序化電流，一起通過陣列源極線116接地，所以這些單元各自的源極是耦接在一起并連至陣列源極線116。因為限流電路118與陣列源極線116串聯(lián)，因而限制了I_off電流的總和，使其不超過所期望的預(yù)設(shè)值。結(jié)果，電荷泵電路110所需供應(yīng)以滿足I_off電流總和的電流量，便被限流電路118所限制。
圖3顯示限流電路118的具體實施例的示意圖，提供限流電路300。電路300含有限流元件302和金屬氧化物半導(dǎo)體(MOS)晶體管304，在陣列源極線116和地面之間串聯(lián)。MOS晶體管有三個端點(diǎn)，第一端點(diǎn)、第二端點(diǎn)和第三端點(diǎn)，可分別與源極、柵極和漏極相接。MOS晶體管304的方向為，其源極(S)與元件302耦接，漏極(D)與地面耦接。晶體管304的柵極G被耦接至接收源極使能信號(sourceenable signal)306。限流元件302有一固定的阻抗值，用來限制源極電流的總和在一預(yù)設(shè)值內(nèi)，如前所述。由于源極電流的總和被限制了，因此電荷泵電路110上的電壓輸出需求也被限制了。
在操作中，產(chǎn)生源極使能信號306與其它邏輯信號，控制存儲器裝置100的操作，選擇性地開或關(guān)晶體管304，以分別提供和阻礙源極至地面的電流路徑。舉例來說，使能信號306可以在VCC狀態(tài)，從而讓晶體管304打開。使能信號306也可以在0伏特狀態(tài)，從而讓晶體管304關(guān)閉。
圖4顯示限流電路118的另一具體實施例的示意圖，提供限流電路400。電路400含有MOS晶體管402，其源極(S)與陣列源極線116耦接，且其漏極(D)與地面耦接。晶體管402的柵極(G)耦接至接收偏壓V_bias。典型地，V_bias為一穩(wěn)定的參考電壓，以使晶體管402的柵極至源極電壓(Vgs)大致上不變，因此流經(jīng)晶體管402的最大電流可被限制在一固定值。
限流元件302也可包含晶體管402，其源極(S)與陣列源極線116相接，其柵極與偏壓V_bias耦接。但晶體管402的漏極(D)在此例中，可與晶體管304的源極(S)相接。
顯然，本領(lǐng)域技術(shù)人員所共知的是，在不脫離本發(fā)明的范圍或精神內(nèi)，可由所揭示的結(jié)構(gòu)和方法產(chǎn)生各種修飾及變形。對于本領(lǐng)域技術(shù)人員而言，將能夠藉由本發(fā)明揭示于此的說明及實施，輕易了解本發(fā)明的其它實施例。因而在此的說明及范例僅為示例性的，并不限制本發(fā)明，本發(fā)明的真正范圍及精神由所附權(quán)利要求范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體元件，包含存儲單元，含有控制柵極，源極和漏極；以及限流電路，與該源極耦接，該限流電路被配置以限制該漏極和該源極之間的電流不超過預(yù)設(shè)值，該電流反映在該控制柵極和該漏極分別施加第一和第二電壓所產(chǎn)生的結(jié)果。
2.如權(quán)利要求1所述的半導(dǎo)體元件，其中該存儲單元為電可擦除可編程只讀存儲器(EEPROM)單元。
3.如權(quán)利要求1所述的半導(dǎo)體元件，該限流電路更進(jìn)一步包含晶體管，其含有第一端點(diǎn)，第二端點(diǎn)和第三端點(diǎn)，其中該第一端點(diǎn)與該存儲單元的源極相接，并且該第三端點(diǎn)與參考電壓相接。
4.如權(quán)利要求3所述的半導(dǎo)體元件，其中該參考電壓為地。
5.如權(quán)利要求3所述的半導(dǎo)體元件，其中該第一端點(diǎn)包含該晶體管的源極，該第三端點(diǎn)包含該晶體管的漏極，并且該第二端點(diǎn)是該晶體管的柵極。
6.如權(quán)利要求5所述的半導(dǎo)體元件，其中穩(wěn)定偏壓施加在該晶體管的該第二端點(diǎn)。
7.如權(quán)利要求5所述的半導(dǎo)體元件，其中有預(yù)設(shè)值的偏壓選擇性地施加在該晶體管的該第二端點(diǎn)。
8.一種半導(dǎo)體元件，包含存儲單元陣列，以列與行的方式安排，每一個存儲單元含有源極，漏極和柵極；多條字線，每一條字線分別對應(yīng)該存儲單元中的一列，并且多個存儲單元的柵極分別對應(yīng)于該存儲單元中的一列，并且該存儲單元中的一列與其對應(yīng)的其中一條字線相連；多條位線，每一條位線分別對應(yīng)該存儲單元中的一行，并且多個存儲單元的漏極分別對應(yīng)于該存儲單元中的一行，并且該存儲單元中的一行與其對應(yīng)的其中一條位線相連；源極線，該存儲單元的源極耦接在一起并且連至該源極線，并且該源極線與參考電壓耦接；以及限流器，耦接至該源極線與該參考電壓之間。
9.如權(quán)利要求8所述的半導(dǎo)體元件，其中該存儲單元為快閃存儲單元，并且該半導(dǎo)體元件更進(jìn)一步包含位線驅(qū)動電路與該多條位線耦接，在讀取，寫入，和擦除的其中一個操作期間，產(chǎn)生偏壓施加在該多條位線的其中一條。
10.如權(quán)利要求9所述的半導(dǎo)體元件，其中該位線驅(qū)動電路包含電荷泵電路來產(chǎn)生該偏壓。
11.如權(quán)利要求10所述的半導(dǎo)體元件，更進(jìn)一步包含字線驅(qū)動電路，被組態(tài)以提供字線電壓至該多條字線的其中一條，其中一個被選擇的存儲單元與所述該多條字線的其中一條相連，并且該被選擇的存儲單元的漏極與所述該多條位線的其中一條相連，該位線驅(qū)動電路施加該偏壓至所述該多條位線的該其中一條，并且該存儲單元陣列中的多個其它存儲單元，分別在其各自的源極產(chǎn)生相對應(yīng)的漏電流，這些漏電流的總和被限流器所限制強(qiáng)度。
12.如權(quán)利要求8所述的半導(dǎo)體元件，更進(jìn)一步包含第一和第二選擇晶體管，其中該存儲單元中的一行為第一行，并且該多條位線的其中一條與該存儲單元中的該第一行的漏極耦接，為第一位線，以及該存儲單元中相對應(yīng)于第二行的存儲單元其各自的漏極耦接在一起，并且其各自的源極耦接在一起，該存儲單元中的該第二行各自的源極與該第一行存儲單元各自的源極耦接，該第一行存儲單元的漏極通過第一選擇晶體管與該第一位線耦接，并且該第二行存儲單元的漏極通過第二選擇晶體管與該第一位線耦接。
13.如權(quán)利要求12所述的半導(dǎo)體元件，其中該存儲單元為快閃存儲單元，該半導(dǎo)體元件更進(jìn)一步包含位線驅(qū)動電路，與該多條位線耦接，在讀取，寫入，和擦除的其中一個操作期間，產(chǎn)生偏壓施加在該多條位線的至少其中一條。
14.如權(quán)利要求13所述的半導(dǎo)體元件，其中該位線驅(qū)動電路包含電荷泵電路來產(chǎn)生該偏壓。
15.如權(quán)利要求14所述的半導(dǎo)體元件，更進(jìn)一步包含字線驅(qū)動電路，其產(chǎn)生一電壓施加在所述該多條字線的其中一條，該條字線與一個被選擇的存儲單元耦接；其中當(dāng)該位線驅(qū)動電路施加該偏壓至該與被選擇的存儲單元耦接的位線時，與被選擇存儲單元同行中至少一個存儲單元的源極個別產(chǎn)生一漏電流，此漏電流的強(qiáng)度被限流器所限制。
16.如權(quán)利要求8所述的半導(dǎo)體元件，其中該限流器包含限流元件。
17.如權(quán)利要求16所述的半導(dǎo)體元件，其中該限流元件包含電阻器。
18.如權(quán)利要求16所述的半導(dǎo)體元件，其中該限流器更進(jìn)一步包含晶體管與該限流元件串聯(lián)，該晶體管的柵極用來接收一信號將晶體管打開和關(guān)閉，并藉此分別提供和阻礙一電流路徑介于該源極線和該參考電壓之間。
19.如權(quán)利要求16所述的半導(dǎo)體元件，其中該限流元件包含MOS晶體管串聯(lián)在該源極線和該參考電壓之間，并且該柵極耦接接收一偏壓，使該MOS晶體管提供阻抗至該源極線的電流。
全文摘要
存儲單元陣列，例如電可擦除可編程只讀存儲器(EEPROM)閃存陣列，包含限流電路，限制在陣列操作時，例如在程序化操作期間，來自未被選擇的存儲單元的總漏電流。
文檔編號H01L27/115GK1897160SQ20051013709
公開日2007年1月17日 申請日期2005年12月23日 優(yōu)先權(quán)日2005年7月15日
發(fā)明者洪俊雄, 余傳英, 陳漢松, 郭乃萍, 林清淳, 張坤龍 申請人:旺宏電子股份有限公司