專利名稱：一種芯片設(shè)計(jì)方法及芯片裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片設(shè)計(jì)領(lǐng)域，尤其涉及一種芯片設(shè)計(jì)方法及芯片裝置。
背景技術(shù)：
電容是組成電路的一類(lèi)重要元件，其由兩個(gè)被絕緣介質(zhì)所隔開(kāi)的導(dǎo)體構(gòu)成，其容量的大小與導(dǎo)體的尺寸、形狀、間距及絕緣介質(zhì)的性質(zhì)有關(guān)，特別是間距越小，其容量越大。簡(jiǎn)單的說(shuō)，電容對(duì)信號(hào)所呈現(xiàn)的阻抗、信號(hào)的頻率及容量大小成反比。依據(jù)這個(gè)阻抗特性，在不同的電路組合下，電容可以起到儲(chǔ)能、隔直、濾波和耦合等不同的作用，因而得到極其廣泛的應(yīng)用。
隨著便攜式產(chǎn)品不斷涌現(xiàn)，如PDA、數(shù)碼相機(jī)、MP3等，便攜式產(chǎn)品競(jìng)爭(zhēng)逐漸加強(qiáng)，導(dǎo)致廠商不斷增加產(chǎn)品功能，以吸引更多消費(fèi)者的注意。但是消費(fèi)者逐漸發(fā)現(xiàn)，若采用傳統(tǒng)的干電池供電，會(huì)受到電池容量的限制，因此便攜式產(chǎn)品使用時(shí)間和待機(jī)時(shí)間過(guò)短，電池頻繁更換，已不能滿足用戶的需要。電源供電及管理方案成為困擾設(shè)計(jì)師的一個(gè)重要問(wèn)題。在眾多可選的供電方案中，二次鋰離子電池由于高能量密度、高輸出功率、可快速充電、以及重量輕、體積小和無(wú)污染等特性受到了電源設(shè)計(jì)工程師的青睞。同時(shí)，近來(lái)鋰離子電池的價(jià)格迅速下降，在便攜式產(chǎn)品中已成為主流的供電產(chǎn)品。對(duì)于鋰電池，能量的密集區(qū)域在3.6V，但通?？蛻舫鲇诔浞掷秒姵啬芰康目紤]，希望利用鋰電池工作電壓范圍為3.0V～4.2V。當(dāng)然由于產(chǎn)品的不同，設(shè)計(jì)的不同會(huì)造成所需輸出電壓的不同，一般在2.7V～3.3V之間，甚至?xí)椭?.8V(如數(shù)碼相機(jī))，因此對(duì)鋰電降壓/穩(wěn)壓器件產(chǎn)生了需求。另外，便攜式產(chǎn)品由于功能增加，其供電電流有逐漸增大趨勢(shì)。目前產(chǎn)品供電電流已經(jīng)達(dá)到100～500mA甚至更高，如何提高供電效率日益成為電源設(shè)計(jì)師們需要考慮的問(wèn)題。傳統(tǒng)三端穩(wěn)壓降壓器件，因?yàn)槠涠藟哼^(guò)高(大于2.5V)，大量的能量被耗散在穩(wěn)壓器件上，而被排除在外。目前設(shè)計(jì)師在實(shí)際電源管理電路中通常會(huì)使用兩類(lèi)降壓器件LDO(低壓差穩(wěn)壓器)和DC-DC開(kāi)關(guān)式降壓器。而在這兩類(lèi)降壓電路中均會(huì)使用芯片外接電容以實(shí)現(xiàn)快速的電壓跟隨，保證電壓穩(wěn)定，提供電源濾波及消除電壓波動(dòng)干擾的功能。如圖1所示，為業(yè)界電源穩(wěn)壓模塊芯片及外圍電路示意圖。
參見(jiàn)圖2，是利用電容接地進(jìn)行濾波的又一例子。在汽車(chē)等應(yīng)用環(huán)境惡劣的條件下實(shí)現(xiàn)旋轉(zhuǎn)體的速度測(cè)量具有一定挑戰(zhàn)性，需要在考慮輻射干擾、電磁干擾和傳導(dǎo)干擾等因素的同時(shí)，確保測(cè)量的可靠性和測(cè)量精度。圖2所示的TLE 4921-3U芯片，是一款用于對(duì)旋轉(zhuǎn)體的速度進(jìn)行測(cè)量的芯片，其上集成了兩個(gè)霍爾傳感器、一個(gè)差分放大器以及評(píng)估電路。在進(jìn)行該電路設(shè)計(jì)時(shí)，為了進(jìn)一步減小干擾影響，芯片外部設(shè)置一個(gè)接地的電容CF對(duì)測(cè)量信號(hào)進(jìn)行動(dòng)態(tài)處理。為了降低輻射干擾，濾波電容CF和GND管腳之間的連線要盡可能短。
在現(xiàn)有的芯片設(shè)計(jì)中經(jīng)常利用電容的濾波功能以消除干擾，如上面兩個(gè)例子所述的在芯片外配置電容以接地進(jìn)而消除干擾等。但是，這種芯片設(shè)計(jì)方法需要在芯片外部增加一個(gè)大的濾波電容，導(dǎo)致系統(tǒng)設(shè)計(jì)廠商的成本增加。同時(shí)，這種設(shè)計(jì)方法增加了芯片管腳數(shù)量，導(dǎo)致芯片尺寸的增加和成本增加。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種芯片設(shè)計(jì)方法和芯片裝置，克服了現(xiàn)有技術(shù)的不足，以簡(jiǎn)化系統(tǒng)廠商設(shè)計(jì)復(fù)雜度，降低成本。
通過(guò)本發(fā)明還可以減少芯片外圍管腳數(shù)量，減少芯片尺寸及成本。
本發(fā)明公開(kāi)一種芯片設(shè)計(jì)方法，調(diào)整寄生電容容值以匹配芯片所需的濾波電容的電容值，且該寄生電容一端接于芯片封裝引腳的接地端，另一端接電源。
所述的寄生電容是由兩個(gè)被絕緣體介質(zhì)分隔開(kāi)的導(dǎo)體產(chǎn)生。
通過(guò)調(diào)整芯片內(nèi)部電路產(chǎn)生的寄生電容以匹配芯片所需的濾波電容的電容值。
通過(guò)調(diào)整芯片內(nèi)部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容進(jìn)行容值匹配。
通過(guò)調(diào)整芯片內(nèi)部電路中的局部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容進(jìn)行容值匹配。
通過(guò)調(diào)整芯片內(nèi)部電路中的局部電路中產(chǎn)生的寄生電容進(jìn)行容值匹配。
先獲取利用仿真工具測(cè)量的電路中某一局部電路的寄生電容，將該寄生電容同所需的濾波電容的容值進(jìn)行比較，確定差值后，加入電路中的其他元件或者其他電路模塊進(jìn)行匹配，或加入不影響電路性能的元件進(jìn)行容值匹配。
通過(guò)調(diào)整芯片的IC制程，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需的濾波電容的電容值匹配。
調(diào)整芯片的介質(zhì)，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需濾波電容的電容值匹配。
調(diào)整芯片的材料屬性，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需濾波電容的電容值匹配。
通過(guò)調(diào)整PCB板自帶的寄生電容容值以匹配芯片所需濾波電容的電容值，并將該寄生電容一端接于封裝引腳的接地端，另一端接電源。
通過(guò)調(diào)整PCB板上過(guò)孔的參數(shù)使該P(yáng)CB板自帶的寄生電容容值同芯片所需濾波電容的容值匹配。
通過(guò)調(diào)整PCB板上走線參數(shù)使該P(yáng)CB板自帶的寄生電容容值同芯片所需濾波電容的容值匹配。
所述芯片為電源穩(wěn)壓芯片。
所述芯片為對(duì)旋轉(zhuǎn)體的速度進(jìn)行測(cè)量的芯片。
本發(fā)明還公開(kāi)一種芯片裝置，所述芯片裝置內(nèi)含寄生電容的一端接電源，另一端接接地引腳，該寄生電容的容值同芯片所需濾波電容的電容值匹配。
所述寄生電容是由芯片內(nèi)部電路產(chǎn)生的。
所述寄生電容是由芯片內(nèi)部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生。
所述寄生電容是由芯片內(nèi)部電路中的局部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容。
兩個(gè)被絕緣介質(zhì)分隔開(kāi)的導(dǎo)體這種結(jié)構(gòu)在具體電路中幾乎是無(wú)所不在，這就是與做成集中元件形式的電容相區(qū)別的“寄生電容”。隨著電路微型化的進(jìn)展，導(dǎo)體間的間距越來(lái)越小，寄生電容的容量也越來(lái)越大，這已經(jīng)是IC設(shè)計(jì)領(lǐng)域不得不認(rèn)真對(duì)待的問(wèn)題。一般的電路設(shè)計(jì)原則，主要是考慮如何配置電容元件，以及如何克服寄生電容帶來(lái)的不利影響。
而本發(fā)明巧妙的利用傳統(tǒng)意義上有危害的寄生電容，提出如何利用寄生電容的構(gòu)想。通過(guò)調(diào)整寄生電容以匹配芯片所需的濾波電容的容值，從而取代了本來(lái)必須外加的濾波電容，簡(jiǎn)化了系統(tǒng)廠商設(shè)計(jì)復(fù)雜度，降低了生產(chǎn)成本。本發(fā)明同時(shí)減少了芯片管腳數(shù)量，降低了芯片尺寸及成本。本發(fā)明利用PCB板自帶寄生電容進(jìn)行容值匹配時(shí)，減少了電路板所需的電容空間，減少了PCB板的尺寸及成本。


圖1為背景技術(shù)1示意圖；圖2為電容接地進(jìn)行濾波的又一背景技術(shù)示意圖；圖3為二極管產(chǎn)生寄生電容電路示意圖；圖4為本發(fā)明電路示意圖；圖5為本發(fā)明利用二極管寄生電容進(jìn)行匹配電路示意圖；圖6為本發(fā)明利用三極管寄生電容進(jìn)行匹配示意圖；圖7為本發(fā)明利用電感寄生電容進(jìn)行匹配示意圖；圖8為本發(fā)明利用組合電路元件寄生電容進(jìn)行匹配示意圖；圖9為本發(fā)明利用IGBT管產(chǎn)生寄生電容示意圖；圖10為本發(fā)明利用IC制程產(chǎn)生的寄生電容進(jìn)行匹配示意圖；圖11為圖10的剖視圖；圖12為本發(fā)明利用PCB板導(dǎo)線產(chǎn)生的寄生電容進(jìn)行匹配示意圖。
具體實(shí)施例方式
組成電路模型的許多元件都帶有寄生電容，如二極管、三極管、MOS管及電感等。以二極管為例，如圖3所示，圖3(a)為電路模型，其中D0為理想二極管，Lp為引線電感，Cp為結(jié)電容，Rp為并聯(lián)電阻(高阻值)，Rs為引線電阻。如圖3(b)所示，將電容C和電阻R串聯(lián)后并聯(lián)到功率二極管D上。二極管反向關(guān)斷時(shí)，寄生電感中的能量對(duì)寄生電容充電，同時(shí)還通過(guò)緩沖電阻R對(duì)緩沖電容C充電。在同樣能量的情況下，緩沖電容越大，其上的電壓就越??；當(dāng)二極管正向?qū)〞r(shí)，C通過(guò)R放電，能量絕大部分在R上消耗。
在一個(gè)電路中，比如使用傳感器的電路中，連接傳感器與電子線路的引線電纜電容、電子線路的雜散電容以及傳感器內(nèi)極板與周?chē)鷮?dǎo)體構(gòu)成的電容等都構(gòu)成寄生電容。在一個(gè)電路中，靠近放置的兩條平行走線也會(huì)引起寄生電容。同樣的，每一個(gè)硅芯片會(huì)因?yàn)镮C制程、介質(zhì)、材料屬性，以及晶體管數(shù)量的不同，會(huì)產(chǎn)生不同的寄生電容值。傳統(tǒng)意義上，元件的寄生電容會(huì)影響元件本身的電學(xué)性能。在電路中的寄生電容會(huì)產(chǎn)生干擾，延長(zhǎng)信號(hào)的上升時(shí)間，降低電路的速度，影響電路工作的穩(wěn)定，更嚴(yán)重的會(huì)使電路不能正常工作。而芯片制造工藝過(guò)程中產(chǎn)生的各種寄生電容也會(huì)使芯片的各項(xiàng)指標(biāo)參數(shù)偏離正常水平。所以，業(yè)界慣用的做法是盡量減小寄生電容，以消除其對(duì)電路元件、電路及芯片的影響。
本發(fā)明巧妙的利用傳統(tǒng)意義上有危害的寄生電容，通過(guò)調(diào)整寄生電容以匹配芯片所需的濾波電容的容值，并將該寄生電容一端接于芯片封裝引腳的接地端，另一端接電源，進(jìn)而取代現(xiàn)有技術(shù)中芯片必須外帶的濾波電容進(jìn)而實(shí)現(xiàn)電容芯片內(nèi)部集成。
本發(fā)明還提供一種芯片裝置，所述芯片內(nèi)含有一端接電源，另一端接于封裝引腳的接地端的寄生電容，該寄生電容的容值同芯片所需的濾波電容的電容值匹配。本發(fā)明的這種芯片裝置減少了芯片外圍管腳數(shù)理、尺寸小且成本低。
本發(fā)明可以用于多種芯片的設(shè)計(jì)中，如背景技術(shù)所述的音頻處理芯片及對(duì)旋轉(zhuǎn)體的速度進(jìn)行測(cè)量的芯片等等。下面以電源穩(wěn)壓電路為例，如圖4所示。在手機(jī)設(shè)計(jì)中，音頻處理芯片一般供電分為3種，VDD、VDDA及VDDIO。其中，VDD電壓范圍為2.65至3.3伏，VDDA電壓范圍為2.65至4.5伏，VDDIO電壓范圍為1.65-VDD核心芯片內(nèi)部電壓為1.8伏。這種電壓要求需要在進(jìn)行設(shè)計(jì)中采用降壓處理，將輸入電壓從2.6至3.3伏的供電穩(wěn)壓到1.8伏。在傳統(tǒng)的設(shè)計(jì)中，該芯片會(huì)專門(mén)設(shè)置一外圍管腳，該管腳接一接地電容，而該接地電容的容值一般為10μF-100μF。而通過(guò)本發(fā)明，調(diào)整芯片內(nèi)部自帶的寄生電容，將其與該接地電容進(jìn)行容值匹配，并將該等效的寄生電容接地，進(jìn)而取代該外部接地電容。
如圖5所示，利用電源穩(wěn)壓模塊中的二極管，計(jì)算二極管的寄生電容值，進(jìn)而確定需要多少個(gè)二極管與該外部接地電容匹配。二極管的寄生電容值如何計(jì)算，屬于現(xiàn)有技術(shù)，在此不再進(jìn)行過(guò)多的描述。如外部接地電容的容值為30μF，假設(shè)一個(gè)二極管的寄生電容容值是10μF，這時(shí)，將三個(gè)二極管的寄生電容并連，進(jìn)而實(shí)現(xiàn)匹配。且將這三個(gè)二極管的寄生電容并連產(chǎn)生的等效電容接地。
當(dāng)然，也可以選中電源穩(wěn)壓模塊中的三極管的寄生電容進(jìn)行匹配，其示意電路如圖6所示。還可以選中電感、MOS管或者其他可以產(chǎn)生寄生電容的元件進(jìn)行匹配，其示意電路如圖7所示。當(dāng)然，還可以是上述元件的組合。其示意電路如圖8所示。
如果該芯片的電路中還含有IGBT管，也可能通過(guò)IGBT管的寄生電容來(lái)實(shí)現(xiàn)本發(fā)明。IGBT管產(chǎn)生的寄生電容值如圖9所示，圖9顯示了三個(gè)主要的IGBT寄生電容。集電極到發(fā)射極電容C，集電極到柵極電容C和柵極到發(fā)射極電容CGE。其中輸出電容，COES＝CCE+CGC(CGE短路)輸入電容，CIES＝CGC+CGE(CCE短路)反向傳輸電容，CRES＝CGC通過(guò)計(jì)算每個(gè)IGBT管的寄生電容，確定需要有多少個(gè)IGBT管匹配，例如需要3個(gè)，將這3個(gè)IGBT管形成的等效電容接地。
上述元件的寄生電容或電路模塊的寄生電容可以根據(jù)電路特性計(jì)算，也可以通過(guò)EDA工具進(jìn)行測(cè)量。業(yè)界一般通過(guò)寄生電容/阻抗提取類(lèi)工具進(jìn)行測(cè)量，如，利用美國(guó)Silvaco International公司的DISCOVERY工具、美國(guó)Aspec Technology公司的SWIM/InterCal工具等。還可以利用HSPICE仿真工具將電路轉(zhuǎn)為由電阻、電容、電感等基本元件組成的仿真模型進(jìn)行估算。在進(jìn)行電容容值匹配的時(shí)候，可以僅取電源穩(wěn)壓模塊的部分電路，利用仿真工具測(cè)量該部分電路上的寄生電容，再根據(jù)該寄生電容同需要外接的接地電容的容量進(jìn)行比較，確定差值后，通過(guò)加入電路中的其他元件或者其他電路模塊的方式進(jìn)行匹配。也可以通過(guò)在電路中加入不影響性能的二極管等元件進(jìn)行容值匹配。
在芯片制造過(guò)程中，IC制程、介質(zhì)、材料屬性，以及晶體管數(shù)量的不同，會(huì)使硅芯片產(chǎn)生不同的寄生電容值。同樣，可以通過(guò)調(diào)整IC制程、介質(zhì)、材料屬性來(lái)改變?cè)撔酒瑑?nèi)部或者部分電路中產(chǎn)生的寄生電容，進(jìn)而進(jìn)行電容容值的匹配。如圖10及11所示，其分別表示本發(fā)明一種信號(hào)傳輸結(jié)構(gòu)。其適用于一線路板的俯視示意圖以及I-I線的剖面示意圖。信號(hào)傳輸結(jié)構(gòu)210適用于一線路板，例如為一印刷電路板或一封裝基板，信號(hào)傳輸結(jié)構(gòu)210至少具有一參考平面220以及二信號(hào)導(dǎo)線230、240。其中，二信號(hào)導(dǎo)線230、240位于參考平面220的同一側(cè)，而二信號(hào)導(dǎo)線230、240例如共平面，且兩者與參考平面220不共平面。此外，參考平面220例如為電源平面或接地平面，且部分參考平面220因鉆孔或切割而造成一非參考區(qū)域222，例如一非參考區(qū)域開(kāi)口。此外，二信號(hào)導(dǎo)線230、240分別具有一突出部分232、242，該二突出部分232、242對(duì)應(yīng)突出于二信號(hào)導(dǎo)線230、240的側(cè)緣，并分別位于二信號(hào)導(dǎo)線230、240相對(duì)遠(yuǎn)離的側(cè)緣上。因而，當(dāng)信號(hào)在二信號(hào)導(dǎo)線230、240上傳遞時(shí)，在該二突出232部分、242與參考平面220產(chǎn)生寄生電容效應(yīng)。通過(guò)改變二突出232部分、242，即可改變寄生電容。利用加寬設(shè)計(jì)二突出232部分、242，可以提高信號(hào)導(dǎo)線230、240與參考平面220之間的寄生電容。故通過(guò)IC制程的改變，也可以改變電源穩(wěn)壓模塊內(nèi)的寄生電容，進(jìn)行容值匹配。在芯片封裝中互連材料的選用，比如考慮不同種類(lèi)的凸點(diǎn)等也會(huì)產(chǎn)生不同的寄生電容。也可以利用現(xiàn)有技術(shù)中通過(guò)改變介質(zhì)、材料屬性的方式改變電源穩(wěn)壓模塊內(nèi)的寄生電容，以實(shí)現(xiàn)容值匹配，如低介電材料的利用等，在此不在多述。
前面描述的實(shí)施例主要集中在利用芯片內(nèi)部可能產(chǎn)生的寄生電容進(jìn)行容值匹配，通過(guò)調(diào)整寄生電容以匹配芯片所需的接地濾波電容的電容值進(jìn)而實(shí)現(xiàn)電容芯片內(nèi)部集成。
做為本發(fā)明的另一類(lèi)實(shí)施方式，在芯片安裝于PCB板后，可以利用PCB板上產(chǎn)生的寄生電容替代芯片外帶的接地的濾波電容，進(jìn)行容值匹配，以簡(jiǎn)化系統(tǒng)廠商設(shè)計(jì)復(fù)雜度，降低成本，減少芯片外圍管腳數(shù)量及尺寸和成本。
如PCB板上的過(guò)孔會(huì)產(chǎn)生寄生電容。過(guò)孔是多層PCB的重要組成部分之一。從芯片設(shè)計(jì)的角度來(lái)看，一個(gè)過(guò)孔主要由兩部分組成，一是中間的鉆孔，二是鉆孔周?chē)暮副P(pán)區(qū)，這兩部分的尺寸決定了過(guò)孔的大小。過(guò)孔越小，其自身的寄生電容也越小，但孔尺寸的減小同時(shí)帶來(lái)了成本的增加。而在本發(fā)明中，對(duì)孔的選擇可以依據(jù)需要過(guò)孔產(chǎn)生的寄生電容同外接地的電容容值匹配、鉆孔成本、鉆孔工藝及加工時(shí)間多因素考慮。過(guò)孔本身存在著對(duì)地的寄生電容，如果已知過(guò)孔在鋪地層上的隔離直徑為D2，過(guò)孔焊盤(pán)的直徑為D1，PCB板的厚度為T(mén)，板基材介電常數(shù)為E，則過(guò)孔的寄生電容大小近似于C＝1.41ETD1/(D2-D1)。通過(guò)改變影響過(guò)孔寄生電容的參數(shù)進(jìn)行容值匹配。
同樣，電路板上的走線、焊盤(pán)會(huì)產(chǎn)生寄生電容。如圖12所示，在PCB上布兩條靠近的走線，很容易產(chǎn)生寄生電容。該寄生電容值是c=w·L·e0·erdpF.]]>其中，W是PCB走線的厚度，L是PCB走線的長(zhǎng)度，d是兩條PCB走線之間的距離，e0是空氣的介電常數(shù)，ef是基板的相對(duì)介電常數(shù)，1=cdVdt(A).]]>通過(guò)改變走線上述公式中的寄生電容容值的參數(shù)，也可以實(shí)現(xiàn)寄生電容的容值匹配。
在本發(fā)明中，為了實(shí)現(xiàn)寄生電容的容值同芯片接地所需的濾波電容的容值匹配，可以綜合考慮上述各種因素，以調(diào)整芯片產(chǎn)生的寄生電容或PCB板產(chǎn)生的寄生電容，使其達(dá)到想要的容值。如在測(cè)量完電源穩(wěn)壓模塊內(nèi)部的電路的寄生電容后，再將該寄生電容同需要外接的接地電容的容量進(jìn)行比較，確定差值后，通過(guò)調(diào)整IC制程、介質(zhì)、材料屬性以進(jìn)行容值補(bǔ)償，進(jìn)而得到等效的電容，將該電容接地，以實(shí)現(xiàn)濾波，消除電壓波動(dòng)干擾。也可以改變PCB板上的孔及電路板上的走線以調(diào)整PCB板上或者部分PCB板產(chǎn)生的寄生電容，將其一端接電源，一端接于封裝引腳的接地端，從而實(shí)現(xiàn)芯片所需的濾波電容的容值匹配。
而本發(fā)明所述的利用寄生電容來(lái)實(shí)現(xiàn)芯片內(nèi)部集成電容設(shè)計(jì)的技術(shù)方案不僅可以用于電源穩(wěn)壓模塊。還可以用于各種通過(guò)濾波電容接地，從而實(shí)現(xiàn)濾波作用，并消除電壓波動(dòng)干擾的場(chǎng)合。如用于對(duì)旋轉(zhuǎn)體的速度進(jìn)行測(cè)量的芯片等等。
以上介紹的僅僅是基于本發(fā)明的幾個(gè)較佳實(shí)施例，并不能以此來(lái)限定本發(fā)明的范圍。任何對(duì)本發(fā)明的裝置作本技術(shù)領(lǐng)域內(nèi)熟知的部件的替換、組合、分立，以及對(duì)本發(fā)明實(shí)施步驟作本技術(shù)領(lǐng)域內(nèi)熟知的等同改變或替換均不超出本發(fā)明的揭露以及保護(hù)范圍。
權(quán)利要求
1.一種芯片設(shè)計(jì)方法，其特征在于調(diào)整寄生電容容值以匹配芯片所需濾波電容的電容值，且該寄生電容一端接于芯片封裝引腳的接地端，另一端接電源。
2.如權(quán)利要求1所述的方法，其特征在于所述的寄生電容是由兩個(gè)被絕緣體介質(zhì)分隔開(kāi)的導(dǎo)體產(chǎn)生。
3.如權(quán)利要求1所述的方法，其特征在于調(diào)整芯片內(nèi)部電路產(chǎn)生的寄生電容以匹配芯片所需濾波電容的電容值。
4.如權(quán)利要求3所述的方法，其特征在于調(diào)整芯片內(nèi)部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容進(jìn)行容值匹配。
5.如權(quán)利要求3所述的方法，其特征在于調(diào)整芯片內(nèi)部電路中的局部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容進(jìn)行容值匹配。
6.如權(quán)利要求3所述的方法，其特征在于調(diào)整芯片內(nèi)部電路中的局部電路產(chǎn)生的寄生電容進(jìn)行容值匹配。
7.如權(quán)利要求6所述的方法，其特征在于先獲取利用仿真工具測(cè)量的電路中某一局部電路的寄生電容，將該寄生電容同所需的濾波電容的容值進(jìn)行比較，確定差值后，加入電路中的其他元件或者其他電路模塊進(jìn)行匹配，或加入不影響電路性能的元件進(jìn)行容值匹配。
8.如權(quán)利要求1所述的方法，其特征在于通過(guò)調(diào)整芯片的IC制程，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需濾波電容的電容值匹配。
9.如權(quán)利要求1所述的方法，其特征在于調(diào)整芯片的介質(zhì)，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需濾波電容的電容值匹配。
10.如權(quán)利要求1所述的方法，其特征在于調(diào)整芯片的材料屬性，使芯片內(nèi)部產(chǎn)生的寄生電容同芯片所需濾波電容的電容值匹配。
11.如權(quán)利要求1所述的方法，其特征在于通過(guò)調(diào)整PCB板自帶的寄生電容容值以匹配芯片所需濾波電容的電容值，并將該寄生電容一端接于封裝引腳的接地端，另一端接電源。
12.如權(quán)利要求11所述的方法，其特征在于通過(guò)調(diào)整PCB板上過(guò)孔的參數(shù)使該P(yáng)CB板自帶的寄生電容容值同芯片所需濾波電容的容值匹配。
13.如權(quán)利要求11所述的方法，其特征在于通過(guò)調(diào)整PCB板上的走線參數(shù)使該P(yáng)CB板自帶的寄生電容容值同芯片所需濾波電容的電容值匹配。
14.如權(quán)利要求1所述的方法，其特征在于所述芯片為電源穩(wěn)壓芯片。
15.如權(quán)利要求1所述的方法，其特征在于所述芯片為對(duì)旋轉(zhuǎn)體的速度進(jìn)行測(cè)量的芯片。
16.一種芯片裝置，其特征在于所述芯片裝置內(nèi)含寄生電容的一端接電源，另一端接接地引腳，該寄生電容的容值同芯片所需濾波電容的電容值匹配。
17.如權(quán)利要求16所述的芯片裝置，其特征在于所述寄生電容是由芯片內(nèi)部電路產(chǎn)生的。
18.如權(quán)利要求17所述的芯片裝置，其特征在于所述寄生電容是由芯片內(nèi)部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生。
19.如權(quán)利要求17所述的芯片裝置，其特征在于所述寄生電容是由芯片內(nèi)部電路中的局部電路中的二極管元件、三極管元件、場(chǎng)效應(yīng)感元件、電感元件或者其組合產(chǎn)生的寄生電容。
全文摘要
本發(fā)明提供一種芯片設(shè)計(jì)方法，通過(guò)調(diào)整寄生電容容值以匹配芯片所需濾波電容的電容值，且該寄生電容一端接于芯片封裝引腳的接地端，另一端接電源。通過(guò)本發(fā)明簡(jiǎn)化系統(tǒng)廠商了設(shè)計(jì)復(fù)雜度且降低了成本。本發(fā)明還提供一種芯片裝置，所述芯片裝置內(nèi)含有一端接電源，另一端接于封裝引腳的接地端的寄生電容，該寄生電容的容值同芯片所需的濾波電容的電容值匹配。本發(fā)明的該種芯片裝置減少了芯片外圍管腳數(shù)理、尺寸小且成本低。
文檔編號(hào)H01L27/02GK1832133SQ200510137070
公開(kāi)日2006年9月13日 申請(qǐng)日期2005年12月20日 優(yōu)先權(quán)日2005年12月20日
發(fā)明者沈方, 宋戈, 麥克·方 申請(qǐng)人:方泰開(kāi)曼公司