專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，具體地說，涉及一種具有溝槽柵型MOS晶體管的半導(dǎo)體器件的制造方法。
背景技術(shù)：
近年來，在使動態(tài)隨機(jī)存取存儲器(DRAM)單元小型化時，不可避免地會縮短單元陣列(下稱“單元晶體管”)的存取晶體管的柵極長度。不過，存在柵極長度越短，晶體管的短溝槽效應(yīng)越明顯的問題；從而，晶體管閾值電壓(Vth)下降，閾下電流增大。另外，在襯底中雜質(zhì)的濃度增加，從而抑制Vth下降的情況下，具有DRAM中刷新特性的降低變嚴(yán)重的問題，這是因?yàn)榻Y(jié)泄漏增大。

發(fā)明內(nèi)容
為了避免發(fā)生這個問題，被稱作溝槽柵型晶體管(也稱作存取溝道晶體管)的部件引起了人們的注意。其中，將柵極嵌入硅襯底上形成的溝槽內(nèi)(參照日本專利申請未審公開No.9-232535，2002-261256和2003-78033)。根據(jù)溝槽柵型晶體管，可以物理的方式并且是充分地保證有效的溝道長度(柵長度)，以實(shí)現(xiàn)F數(shù)為90nm或更小的微小DRAM。
具有已知溝槽柵型單元晶體管的DRAM的制造方法如下。首先，如圖16中所示，在P型硅襯底201上形成元件隔離區(qū)域202，如淺溝槽隔離(STI)之后，在P型硅襯底201上形成保護(hù)性絕緣膜203。然后，經(jīng)過對保護(hù)性絕緣膜構(gòu)圖；此后，使用保護(hù)性絕緣膜203作為掩模，使P型硅襯底201受到干蝕刻，從而如圖17中所示，在將要形成柵極的預(yù)定區(qū)域處形成溝槽(柵溝槽)204。
接下來，如圖18中所示，除去保護(hù)性絕緣膜203；并且，通過在P型硅襯底201上實(shí)行熱氧化，在包含柵溝槽204內(nèi)部在內(nèi)的整個硅襯底201的表面上，形成二氧化硅薄膜。這樣就產(chǎn)生在柵溝槽204的內(nèi)壁中形成柵絕緣膜205這樣一種狀態(tài)。之后，如圖19中所示，相繼形成多晶硅(Poly-Si)薄膜206和硅化物薄膜207；并使用光刻膠作為掩模，除將要成為柵極的部分之外，對多晶硅薄膜206和硅化物薄膜207進(jìn)行構(gòu)圖，從而完成圖20中所示的溝槽柵極209。此后，如圖21中所示，通過離子注入，將磷(P)引入柵極209的兩側(cè)，形成N型擴(kuò)散層210，N型擴(kuò)散層將要成為晶體管的源/漏區(qū)；從而完成溝槽柵型單元晶體管。另外，盡管圖中未示出，不過使用常規(guī)方法將各種布線和單元電容層疊，以完成DRAM。
不過，上述的公知制造方法具有以下問題。如圖22中所示，在由于光刻膠導(dǎo)致掩模圖案211相對于柵溝槽204發(fā)生位置偏離的情況下，如圖23中所示那樣，會形成裂縫區(qū)域212和偏移區(qū)域213。裂縫區(qū)域212是柵極209的側(cè)壁與柵溝槽204的內(nèi)壁之間的間隙，而偏移區(qū)域213是N型擴(kuò)散層210與柵溝槽204之間的間隙。裂縫區(qū)域212導(dǎo)致結(jié)泄漏增大，偏移區(qū)域213對于源區(qū)與漏區(qū)之間的電學(xué)特性具有負(fù)面影響；從而在形成單晶晶體管時具有單元晶體管的特性下降的問題。
發(fā)明內(nèi)容為了解決上述問題而提出本發(fā)明。于是，本發(fā)明的目的在于提供一種具有良好特性的溝槽柵型晶體管的半導(dǎo)體器件制造方法。
可以通過一種制造半導(dǎo)體器件的方法實(shí)現(xiàn)本發(fā)明的上述以及其他目的。所述方法包括第一步，在半導(dǎo)體襯底上形成保護(hù)性絕緣膜；第二步，在所述保護(hù)性絕緣膜中形成預(yù)定圖案的開口；第三步，使用所述保護(hù)性絕緣膜作為掩模，在所述半導(dǎo)體襯底上形成柵溝槽；第四步，通過將電極材料嵌入所述柵溝槽內(nèi)和所述開口內(nèi)，形成柵極；第五步，除去所述保護(hù)性絕緣膜。
按照本發(fā)明，由于在形成柵極時使用保護(hù)性絕緣膜作為掩模，相對于柵溝槽自對準(zhǔn)地形成柵極，在形成柵溝槽時使用保護(hù)性絕緣膜作為掩模，在柵極位置不會發(fā)生偏離；從而，不會形成裂縫區(qū)域和/或偏移區(qū)域。于是，能夠制造出具有良好性質(zhì)的溝槽柵型晶體管的半導(dǎo)體器件。
按照本發(fā)明的優(yōu)選實(shí)施例，所述第四步包括在所述保護(hù)性絕緣膜上和所述柵溝槽內(nèi)沉積所述電極材料的電極材料膜沉積步驟；以及除去所述保護(hù)性絕緣膜上不需要部分的電極材料的步驟。在裝置情況下，所述電極材料膜沉積步驟最好包括使多晶硅膜完全嵌入所述柵溝槽內(nèi)的步驟；以及在所述半導(dǎo)體襯底的整個表面上形成高熔點(diǎn)金屬膜之后，通過熱退火對所述多晶硅膜的表面實(shí)行硅化的步驟。由此，可減小溝槽柵極的電阻。
按照本發(fā)明的另一優(yōu)選實(shí)施例，所述電極材料膜沉積步驟包括在具有所述多晶硅膜的所述柵溝槽內(nèi)部形成凹入部分的步驟；以及在具有所述多晶硅膜的所述凹入部分中形成硅化膜的步驟。由此，可進(jìn)一步減小溝槽柵極的電阻。
按照本發(fā)明的另一優(yōu)選實(shí)施例，所述電極材料膜沉積步驟包括在具有所述多晶硅膜的所述柵溝槽內(nèi)形成凹入部分的步驟；以及在具有所述多晶硅膜的所述凹入部分中形成高熔點(diǎn)金屬膜的步驟。由此，還能進(jìn)一步減小溝槽柵極的電阻。
所述的保護(hù)性絕緣膜最好是氮化硅薄膜。由此，在除去保護(hù)性絕緣膜上面形成柵極材料時，可使用CMP，并且在通過CMP進(jìn)行拋光時，可使用保護(hù)性絕緣膜作為阻止器(stopper)。
本發(fā)明最好還包括使所述柵極氧化的第六步。由此，可以有效地保證溝槽柵極的介電強(qiáng)度電壓。
按照本發(fā)明，由于形成柵極時使用保護(hù)性絕緣膜作為掩模圖案，相對于柵溝槽自對準(zhǔn)地形成柵極，因而，在形成柵溝槽時使用保護(hù)性絕緣膜作為掩模，在柵極位置不會發(fā)生偏離；從而，不會形成裂縫區(qū)域和/或偏移區(qū)域。因此，能夠制造出具有良好特性的溝槽柵型晶體管的半導(dǎo)體器件。


通過以下參照附圖對本發(fā)明的詳細(xì)描述，將使本發(fā)明的上述和其他目的、特征及優(yōu)點(diǎn)變得更為顯而易見，其中圖1是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成元件隔離區(qū)和保護(hù)性絕緣膜的步驟)的示意剖面圖；所示表示圖2是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成開口的步驟)的示意剖面圖；圖3是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成柵溝槽步驟)的示意剖面圖；圖4是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成柵氧化膜的步驟)的示意剖面圖；圖5是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成多晶硅膜的步驟)的示意剖面圖；圖6是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(通過CMP方法除去多晶硅膜的步驟)的示意剖面圖；圖7是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成高熔點(diǎn)金屬膜的步驟)的示意剖面圖；圖8是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成硅化物層的步驟)的示意剖面圖；圖9是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(除去氮化硅膜和執(zhí)行熱氧化的步驟)的示意剖面圖；圖10是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成N型擴(kuò)散層的步驟)的示意剖面圖；圖11是表示本發(fā)明第一實(shí)施例DRAM制造方法一個步驟(形成布線和單元電容的步驟)的示意剖面圖；圖12是表示本發(fā)明第二實(shí)施例DRAM制造方法一個步驟(形成多晶硅膜和硅化物層的步驟)的示意剖面圖；圖13是表示本發(fā)明第二實(shí)施例DRAM制造方法一個步驟(通過CMP方法除去多晶硅膜和硅化物層的步驟)的示意剖面圖；圖14是表示本發(fā)明第二實(shí)施例DRAM制造方法一個步驟(除去氮化硅膜和執(zhí)行熱氧化的步驟)的示意剖面圖；圖15是表示本發(fā)明第三實(shí)施例DRAM制造方法一個步驟(形成多晶硅膜，氮化鎢膜和鎢薄膜的步驟)的示意剖面圖；圖16是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(形成元件隔離區(qū)和保護(hù)性絕緣膜的步驟)的示意剖面圖；圖17是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(形成開口和柵溝槽的步驟)的示意剖面圖；圖18是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(除去保護(hù)性絕緣膜并形成柵氧化層的步驟)的示意剖面圖；圖19是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(形成多晶硅膜和硅化物層的步驟)的示意剖面圖；圖20是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(多晶硅膜和硅化物層的構(gòu)圖步驟)的示意剖面圖；圖21是表示現(xiàn)有技術(shù)DRAM制造方法一個步驟(形成N型擴(kuò)散層的步驟)的示意剖面圖；圖22是表示公知的制造DRAM方法存在問題的示意剖面圖；圖23是表示公知結(jié)構(gòu)的溝槽柵極存在問題的示意剖面圖。
具體實(shí)施例方式
以下參照附圖描述本發(fā)明的對象為DRAM單元晶體管情況下的優(yōu)選實(shí)施例。
圖1到圖11是表示本發(fā)明第一實(shí)施例DRAM的制造過程的示意剖面圖。
首先，如圖1所示，制造DRAM時，通過STI方法，在P型硅襯底101的表面上形成深度約為250nm至350nm的元件隔離區(qū)102。之后，通過CVD方法，在P型硅襯底101的表面上沉積約100nm至200nm的氮化硅膜103。
然后，如圖2所示，利用光刻技術(shù)有選擇地除去氮化硅膜103，從而在氮化硅膜103中形成預(yù)定圖案的開口103a。接下來，使用氮化硅膜103作為掩模，使P型硅襯底101受到干蝕刻，從而在將要形成溝道區(qū)(柵極)的預(yù)定區(qū)域中形成深度約100nm至200nm的溝槽(柵溝槽)104，有如圖3中所示者。此外，如果柵溝槽104的選定形狀具有均勻且大致為U型的曲率，以便使后面將要描述的柵氧化膜的薄膜質(zhì)量均勻，這是最好的。
下面，利用離子注入將大約1013至1014/cm2的硼(B)引入柵溝槽104內(nèi)部，并調(diào)節(jié)晶體管的閾值電壓(Vth)(溝道摻雜)；然后，通過熱氧化在柵溝槽104的內(nèi)壁中形成大約6nm到8nm的柵氧化膜105，如圖4中所示。此外，在實(shí)施溝道摻雜時，最好通過形成于柵溝槽104內(nèi)部的二氧化硅膜實(shí)行離子注入。在這種情況下，在除去二氧化硅膜之后，形成柵氧化膜105。
接下來，如圖5所示，在包括柵溝槽104內(nèi)部的P型硅襯底101的整個表面上，通過CVD方法沉積摻有N型雜質(zhì)(如磷(P))的多晶硅膜(摻磷多晶硅膜)106。然后，如圖6所示，通過化學(xué)機(jī)械拋光(CMP)方法，將多晶硅膜106拋光，直至暴露出氮化硅膜103的頂面為止，以便保留處于柵溝槽104內(nèi)部以及處于氮化硅膜103的開口103a內(nèi)部的多晶硅膜106。此時，由于相對于CMP而言氮化硅膜103為阻止器，保證除去多晶硅膜106的不必要部分，并保證表面足夠的平整度。
下面，在多晶硅膜106的表面上有選擇地形成硅化物層108。這時，可以使用用以形成柵溝槽104的氮化硅膜103作為掩模。也即如圖7所示那樣，通過濺射方法，在襯底的整個表面上沉積比如鈷(Co)、鈦(Ti)或鎳(Ni)的高熔點(diǎn)金屬膜107。之后，實(shí)行退火處理，通過使高熔點(diǎn)金屬膜107與多晶硅膜106的表面發(fā)生反應(yīng)，形成硅化物層108。此外，如圖8所示，使用硫酸、鹽酸等，通過濕蝕刻，除去未與多晶硅膜106反應(yīng)的不必要的高熔點(diǎn)金屬膜107。從而，完成由多晶硅膜106和硅化物層108組成的柵極109。
接下來，如圖9所示，在使用熱磷酸(H3PO4)除去氮化硅膜103之后，通過實(shí)施熱氧化作用來增強(qiáng)柵絕緣膜105。由此，使P型硅襯底101的表面、多晶硅膜106的暴露表面以及硅化物109的表面被氧化，在柵絕緣膜105的邊緣附近重新形成柵絕緣膜105e；從而，可以增強(qiáng)柵絕緣膜105的介電強(qiáng)度電壓。之后，如圖10所示，利用離子注入，在硅襯底101上柵極109兩側(cè)的區(qū)域中引入大約1014至1015/cm2的磷(P)，形成N型擴(kuò)散層110，N型擴(kuò)散層將成為晶體管的源/漏區(qū)。通過上述方法完成本實(shí)施例的溝槽柵型晶體管。
此后，在制造DRAM時，使用眾所周知的方法形成多種布線和單元電容。也即如圖11中所示那樣，在單元晶體管上形成層間介電膜111，并形成穿過層間絕緣膜111的接觸塞112、位線113、單元電容114、Al布線115等，從而完成具有溝槽柵型單元晶體管的DRAM。
如上所述，按照本實(shí)施例，由于在形成柵極時，使用保護(hù)性絕緣膜作為掩模，相對于柵溝槽自對準(zhǔn)地形成柵極，而在形成柵溝槽時，使用保護(hù)性絕緣膜作為掩模，在柵極位置不會發(fā)生偏離，從而，不會形成裂縫區(qū)域和/或偏移區(qū)域，并且可制造出具有良好特性的溝槽柵型晶體管。因此，通過使用該溝槽柵型晶體管作為DRAM的單元晶體管，可制造出具有高質(zhì)量和大容量的DRAM。
上述第一實(shí)施例描述了在完全嵌入柵溝槽內(nèi)部的多晶硅膜的表面上形成硅化物層的情形；但也可以執(zhí)行以下步驟，以進(jìn)一步減小柵極的電阻。
圖12至圖14是表示本發(fā)明第二實(shí)施例的部分DRAM制造過程的示意剖面圖。
在本實(shí)施例中，通過在P型硅襯底101上形成柵溝槽104以形成柵氧化膜105的工藝順序與圖1至圖4所示第一實(shí)施例的工藝相同，但有如圖12中所示那樣，與第一實(shí)施例的區(qū)別在于，相對較薄地形成多晶硅膜106，從而在柵溝槽104的內(nèi)部形成具有多晶硅膜106X的凹入部分。通過薄薄地形成多晶硅膜106，多晶硅膜106并未完全嵌入柵溝槽104的內(nèi)部，從而，所形成的狀態(tài)是凹入部分106X具有多晶硅膜106。然后，在所述狀態(tài)下，通過濺射方法或CVD方法在襯底的整個表面上沉積硅化物膜116。
接下來，通過CMP方法將硅化物膜116和多晶硅膜106拋光，直至露出氮化硅膜103的頂面為止，從而使硅化物膜116和多晶硅膜106保留在柵溝槽104內(nèi)部以及氮化硅膜103的開口之內(nèi)，如圖13所示者。這時，由于相對于CMP而言，氮化硅膜103為阻止器，保證僅除去硅化物膜116和多晶硅膜106的不必要部分，并保證表面足夠的平整度。
然后，如圖14所示，在使用熱磷酸(H3PO4)除去氮化硅膜103之后，通過實(shí)施熱氧化作用增強(qiáng)柵絕緣膜105。由此，使P型硅襯底101的表面、多晶硅膜106的露出表面以及硅化物109的表面被氧化，在柵絕緣膜105的邊緣附近重新形成柵絕緣膜105e，從而，可增強(qiáng)柵絕緣膜105的介電強(qiáng)度電壓。之后，利用離子注入在硅襯底101上柵極109兩側(cè)的區(qū)域中引入大約1014至1015/cm2的磷(P)，形成N型擴(kuò)散層110，該N型擴(kuò)散層將成為晶體管的源/漏區(qū)。通過上述方法完成本實(shí)施例的溝槽柵型晶體管。由于隨后的過程與第一實(shí)施例相同，將不再重復(fù)多余的描述。
如上所述，按照本實(shí)施例，由于硅化物膜形成于柵溝槽的內(nèi)部，除第一實(shí)施例的效果之外，還能夠減小溝槽柵極的電阻。
上述第二實(shí)施例描述了在柵溝槽內(nèi)部形成的多晶硅膜的凹入部分中形成硅化物膜的情形；但也可執(zhí)行以下步驟，以進(jìn)一步減小柵極的電阻。
圖15是表示本發(fā)明第三實(shí)施例的部分DRAM制造過程的示意剖面圖。
如圖15所示，在本實(shí)施例中，相繼地沉積氮化鎢膜(WN)117和鎢膜(W)118，在柵溝槽104中形成多金屬柵極，取代第二實(shí)施例中圖12所示的硅化物膜116。之后，通過CMP方法將鎢膜118、氮化鎢膜117和多晶硅膜106拋光，直至露出氮化硅膜103的頂面為止，從而這些薄膜保留在柵溝槽104內(nèi)部以及氮化硅膜103的開口之內(nèi)。
此后，通過除去氮化硅膜103，在濕氫氣氣氛下通過選擇性氧化來增強(qiáng)柵氧化膜105，并形成作為晶體管源/漏區(qū)的N型擴(kuò)散層110，完成本實(shí)施例的溝槽柵型晶體管。由于隨后的過程與第一和第二實(shí)施例相同，將不再重復(fù)多余的描述。
如上所述，按照本實(shí)施例，由于鎢膜形成于柵溝槽的內(nèi)部，除第一和第二實(shí)施例的效果之外，還能夠進(jìn)一步減小溝槽柵極的電阻。
本發(fā)明并非僅限于上述各實(shí)施例，在權(quán)利要求所述的本發(fā)明范圍內(nèi)有多種改型，自然地，這些改型也包括在本發(fā)明的范圍之內(nèi)。
譬如，在上述每個實(shí)施例中，都是以DRAM作為半導(dǎo)體器件的一種舉例，但本發(fā)明并不限于此，也可用于制造具有溝槽柵型晶體管的任何半導(dǎo)體器件。不過，就這方面而言，在DRAM中本發(fā)明具有顯著的效果，可使晶體管單元陣列小型化。
另外，在上述每個實(shí)施例中，在P型硅襯底的表面上直接形成氮化硅膜，作為保護(hù)性絕緣膜；但也可以在P型硅襯底的表面上形成約10nm到20nm的二氧化硅膜作為緩沖層，并經(jīng)由該二氧化硅膜形成氮化硅膜。此外，使用氮化硅膜作為保護(hù)性絕緣膜，而不使用其他材料，如二氧化硅膜等。
另外，在上述每個實(shí)施例中，通過STI方法形成元件隔離區(qū)，但所述方法并不限于此，毋庸置疑，可以使用LOCOS方法等。
另外，在上述每個實(shí)施例中，當(dāng)多晶硅膜106保留在柵溝槽104的內(nèi)部時，通過CMP方法將多晶硅膜106拋光，但也可以通過后蝕刻除去多晶硅膜106。
另外，在上述每個實(shí)施例中，柵極109具有由多晶硅膜106，硅化物層108等組成的層疊結(jié)構(gòu)；但比如柵極109可以是僅由多晶硅膜106組成的單層結(jié)構(gòu)。
另外，在上述每個實(shí)施例中，是以使用P型硅襯底的N溝槽MOS晶體管為例進(jìn)行描述的，但本發(fā)明并不限于此，同樣也適用于P溝槽MOS晶體管。此外，如果需要，可形成P阱和/或N阱。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括第一步，在半導(dǎo)體襯底上形成保護(hù)性絕緣膜；第二步，在所述保護(hù)性絕緣膜中形成預(yù)定圖案的開口；第三步，用所述保護(hù)性絕緣膜作為掩模，在所述半導(dǎo)體襯底上形成柵溝槽；第四步，通過將電極材料嵌入所述柵溝槽內(nèi)及所述開口內(nèi)，形成柵極；以及第五步，除去所述保護(hù)性絕緣膜。
2.如權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中，所述第一步包括在所述保護(hù)性絕緣膜上和所述柵溝槽內(nèi)部沉積所述電極材料的電極材料膜沉積步驟；和除去所述保護(hù)性絕緣膜上不必要部分的所述電極材料的步驟。
3.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中，所述電極材料膜沉積步驟包括使多晶硅膜完全嵌入所述柵溝槽內(nèi)部的步驟；和在所述半導(dǎo)體襯底的整個表面上形成高熔點(diǎn)金屬膜后，通過熱退火使所述多晶硅膜的表面硅化的步驟。
4.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中，所述電極材料膜沉積步驟包括在具有所述多晶硅膜的所述柵溝槽內(nèi)形成凹入部分的步驟；和在具有所述多晶硅膜的所述凹入部分中形成硅化膜的步驟。
5.如權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中，所述電極材料膜沉積步驟包括在具有所述多晶硅膜的所述柵溝槽內(nèi)形成凹入部分的步驟；和在具有所述多晶硅膜的所述凹入部分中形成高熔點(diǎn)金屬膜的步驟。
6.如權(quán)利要求1至5中任一項(xiàng)所述的制造半導(dǎo)體器件的方法，其中，所述保護(hù)性絕緣膜為氮化硅膜。
7.如權(quán)利要求1至5中任一項(xiàng)所述的制造半導(dǎo)體器件的方法，其中，還包括用以氧化所述柵極的第六步。
8.如權(quán)利要求6所述的制造半導(dǎo)體器件的方法，，其中，還包括用以氧化所述柵極的第六步。
全文摘要
在P型硅襯底上形成氮化硅膜；在氮化硅膜中形成預(yù)定圖案的開口；用氮化硅膜作為掩模在半導(dǎo)體襯底上形成柵溝槽；然后，在柵溝槽內(nèi)部以及開口內(nèi)嵌入多晶硅膜，從而自對準(zhǔn)地形成柵極。另外，在通過濺射方法將高熔點(diǎn)金屬膜如鈷等沉積到氮化硅膜的整個表面上之后，實(shí)行退火處理；并且，進(jìn)而除去剩余金屬，在多晶硅膜的表面上形成這些金屬的硅化物。
文檔編號H01L21/336GK1812076SQ20051013698
公開日2006年8月2日 申請日期2005年12月13日 優(yōu)先權(quán)日2004年12月17日
發(fā)明者山崎靖 申請人:爾必達(dá)存儲器股份有限公司