專(zhuān)利名稱(chēng)：半導(dǎo)體元件及靜電放電保護(hù)元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件，特別是涉及適用于靜電放電保護(hù)電路的一種半導(dǎo)體元件及靜電放電保護(hù)元件。
背景技術(shù)：
在集成電路，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的制造過(guò)程中或是芯片完成后，靜電放電事件常是導(dǎo)致集成電路損壞的主要原因。舉例來(lái)說(shuō)，在地毯上行走的人體，于相對(duì)濕度(RH)較高的情況下可檢測(cè)出約帶有幾百至幾千伏的靜態(tài)電壓，而于相對(duì)濕度較低的情況下則可檢測(cè)出約帶有一萬(wàn)伏以上的靜態(tài)電壓。當(dāng)這些帶電體接觸到芯片時(shí)，將會(huì)向芯片放電，結(jié)果有可能造成芯片失效。以目前最普遍的互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)工藝技術(shù)而言，靜電放電事件所產(chǎn)生的問(wèn)題尤其嚴(yán)重。
于是，為了避免靜電放電損傷芯片，各種防制靜電放電的方法便因應(yīng)而生，一般會(huì)在集成電路中加入靜電放電保護(hù)元件。最常見(jiàn)的作法是利用硬件防止靜電放電，也就是在內(nèi)部電路(internal circuit)的輸出入端口均設(shè)計(jì)一靜電放電保護(hù)電路。
圖1繪示為現(xiàn)有一種靜電放電保護(hù)電路的示意圖。請(qǐng)參照?qǐng)D1，靜電放電保護(hù)電路10主要是由一個(gè)P型金屬氧化物半導(dǎo)體(PMOS)晶體管12與一個(gè)N型金屬氧化物半導(dǎo)體(NMOS)晶體管14所構(gòu)成。P型金屬氧化物半導(dǎo)體(NMOS)晶體管12的柵極與N型金屬氧化物半導(dǎo)體晶體管14的柵極相互連接，且耦接至內(nèi)部電路16。P型金屬氧化物半導(dǎo)體晶體管12的漏極與N型金屬氧化物半導(dǎo)體晶體管14的漏極相互連接，且耦接至輸出接腳18。此外，P型金屬氧化物半導(dǎo)體晶體管12的源極連接電源線(xiàn)VDD，且N型金屬氧化物半導(dǎo)體晶體管14的源極連接到電源線(xiàn)VSS。當(dāng)靜電放電產(chǎn)生時(shí)，經(jīng)過(guò)開(kāi)啟的N型金屬氧化物半導(dǎo)體晶體管14便會(huì)分流靜電放電電流，避免元件造成損害。
此外，一般會(huì)以N阱晶體管(N-well resistor)作為輸出緩沖器(output buffer)的阻抗(impedence)。然而，N阱晶體管往往會(huì)占用較大的空間。另外，對(duì)于靜電放電的保護(hù)，自行對(duì)準(zhǔn)金屬硅化物(salicide)工藝會(huì)產(chǎn)生一個(gè)嚴(yán)重的問(wèn)題，即在工藝中會(huì)產(chǎn)生不均勻的電流，使得靜電放電變得無(wú)法預(yù)測(cè)。
因此，在現(xiàn)有技術(shù)中，有在N型金屬氧化物半導(dǎo)體晶體管的漏極中形成島型(island)的淺溝槽隔離結(jié)構(gòu)(shallow trench isolation，STI)或多晶硅結(jié)構(gòu)，藉以分流電流。然而，制作島型的淺溝槽隔離結(jié)構(gòu)或多晶硅結(jié)構(gòu)，會(huì)使得元件的工藝更為繁雜，不僅增加了生產(chǎn)成本。而且，這樣的結(jié)構(gòu)仍無(wú)法有效避免在靜電放電時(shí)，電流集中在局部部位而產(chǎn)生高溫，造成積體元件結(jié)構(gòu)受到破壞的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種半導(dǎo)體元件，使靜電放電發(fā)生時(shí)所產(chǎn)生的電流能夠均勻分布。
本發(fā)明提出一種半導(dǎo)體元件，適用于靜電放電保護(hù)電路中，此半導(dǎo)體元件包括柵極結(jié)構(gòu)、N型源極區(qū)、N型阱區(qū)、N型漏極區(qū)與N型摻雜區(qū)。柵極結(jié)構(gòu)包括柵極與柵極氧化層，其中柵極氧化層配置于柵極與基底之間。N型源極區(qū)配置于柵極結(jié)構(gòu)一側(cè)的基底中。N型阱區(qū)配置于柵極結(jié)構(gòu)另一側(cè)的基底中。N型漏極區(qū)配置于N型阱區(qū)與柵極結(jié)構(gòu)之間的基底中，其中N型漏極區(qū)具有第一齒狀部分，且第一齒狀部分位于N型阱區(qū)中。N型摻雜區(qū)配置于N型阱區(qū)中，此N型摻雜區(qū)具有第二齒狀部分。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，還可以有一層導(dǎo)體層，配置于N型源極區(qū)、部分柵極與部分N型摻雜區(qū)上，暴露出N型摻雜區(qū)的第二齒狀部分。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，上述的導(dǎo)體層的材料例如為金屬硅化物。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，還可以有一層介電層，配置于基底上，覆蓋柵極結(jié)構(gòu)、N型源極區(qū)、N型阱區(qū)、N型漏極區(qū)、N型摻雜區(qū)與基底。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，還可以有漏極接觸窗插塞，配置于介電層中，且位于N型摻雜區(qū)上。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，還可以有源極接觸窗插塞，配置于介電層中，且位于N型源極區(qū)上。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體元件，還可以有一對(duì)間隙壁，配置于柵極結(jié)構(gòu)的側(cè)壁上。
本發(fā)明另提出一種靜電放電保護(hù)元件，此靜電放電保護(hù)電路包括P型金屬氧化物半導(dǎo)體晶體管與N型金屬氧化物半導(dǎo)體晶體管。P型金屬氧化物半導(dǎo)體晶體管的第一柵極耦接至內(nèi)部電路，且P型金屬氧化物半導(dǎo)體晶體管的源極連接至第一電源線(xiàn)。N型金屬氧化物半導(dǎo)體晶體管包括柵極結(jié)構(gòu)、N型源極區(qū)、N型阱區(qū)、N型漏極區(qū)與N型摻雜區(qū)。柵極結(jié)構(gòu)具有第二柵極與柵極氧化層，其中柵極氧化層配置于柵極與基底之間，而第二柵極與P型金屬氧化物半導(dǎo)體晶體管的第一柵極連接。N型源極區(qū)配置于柵極結(jié)構(gòu)一側(cè)的基底中，且N型源極區(qū)連接至第二電源線(xiàn)。N型阱區(qū)配置于柵極結(jié)構(gòu)另一側(cè)的基底中。N型漏極區(qū)配置于N型阱區(qū)與柵極結(jié)構(gòu)之間的基底中，此N型漏極區(qū)與P型金屬氧化物半導(dǎo)體晶體管的漏極相互連接且耦接至輸出接腳，其中N型漏極區(qū)具有第一齒狀部分，且第一齒狀部分位于N型阱區(qū)中。N型摻雜區(qū)配置于N型阱區(qū)中，此N型摻雜區(qū)具有第二齒狀部分。
依照本發(fā)明實(shí)施例所述的靜電放電保護(hù)元件，還可以有一層導(dǎo)體層，配置于柵極結(jié)構(gòu)、N型源極區(qū)與N型摻雜區(qū)上，并暴露出N型摻雜區(qū)的第二齒狀部分。
依照本發(fā)明實(shí)施例所述的靜電放電保護(hù)元件，上述的導(dǎo)體層的材料例如為金屬硅化物。
依照本發(fā)明實(shí)施例所述的靜電放電保護(hù)元件，還可以有一層介電層，配置于基底上。
依照本發(fā)明實(shí)施例所述的靜電放電保護(hù)元件，還可以有漏極接觸窗插塞，配置于介電層中，且位于N型摻雜區(qū)上。
依照本發(fā)明實(shí)施例所述的靜電放電保護(hù)元件，還可以有源極接觸窗插塞，配置于介電層中，且位于N型源極區(qū)上。
本發(fā)明的半導(dǎo)體元件在N型摻雜區(qū)的周?chē)哂懈咦柚档腘型阱區(qū)，可以在靜電放電發(fā)生時(shí)，使電流在靜電放電保護(hù)電路中流動(dòng)較緩慢，且本發(fā)明中的N型源極區(qū)與N型摻雜區(qū)皆成齒狀，能夠在電流流通時(shí)，使電流均勻分布，避免集中在局部部位而產(chǎn)生高溫，造成集成電路元件結(jié)構(gòu)受到破壞，進(jìn)而增進(jìn)對(duì)靜電放電的保護(hù)能力。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說(shuō)明本發(fā)明。


圖1繪示為現(xiàn)有一種靜電放電保護(hù)電路的示意圖。
圖2A為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體元件的上視圖。
圖2B為依照?qǐng)D1中I-I’剖面所繪示的半導(dǎo)體元件的剖面示意圖。
圖3為依照本發(fā)明實(shí)施例所繪示的一種靜電放電保護(hù)元件的電路示意圖。
簡(jiǎn)單符號(hào)說(shuō)明10、30靜電放電保護(hù)元件12、32P型金屬氧化物半導(dǎo)體晶體管14、34N型金屬氧化物半導(dǎo)體晶體管16、36內(nèi)部電路18、38輸出接腳200基底201柵極202柵極結(jié)構(gòu)203柵極氧化層204N型源極區(qū)205間隙壁206N型阱區(qū)207自行對(duì)準(zhǔn)硅化物阻擋區(qū)208N型漏極區(qū)209、211齒狀部分210N型摻雜區(qū)212導(dǎo)體層VSS、VDD電源線(xiàn)具體實(shí)施方式
圖2A為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體元件的上視圖。圖2B為依照I-I’剖面所繪示的半導(dǎo)體元件的剖面示意圖。
請(qǐng)同時(shí)參照?qǐng)D2A與圖2B，本發(fā)明的半導(dǎo)體元件包括柵極結(jié)構(gòu)202、N型源極區(qū)204、N型阱區(qū)206、N型漏極區(qū)208與N型摻雜區(qū)210。
柵極結(jié)構(gòu)202例如包括柵極201與柵極氧化層203，其中柵極氧化層203配置于柵極201與基底200之間。柵極201的材料例如為多晶硅，而柵極氧化層203的材料例如為氧化硅。柵極結(jié)構(gòu)202的側(cè)壁上例如配置有間隙壁205，間隙壁205的材料例如為氧化硅或氮化硅。
N型源極區(qū)204例如配置于柵極結(jié)構(gòu)202一側(cè)的基底200中。N型阱區(qū)206例如配置于柵極結(jié)構(gòu)202另一側(cè)的基底200中，此N型阱區(qū)206具有較高的電阻值。N型漏極區(qū)208配置于N型阱區(qū)206與柵極結(jié)構(gòu)202之間的基底200中，其中N型漏極區(qū)208具有齒狀部分209，且齒狀部分209位于N型阱區(qū)206中。N型摻雜區(qū)210配置于N型阱區(qū)206中，N型摻雜區(qū)210具有齒狀部分211。
在另一實(shí)施例中，導(dǎo)體層212配置于N型源極區(qū)204以及部分柵極201與部分N型摻雜區(qū)210上而暴露出部分柵極201、部分N型摻雜區(qū)210與齒狀部分211，也就是說(shuō)導(dǎo)體層212配置于自行對(duì)準(zhǔn)硅化物阻擋區(qū)(salicideblock)207外的柵極201、N型源極區(qū)204與N型摻雜區(qū)210上，用以將低電阻值。導(dǎo)體層212材料例如為金屬硅化物。
此外，介電層(未繪示)配置于基底200上，覆蓋柵極結(jié)構(gòu)202、N型源極區(qū)204、N型阱區(qū)206、N型漏極區(qū)208、N型摻雜區(qū)210以及基底200。介電層的材料例如為氧化硅。漏極接觸窗插塞(未繪示)配置于介電層中，且位于N型摻雜區(qū)210上，與N型摻雜區(qū)210電連接。源極接觸窗插塞(未繪示)配置于介電層中，且位于N型源極區(qū)204上，與N型源極區(qū)204電連接。漏極接觸窗插塞與源極接觸窗插塞的材料例如為金屬，作為傳導(dǎo)電流之用。
在本實(shí)施例中，由于部分N型阱區(qū)206位于漏極端的導(dǎo)體層212(一般為自行對(duì)準(zhǔn)金屬硅化物)的下方，因此改善了自行對(duì)準(zhǔn)金屬硅化物工藝中，靜電放電不均勻的問(wèn)題。此外，N型阱區(qū)206也可作為輸出負(fù)載功能，并以上述的布局提供了均勻的電流。
另外，若將上述的半導(dǎo)體元件與一個(gè)P型金屬氧化物半導(dǎo)體晶體管串聯(lián)在一起，則可以作為靜電放電保護(hù)元件。圖3為依照本發(fā)明實(shí)施例所繪示的一種靜電放電保護(hù)元件的電路示意圖。請(qǐng)參照?qǐng)D3，靜電放電保護(hù)元件30主要是由一個(gè)P型金屬氧化物半導(dǎo)體晶體管32與一個(gè)N型金屬氧化物半導(dǎo)體晶體管34所構(gòu)成。
N型金屬氧化物半導(dǎo)體晶體管34即為前述的半導(dǎo)體元件(如圖2A與圖2B所示)。P型金屬氧化物半導(dǎo)體晶體管32的柵極與N型金屬氧化物半導(dǎo)體晶體管34的柵極連接，且耦接至內(nèi)部電路36。P型金屬氧化物半導(dǎo)體晶體管32的源極連接至電源線(xiàn)VDD，而N型金屬氧化物半導(dǎo)體晶體管34源極連接至電源線(xiàn)VSS。N型金屬氧化物半導(dǎo)體晶體管34的漏極與P型金屬氧化物半導(dǎo)體晶體管32的漏極相互連接，且經(jīng)過(guò)N型阱區(qū)206與輸出接腳38耦接。
一般來(lái)說(shuō)，在靜電放電發(fā)生后，電流經(jīng)由漏極接觸窗插塞通過(guò)N型摻雜區(qū)210流至N型漏極區(qū)208時(shí)，由于N型摻雜區(qū)210與N型漏極區(qū)208的前端皆呈齒狀，透過(guò)齒狀部分211、209可以使電流均勻分布，且N型阱區(qū)206具有較高的電阻值，可使電流緩慢地由N型摻雜區(qū)210流至N型漏極區(qū)208。之后，電流流至N型源極區(qū)204后，再經(jīng)由與源極接觸窗插塞連接的電源線(xiàn)VSS流出。
綜上所述，本發(fā)明利用具有較高電阻值的N型阱區(qū)來(lái)減緩電流的流動(dòng)，并且利用具有齒狀部分的N型漏極區(qū)與N型摻雜區(qū)使電流能夠均勻流動(dòng)，而不易集中在局部區(qū)域造成集成電路元件結(jié)構(gòu)的損害。此外，本發(fā)明的靜電放電保護(hù)元件結(jié)構(gòu)在制作過(guò)程中，并不需要額外的光掩模與增加工藝步驟，因而節(jié)省了制造成本。另外，本發(fā)明也提供了有效的布局，而減少了輸出緩沖器的尺寸。
雖然本發(fā)明以?xún)?yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，適用于靜電放電保護(hù)電路，且配置于基底上，該半導(dǎo)體元件包括柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包括柵極與柵極氧化層，其中該柵極氧化層配置于該柵極與該基底之間；N型源極區(qū)，配置于該柵極結(jié)構(gòu)一側(cè)的該基底中；N型阱區(qū)，配置于該柵極結(jié)構(gòu)另一側(cè)的該基底中；N型漏極區(qū)，配置于該N型阱區(qū)與該柵極結(jié)構(gòu)之間的該基底中，其中該N型漏極區(qū)具有第一齒狀部分，且該第一齒狀部分位于該N型阱區(qū)中；以及N型摻雜區(qū)，配置于該N型阱區(qū)中，該N型摻雜區(qū)具有第二齒狀部分。
2.如權(quán)利要求1所述的半導(dǎo)體元件，還包括導(dǎo)體層，配置于該N型源極區(qū)、部分該柵極與部分該N型摻雜區(qū)上，且暴露出該N型摻雜區(qū)的該第二齒狀部分。
3.如權(quán)利要求2所述的半導(dǎo)體元件，其中該導(dǎo)體層的材料包括金屬硅化物。
4.如權(quán)利要求1所述的半導(dǎo)體元件，還包括介電層，配置于該基底上，覆蓋該柵極結(jié)構(gòu)、該N型源極區(qū)、該N型阱區(qū)、該N型漏極區(qū)、該N型摻雜區(qū)與該基底。
5.如權(quán)利要求4所述的半導(dǎo)體元件，還包括漏極接觸窗插塞，配置于該介電層中，且位于該N型摻雜區(qū)上。
6.如權(quán)利要求4所述的半導(dǎo)體元件，還包括源極接觸窗插塞，配置于該介電層中，且位于該N型源極區(qū)上。
7.如權(quán)利要求1所述的半導(dǎo)體元件，還包括間隙壁，配置于該柵極結(jié)構(gòu)的側(cè)壁上。
8.一種靜電放電保護(hù)元件，包括P型金屬氧化物半導(dǎo)體晶體管，該P(yáng)型金屬氧化物半導(dǎo)體晶體管的第一柵極耦接至內(nèi)部電路，且該P(yáng)型金屬氧化物半導(dǎo)體晶體管的源極連接至第一電源線(xiàn)；以及N型金屬氧化物半導(dǎo)體晶體管，包括柵極結(jié)構(gòu)，具有第二柵極與柵極氧化層，其中該柵極氧化層配置于該第二柵極與該基底之間，而該第二柵極與該P(yáng)型金屬氧化物半導(dǎo)體晶體管的該第一柵極連接；N型源極區(qū)，配置于該柵極結(jié)構(gòu)一側(cè)的該基底中，且該N型源極區(qū)連接至第二電源線(xiàn)；N型阱區(qū)，配置于該柵極結(jié)構(gòu)另一側(cè)的該基底中；N型漏極區(qū)，配置于該N型阱區(qū)與該柵極結(jié)構(gòu)之間的該基底中，該N型漏極區(qū)與該P(yáng)型金屬氧化物半導(dǎo)體晶體管的漏極相互連接且耦接至輸出接腳，其中該N型漏極區(qū)具有第一齒狀部分，且該第一齒狀部分位于該N型阱區(qū)中；以及N型摻雜區(qū)，配置于該N型阱區(qū)中，該N型摻雜區(qū)具有第二齒狀部分。
9.如權(quán)利要求8所述的靜電放電保護(hù)元件，還包括導(dǎo)體層，配置于該柵極結(jié)構(gòu)、該N型源極區(qū)與該N型摻雜區(qū)上，且暴露出該N型摻雜區(qū)的該第二齒狀部分。
10.如權(quán)利要求9所述的靜電放電保護(hù)元件，其中該導(dǎo)體層的材料包括金屬硅化物。
11.如權(quán)利要求8所述的靜電放電保護(hù)元件，還包括介電層，配置于該基底上。
12.如權(quán)利要求11所述的靜電放電保護(hù)元件，還包括漏極接觸窗插塞，配置于該介電層中，且位于該N型摻雜區(qū)上。
13.如權(quán)利要求12所述的靜電放電保護(hù)元件，還包括源極接觸窗插塞，配置于該介電層中，且位于該N型源極區(qū)上。
全文摘要
一種半導(dǎo)體元件，適用于靜電放電保護(hù)電路中，此半導(dǎo)體元件包括柵極結(jié)構(gòu)、N型源極區(qū)、N型阱區(qū)、N型漏極區(qū)與N型摻雜區(qū)。柵極結(jié)構(gòu)包括柵極與柵極氧化層，其中柵極氧化層配置于柵極與基底之間。N型源極區(qū)配置于柵極結(jié)構(gòu)一側(cè)的基底中。N型阱區(qū)配置于柵極結(jié)構(gòu)另一側(cè)的基底中。N型漏極區(qū)配置于N型阱區(qū)與柵極結(jié)構(gòu)之間的基底中，其中N型漏極區(qū)具有第一齒狀部分，且第一齒狀部分位于N型阱區(qū)中。N型摻雜區(qū)配置于N型阱區(qū)中，此N型摻雜區(qū)具有第二齒狀部分。
文檔編號(hào)H01L27/02GK1979895SQ20051012976
公開(kāi)日2007年6月13日 申請(qǐng)日期2005年12月5日 優(yōu)先權(quán)日2005年12月5日
發(fā)明者劉志拯 申請(qǐng)人:力晶半導(dǎo)體股份有限公司