專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括多個(gè)器件區(qū)的半導(dǎo)體器件。
背景技術(shù)：
為了保護(hù)半導(dǎo)體器件中的電路形成區(qū)不受外部氣氛中的濕氣或離子影響，在切割線的內(nèi)部，也就是，在芯片(管芯)的邊緣附近，設(shè)置被稱作“密封環(huán)”的保護(hù)結(jié)構(gòu)。密封環(huán)由作為電路形成區(qū)的互連層(Cu)和接觸構(gòu)成，并且形成為包圍半導(dǎo)體器件中的電路形成區(qū)。
密封環(huán)也可以防止在對(duì)切割區(qū)進(jìn)行切割的過程中電路形成區(qū)中的碎裂。在切割過程中，在切割區(qū)中可能發(fā)生碎裂。但是，切割區(qū)和電路形成區(qū)之間的密封環(huán)防止該碎裂到達(dá)電路形成區(qū)。
而且，為了保護(hù)半導(dǎo)體器件的表面和避免外部氣氛的影響，在半導(dǎo)體器件的表面中形成被稱作鈍化膜的保護(hù)膜。
日本未決公開專利公開No.2004-79596描述了一種包括密封環(huán)的現(xiàn)有半導(dǎo)體器件；具體地，一種包括密封環(huán)和其上的鈍化膜的半導(dǎo)體器件。

發(fā)明內(nèi)容
在研究之后，本發(fā)明人發(fā)現(xiàn)當(dāng)在包括邏輯電路形成區(qū)(邏輯單元)和模擬電路形成區(qū)(模擬單元)的設(shè)備中形成密封環(huán)時(shí)，模擬單元中的器件可能發(fā)生故障。使用具有圖11和12所示結(jié)構(gòu)的設(shè)備研究了可能的原因。圖11是示出了包括密封環(huán)的半導(dǎo)體器件的結(jié)構(gòu)的平面圖。圖12是圖11中具有在其中形成的密封環(huán)的區(qū)域的放大截面圖(I-I′截面圖)。
如圖11和12所示，在半導(dǎo)體芯片200中，在硅襯底201中的切割線203的內(nèi)部形成密封環(huán)區(qū)206，以及在圖12中，在左側(cè)和右側(cè)分別有電路形成區(qū)(內(nèi)部電路區(qū)207)和切割區(qū)。密封環(huán)區(qū)206比內(nèi)部電路區(qū)207更靠近切割區(qū)。
如圖12所示，半導(dǎo)體芯片200如下結(jié)構(gòu)，其中在硅襯底201上順序地淀積絕緣中間層223、絕緣中間層227、絕緣中間層231、絕緣中間層235、絕緣中間層239、絕緣中間層243和鈍化膜247。硅襯底201包括接近其表面、彼此相鄰的n阱211和p阱209。p阱209形成在從內(nèi)部電路區(qū)207至密封環(huán)區(qū)206的區(qū)域中。
在內(nèi)部電路區(qū)207中，在包括n阱211的硅襯底201的表面上順序地淀積柵氧化膜217和柵電極219。在硅襯底201上的n阱211上形成用作源/漏區(qū)的p+擴(kuò)散層213和n+擴(kuò)散層215。在p阱209上也順序地淀積柵氧化膜217和柵電極219。在硅襯底201上的p阱209上形成用作源/漏區(qū)的n+擴(kuò)散層215和p+擴(kuò)散層213。p+擴(kuò)散層213、n+擴(kuò)散層215和柵電極219連接到連接栓塞224。p+擴(kuò)散層213和n+擴(kuò)散層215的周邊側(cè)面被器件隔離膜221絕緣。連接栓塞224是掩埋在絕緣中間層223中并貫穿絕緣中間層223的導(dǎo)電栓塞。其上表面連接到絕緣中間層227中掩埋的互連226。
在密封環(huán)區(qū)206中，接近硅襯底201的表面形成p+擴(kuò)散層213，p+擴(kuò)散層213與硅襯底201中的p阱209的上表面接觸。p+擴(kuò)散層213的表面連接到導(dǎo)電環(huán)225的下表面，導(dǎo)電環(huán)225被掩埋在絕緣中間層223中并貫穿絕緣中間層223。在從導(dǎo)電環(huán)225朝向上層的方向中，依次連接導(dǎo)電環(huán)229、導(dǎo)電環(huán)233、導(dǎo)電環(huán)237、導(dǎo)電環(huán)241和導(dǎo)電環(huán)245。導(dǎo)電環(huán)229、導(dǎo)電環(huán)233、導(dǎo)電環(huán)237、導(dǎo)電環(huán)241和導(dǎo)電環(huán)245分別被掩埋在絕緣中間層227、絕緣中間層231、絕緣中間層235、絕緣中間層239以及絕緣中間層243中，并貫穿這些絕緣膜。密封環(huán)205由導(dǎo)電環(huán)225至245構(gòu)成。在圖12中，形成有三個(gè)密封環(huán)205。
在研究了半導(dǎo)體芯片200的工作之后，本發(fā)明人發(fā)現(xiàn)，如圖13所示，在數(shù)字單元251中產(chǎn)生的噪聲通過密封環(huán)205傳送到模擬單元253。圖13是示出了噪聲傳播的路徑的平面圖。根據(jù)本發(fā)明人的研究，發(fā)現(xiàn)在這些圖中，通過密封環(huán)205傳送到模擬單元253的噪聲，導(dǎo)致模擬單元253中的器件的故障。
本發(fā)明是基于如上所述的本發(fā)明人的新發(fā)現(xiàn)實(shí)現(xiàn)的，并且涉及通過在保護(hù)環(huán)形成區(qū)中形成非導(dǎo)電部件來阻止噪聲傳播。
根據(jù)本發(fā)明的一個(gè)方面，提供一種具有第一和第二器件區(qū)的半導(dǎo)體器件，包括半導(dǎo)體襯底，在半導(dǎo)體襯底上形成的絕緣中間層，以及由在絕緣中間層中掩埋的導(dǎo)電膜構(gòu)成并包圍第一器件區(qū)的周邊的環(huán)形保護(hù)環(huán)，其中在保護(hù)環(huán)形成區(qū)中形成非導(dǎo)電部件，非導(dǎo)電部件阻擋從第一器件區(qū)通過保護(hù)環(huán)到第二器件區(qū)的路徑中的導(dǎo)電。
在此使用的術(shù)語“保護(hù)環(huán)”指包圍至少一個(gè)器件區(qū)的周邊的環(huán)形導(dǎo)電部件。該保護(hù)環(huán)可以是沿半導(dǎo)體襯底中的邊緣(切割線)設(shè)置的部件，如密封環(huán)。但是，沿切割線形成保護(hù)環(huán)不是必需的。例如，保護(hù)環(huán)可以是包圍在半導(dǎo)體襯底的中心內(nèi)形成的第一器件區(qū)的部件，以及第二器件區(qū)可以形成在比保護(hù)環(huán)更靠近切割線的位置處。保護(hù)環(huán)的平面形狀不局限于完全閉合的環(huán)，而是可以包括部分地有缺口的環(huán)和一部分被絕緣中間層隔離的環(huán)。
在此使用的術(shù)語“保護(hù)環(huán)形成區(qū)”指在平面圖中包括保護(hù)環(huán)的環(huán)形區(qū)域，不論保護(hù)環(huán)完全是環(huán)形與否。除保護(hù)環(huán)之外，該區(qū)域還包括例如半導(dǎo)體襯底和形成半導(dǎo)體襯底上的絕緣中間層。
在此使用的術(shù)語“非導(dǎo)電部件”指保護(hù)環(huán)形成區(qū)中的部件，其通過阻擋從第一器件區(qū)通過保護(hù)環(huán)到第二器件區(qū)的路徑中的導(dǎo)電，來使第一區(qū)和第二區(qū)不導(dǎo)電。非導(dǎo)電部件的具體實(shí)施例包括(i)形成在該路徑中的絕緣區(qū)和(ii)形成在該路徑中的pn結(jié)平面。
特定區(qū)域中的阻抗Z通常由公式(1)表示Z＝R+j(ωL-1/ωC)(1)其中ω是頻率，R是電阻，L是自感和C是電容。
本發(fā)明中的非導(dǎo)電部件具有由公式(1)表示的適當(dāng)阻抗，以在實(shí)際上可接受的程度上防止第一器件區(qū)和第二器件區(qū)之一中產(chǎn)生的噪聲被傳輸。如上所述，非導(dǎo)電部件的具體實(shí)施例包括(i)形成在該路徑中的絕緣區(qū)和(ii)形成在該路徑中的pn結(jié)平面。在(i)中，R被增加，以增加公式(1)中的Z。在(ii)中，C被減小，以增加公式(1)中的Z。只要噪聲的傳輸可以被減小至希望的水平或以下，則通過非導(dǎo)電部件的導(dǎo)電阻擋就是適當(dāng)?shù)?。也就是，只要噪聲傳播被阻止，弱電流是可接受的?br> 上述(i)的例子是如下結(jié)構(gòu)，即在包括非導(dǎo)電部件的區(qū)域中，半導(dǎo)體襯底和保護(hù)環(huán)被構(gòu)成非導(dǎo)電部件的絕緣膜隔離，而在除了包括非導(dǎo)電部件的區(qū)域之外的區(qū)域中，保護(hù)環(huán)與半導(dǎo)體襯底連接。在該結(jié)構(gòu)中，在公式(1)中，包括絕緣膜的非導(dǎo)電部件具有大R，以便它可以阻擋導(dǎo)電。
上述(ii)的例子是如下結(jié)構(gòu)，即在半導(dǎo)體襯底的表面附近，設(shè)置具有與半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的擴(kuò)散層；在包括具有相反導(dǎo)電類型的擴(kuò)散層的區(qū)域中，保護(hù)環(huán)連接到半導(dǎo)體襯底的表面；以及擴(kuò)散層中的結(jié)平面構(gòu)成非導(dǎo)電部件。在此，根據(jù)公式(1)，C可以被減小，以適當(dāng)?shù)卦黾覼。因此，可以有效地阻止第一器件區(qū)和第二器件區(qū)之間的噪聲傳播。具有相反導(dǎo)電類型的擴(kuò)散層中的雜質(zhì)濃度分布可以從各種類型中選擇，沒有任何特定的限制。
上述(ii)的方面對(duì)于模擬和數(shù)字電路器件形成在第一器件區(qū)或第二器件區(qū)中的結(jié)構(gòu)是特別有效的。在這種結(jié)構(gòu)中，當(dāng)在數(shù)字電路器件中產(chǎn)生的噪聲通過上述路徑傳送時(shí)，通過有效地減小該路徑中的總電容C可以適當(dāng)?shù)卦黾幼杩筞。當(dāng)公式(1)中的ω小時(shí)，這種效果可以更顯著，以有效地阻止低頻噪聲的傳輸。
如上所述，本發(fā)明人已發(fā)現(xiàn)在特定器件區(qū)中產(chǎn)生的噪聲通過諸如密封環(huán)的保護(hù)環(huán)被傳輸?shù)搅硪黄骷^(qū)，導(dǎo)致例如在另一器件區(qū)中的器件故障。在本發(fā)明中，在保護(hù)環(huán)形成區(qū)中形成非導(dǎo)電部件。非導(dǎo)電部件阻擋從第一器件區(qū)通過保護(hù)環(huán)到第二器件區(qū)的路徑中的導(dǎo)電，從而能夠可靠地阻止第一和第二器件區(qū)之間的噪聲傳播。
因此，根據(jù)本發(fā)明，可以有效地阻止通過介于兩個(gè)器件區(qū)之間的保護(hù)環(huán)的噪聲傳播。


從下面結(jié)合附圖的詳細(xì)說明將使本發(fā)明的上述及其他目的、優(yōu)點(diǎn)和特征更明顯，其中圖1是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的平面圖。
圖2是沿圖1的線I-I′的截面圖。
圖3是沿圖1的線II-II′的截面圖。
圖4是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。
圖5是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。
圖6是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖。
圖7是沿圖6的線I-I′的截面圖。
圖8是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的截面圖。
圖9是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖。
圖10是示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖。
圖11是示出了半導(dǎo)體器件的平面圖。
圖12是沿圖11的線I-I′的截面圖。
圖13是示出了半導(dǎo)體器件的平面圖。
具體實(shí)施例方式
現(xiàn)在將參考說明性實(shí)施例來描述本發(fā)明。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，使用本發(fā)明的講述可以完成許多選擇性的實(shí)施例，并且本發(fā)明不局限于用于說明性目的而說明的實(shí)施例。
下面將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。在所有這些附圖中，公共元件由相同的標(biāo)記表示，其描述被適當(dāng)?shù)厥÷浴?duì)于這些實(shí)施例，主要描述保護(hù)環(huán)是沿半導(dǎo)體襯底的邊緣形成的密封環(huán)的情況。但是，本發(fā)明不局限于這種情況，而是保護(hù)環(huán)可以被布置在襯底中的器件形成表面中的任意適當(dāng)?shù)膮^(qū)域中。這將在后面參考圖10進(jìn)行說明。
實(shí)施例1圖1是示出了本實(shí)施例中的半導(dǎo)體芯片的結(jié)構(gòu)的平面圖。圖1所示的半導(dǎo)體芯片100包括兩個(gè)器件區(qū)，即硅襯底101中的邏輯單元151(區(qū)域A)和模擬單元153(區(qū)域B)。半導(dǎo)體芯片100包括沿切割平面103包圍這些器件區(qū)的環(huán)形密封環(huán)區(qū)106。下面將描述密封環(huán)區(qū)106中形成的密封環(huán)105(圖2和3)是由三個(gè)層疊的環(huán)形導(dǎo)電栓塞構(gòu)成的示例性結(jié)構(gòu)。
圖2是沿圖1的線I-I′的截面圖，以及圖3是沿圖1的線II-II′的截面圖。圖2和3的每個(gè)示出了密封環(huán)區(qū)106和鄰近該區(qū)域的內(nèi)部電路的結(jié)構(gòu)。
圖1至3所示的半導(dǎo)體芯片100是包括如下結(jié)構(gòu)的半導(dǎo)體器件第一和第二器件區(qū)(邏輯單元151和模擬單元153)，其包括半導(dǎo)體襯底(硅襯底101)；形成在半導(dǎo)體襯底上的絕緣中間層(第一絕緣膜123、第二絕緣膜127、第三絕緣膜131、第四絕緣膜135、第五絕緣膜139和第六絕緣膜143)；以及在絕緣中間層中掩埋的導(dǎo)電膜(第一導(dǎo)電環(huán)125、第二導(dǎo)電環(huán)129、第三導(dǎo)電環(huán)133、第四導(dǎo)電環(huán)137、第五導(dǎo)電環(huán)141以及第六導(dǎo)電環(huán)145)。
包括環(huán)形保護(hù)環(huán)(密封環(huán)105)的半導(dǎo)體芯片100具有非導(dǎo)電部件104阻擋在保護(hù)環(huán)形成區(qū)(密封環(huán)區(qū)106)中形成的路徑導(dǎo)電的結(jié)構(gòu)，環(huán)形保護(hù)環(huán)(密封環(huán)105)包圍邏輯單元151或模擬單元153的周邊，該路徑從邏輯單元151通過密封環(huán)105到模擬單元153。在該實(shí)施例中，密封環(huán)105包圍邏輯單元151和模擬單元153的周邊。
密封環(huán)105沿硅襯底101的邊緣布置并包圍邏輯單元151和模擬單元153的周邊。密封環(huán)105包括沿硅襯底101的邊緣的多個(gè)環(huán)形導(dǎo)電膜，多個(gè)環(huán)形導(dǎo)電膜通過絕緣中間層層疊。
非導(dǎo)電部件104布置在邏輯單元151或模擬單元153附近。在該實(shí)施例中，密封環(huán)105在邏輯單元151和模擬單元153附近。非導(dǎo)電部件104具有直接在第一導(dǎo)電環(huán)125下面的整個(gè)區(qū)域上延伸的平面形狀。
在半導(dǎo)體芯片100中的密封環(huán)區(qū)106中，形成有接近硅襯底101的表面的第一擴(kuò)散層(p+擴(kuò)散層113)和與p+擴(kuò)散層的下表面接觸的第二擴(kuò)散層(n阱111)，第一擴(kuò)散層具有與硅襯底101相同的導(dǎo)電類型，第二擴(kuò)散層具有與硅襯底101相反的導(dǎo)電類型。密封環(huán)105與p+擴(kuò)散層113的表面接觸。p+擴(kuò)散層113的下表面和n阱111的下表面構(gòu)成非導(dǎo)電部件104。p+擴(kuò)散層113的側(cè)周邊被器件隔離膜121覆蓋和絕緣。
在該結(jié)構(gòu)中，密封環(huán)105包括通過絕緣中間層層疊的多個(gè)環(huán)形導(dǎo)電膜。在形成非導(dǎo)電部件104的區(qū)域中，密封環(huán)105包括連接到p+擴(kuò)散層113的表面的多個(gè)柱狀導(dǎo)電栓塞。在形成非導(dǎo)電部件104的區(qū)域中，在平面中導(dǎo)電栓塞可以被布置為對(duì)角的網(wǎng)格(diagonal lattice)。
在圖1至3中將進(jìn)一步詳細(xì)描述半導(dǎo)體芯片100。
如圖2和3所示，在半導(dǎo)體芯片100中，在硅襯底101(p襯底)上順序地形成第一絕緣膜123、第二絕緣膜127、第三絕緣膜131、第四絕緣膜135、第五絕緣膜139、第六絕緣膜143以及鈍化膜147。
邏輯單元151和模擬單元153包括在硅襯底101的表面附近的彼此相鄰的n阱111和p阱109。p阱109的端部在邏輯單元151或模擬單元153內(nèi)。
在包括n阱111的硅襯底101的表面上依次形成柵氧化膜117和柵電極119。在硅襯底101中的n阱111上的區(qū)域中設(shè)置用作源/漏區(qū)的p+擴(kuò)散層113和n+擴(kuò)散層115。此外，在p阱109上依次形成柵氧化膜117和柵電極119。在硅襯底101中的p阱109上的區(qū)域中設(shè)置用作源/漏區(qū)的n+擴(kuò)散層115和p+擴(kuò)散層113。p+擴(kuò)散層和n+擴(kuò)散層115被器件隔離膜121隔離。
p+擴(kuò)散層113、n+擴(kuò)散層115和柵電極119連接到連接栓塞124。連接栓塞124是掩埋在第一絕緣膜123中并貫穿第一絕緣膜123的導(dǎo)電栓塞。連接栓塞124的上表面連接到在第二絕緣膜127中掩埋的第一互連126。
在形成密封環(huán)105的區(qū)域(密封環(huán)區(qū)106)中，在硅襯底101(p襯底)的表面附近形成n阱111，并且與p阱109的表面接觸地形成p+擴(kuò)散層113。每個(gè)p+擴(kuò)散層113的側(cè)周邊被器件隔離膜121絕緣。設(shè)置在第一絕緣膜123中的第一導(dǎo)電環(huán)125連接到其底表面上的p+擴(kuò)散層113和其上表面上的第二導(dǎo)電環(huán)129的底部。在從第一導(dǎo)電環(huán)125朝著上層的方向中，順序地連接第二導(dǎo)電環(huán)129、第三導(dǎo)電環(huán)133、第四導(dǎo)電環(huán)137、第五導(dǎo)電環(huán)141和第六導(dǎo)電環(huán)145。密封環(huán)區(qū)106中的n阱111和模擬單元153中的p阱109被硅襯底101(p襯底)分開。
第二導(dǎo)電環(huán)129、第三導(dǎo)電環(huán)133、第四導(dǎo)電環(huán)137、第五導(dǎo)電環(huán)141和第六導(dǎo)電環(huán)145分別由掩埋在形成在第二絕緣膜127、第三絕緣膜131、第四絕緣膜135、第五絕緣膜139和第六絕緣膜143中的溝槽中的導(dǎo)電材料制成并貫穿這些絕緣膜。這些導(dǎo)電環(huán)由如銅(Cu)的金屬制成，并且可以通過適當(dāng)?shù)姆椒▉硇纬?，如單鑲嵌工藝和雙鑲嵌工藝。
連接栓塞124和第一導(dǎo)電環(huán)125布置在與硅襯底101上形成的層結(jié)構(gòu)(第一層)相同的水平面中，并且它們可以在一個(gè)工藝中由相同的材料形成。同樣，第一互連126和第二導(dǎo)電環(huán)129布置在與上面的層結(jié)構(gòu)相同的水平面中，并且它們可以在一個(gè)工藝中由相同的材料形成。
在由第一導(dǎo)電環(huán)125至第六導(dǎo)電環(huán)145構(gòu)成的密封環(huán)105和硅襯底101之間，有兩個(gè)pn結(jié)，也就是，(i)p+擴(kuò)散層113和n阱111之間的結(jié)；以及(ii)n阱111和硅襯底101之間的結(jié)。
在這些pn結(jié)部件中的結(jié)界面附近，形成載流子耗盡層，導(dǎo)致電容的產(chǎn)生。在該實(shí)施例中，這種電容串連排列在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中。因此，結(jié)作為非導(dǎo)電部件104，以及也可以減小公式(1)中的電容C的總和，導(dǎo)致路徑中的阻抗Z增加。
下面將描述用于制造如圖1至3所示的半導(dǎo)體芯片100的工藝。
可以通過使用例如如下所述的現(xiàn)有工藝，來制備半導(dǎo)體芯片100。首先，在硅襯底101上形成器件隔離膜121(STI淺溝槽隔離)。接下來，在硅襯底101上形成柵氧化膜117，如SiO2膜，然后其上形成柵電極119，如多晶硅膜，并且在硅襯底101上的給定區(qū)域中形成柵極。然后，在接近硅襯底101表面的預(yù)定位置形成p阱109和n阱111。而且，在p阱109和n阱111上接近硅襯底101表面的預(yù)定位置處，形成p+擴(kuò)散層113和n+擴(kuò)散層115。
隨后，在硅襯底101的整個(gè)上表面上淀積第一絕緣膜123，并且通過光刻形成掩模圖形，掩模圖形在要形成連接栓塞124和第一導(dǎo)電環(huán)125的第一絕緣膜123中的區(qū)域上具有開口。然后，要形成連接栓塞124和第一導(dǎo)電環(huán)125的區(qū)域被有選擇地除去。然后，在硅襯底101的整個(gè)上表面上形成用于連接栓塞124和第一導(dǎo)電環(huán)125的金屬膜。該金屬膜可以由例如作為層疊膜的阻擋金屬膜和填充凹部的鎢(W)膜構(gòu)成，該層疊膜從底部順序地形成鈦(Ti)膜和鈦氮化物(TiN)膜，鎢(W)膜與阻擋金屬膜接觸。然后通過例如CMP(化學(xué)機(jī)械拋光)除去第一絕緣膜123上的金屬膜。因此，形成連接栓塞124和第一導(dǎo)電環(huán)125。
接下來，在第一絕緣膜123的整個(gè)上表面上形成第二絕緣膜127。如上所述，有選擇地除去要形成第一互連126和第二導(dǎo)電環(huán)129的第二絕緣膜127中的區(qū)域，以形成凹部。然后，在第二絕緣膜127的整個(gè)上表面上順序地形成作為多層膜的阻擋金屬膜和填充凹部的Cu膜，該多層膜從底部順序地形成鉭(Ta)膜和鉭氮化物(TaN)膜，Cu膜與阻擋金屬膜接觸。而且，通過例如CMP除去第二絕緣膜127上形成的金屬膜。因此，形成第一互連126和第二導(dǎo)電環(huán)129。
同樣，通過鑲嵌工藝連續(xù)地形成第三絕緣膜131、第三導(dǎo)電環(huán)133、第四絕緣膜135、第四導(dǎo)電環(huán)137、第五絕緣膜139、第五導(dǎo)電環(huán)141、第六絕緣膜143和第六導(dǎo)電環(huán)145。然后，在第六導(dǎo)電環(huán)145的整個(gè)上表面上形成諸如多層膜的鈍化膜147，在該多層膜中從底部順序地形成SiN膜、SiO2膜、SiO2膜和SiN膜。在鈍化膜147中的比密封環(huán)105更靠近切割平面103的區(qū)域中，可以形成環(huán)形溝槽，其貫穿鈍化膜147并包圍密封環(huán)105的周邊。因此，在制造半導(dǎo)體芯片100中的切割步驟中，可以更可靠地阻止碎裂朝襯底內(nèi)部傳輸。如上所述，可以制備半導(dǎo)體芯片100。
第一絕緣膜123至第六絕緣膜143可以是例如SiO2膜。這些絕緣中間層可以是低介電常數(shù)膜。在此使用的低介電常數(shù)膜指具有例如3.5或以下的特定介電常數(shù)“k”的膜。這種膜的例子包括SiOC膜、氫聚硅氧烷膜、甲基聚硅氧烷膜、甲基氫聚硅氧烷膜和已被制成多孔的這些膜。低介電常數(shù)膜可以由有機(jī)聚合物制成。
在絕緣膜之間，也就是說，第一至第六絕緣膜123至143之間，可以形成諸如SiN膜的絕緣膜，其作為刻蝕停止膜或擴(kuò)散阻擋層。
接下來，將描述半導(dǎo)體芯片100的效果。
在半導(dǎo)體芯片100中，在作為形成密封環(huán)105的區(qū)域的密封環(huán)區(qū)106中形成非導(dǎo)電部件104。在非導(dǎo)電部件104中，作為密封環(huán)105的底層的第一導(dǎo)電環(huán)125通過p+擴(kuò)散層113連接到n阱111，n阱111具有與硅襯底101相反的導(dǎo)電類型。在第一導(dǎo)電環(huán)125和硅襯底101之間，形成作為非導(dǎo)電部件104的pn結(jié)。密封環(huán)105和硅襯底101被非導(dǎo)電部件104中的電容結(jié)隔離，導(dǎo)致耗盡層在該結(jié)中擴(kuò)展。因此，由公式(1)表示的阻抗會(huì)增加，以阻止噪聲傳播。而且，連接到第一導(dǎo)電環(huán)125的p+擴(kuò)散層113的側(cè)周邊被器件隔離膜121隔離并與硅襯底101絕緣。還能夠阻擋從p+擴(kuò)散層113的橫向側(cè)邊通過硅襯底101的噪聲傳播路徑。
因此，它可以阻止邏輯單元151中產(chǎn)生的噪聲通過例如依次從硅襯底101、密封環(huán)105和硅襯底101的路徑傳輸?shù)侥M單元153。因此，可以防止模擬單元153中的器件發(fā)生故障。
在該實(shí)施例中，在邏輯單元151和模擬單元153附近，在p+擴(kuò)散層113和n阱111之間以及在n阱111和硅襯底101(p襯底)之間，有用作非導(dǎo)電部件104且導(dǎo)電類型相反的兩個(gè)結(jié)。因此，如后面在實(shí)施例2和3(圖4和5)中所述，與存在導(dǎo)電類型相反的一個(gè)部件的結(jié)構(gòu)相比較，可以更可靠地阻止低頻噪聲傳輸?shù)侥M單元153。
在后面描述的實(shí)施例2和3中，在邏輯單元151和模擬單元153附近的區(qū)域中包括非導(dǎo)電部件104。因此，與非導(dǎo)電部件104僅僅形成在模擬單元153附近的區(qū)域中的結(jié)構(gòu)相比，在從邏輯單元151至模擬單元153的路徑中可以串聯(lián)排列更多非導(dǎo)電部件104，如后面的實(shí)施例4至6所述。
在該實(shí)施例中，在具有與硅襯底101的表面相反的導(dǎo)電類型的擴(kuò)散層下面形成的非導(dǎo)電部件104是n阱111和硅襯底101(p襯底)之間的結(jié)平面。因此，非導(dǎo)電部件104中的結(jié)電容小于非導(dǎo)電部件104是n+擴(kuò)散層115和硅襯底101之間的結(jié)平面的結(jié)構(gòu)中的結(jié)電容，如后面的實(shí)施例3所述。
如上所述，在半導(dǎo)體芯片100中，在從邏輯單元151通過密封環(huán)105到模擬單元153的導(dǎo)電路徑中串聯(lián)地排列多達(dá)四個(gè)非導(dǎo)電部件104。而且，作為一個(gè)非導(dǎo)電部件104的pn結(jié)中的電容可以被適當(dāng)?shù)販p小，以適當(dāng)?shù)販p小上述公式(1)中的C。因此，該路徑中的電容C的總和可以被有效地減小，以適當(dāng)?shù)卦黾幼杩筞。當(dāng)上述公式(1)中的ω較小時(shí)，該效果是顯著的，導(dǎo)致更有效地減少半導(dǎo)體芯片100中的低頻噪聲的傳輸。
在半導(dǎo)體芯片100中，可以在與邏輯單元151和模擬單元153中形成的p+擴(kuò)散層113同時(shí)的一個(gè)步驟中形成作為非導(dǎo)電部件104的p+擴(kuò)散層113。而且，也可以在與邏輯單元151和模擬單元153中形成的n阱111同時(shí)的一個(gè)步驟中形成作為非導(dǎo)電部件104的n阱111。因此，可以容易地制造該結(jié)構(gòu)，而沒有用于形成非導(dǎo)電部件104的任何附加的制造步驟。
此外，在半導(dǎo)體芯片100中，非導(dǎo)電部件104形成在要形成密封環(huán)105的整個(gè)區(qū)域上。因此，與后面描述的實(shí)施例4至6相比，可以進(jìn)一步簡(jiǎn)化器件結(jié)構(gòu)，導(dǎo)致器件的制造更容易。
在密封環(huán)105的整個(gè)周邊中，密封環(huán)105與硅襯底101的表面接觸。因此，在半導(dǎo)體100中的切割平面103的整個(gè)周邊中，與后面描述的實(shí)施例7相比，合適地確保了其作為密封環(huán)的功能。而且，密封環(huán)105的整個(gè)上表面被鈍化膜147覆蓋。這可以防止切割過程中產(chǎn)生的碎裂到達(dá)在密封環(huán)105的內(nèi)部布置的邏輯單元151或模擬單元153。此外，保護(hù)了半導(dǎo)體芯片100免受來自外部氣氛的濕氣或離子的影響。
由于密封環(huán)105與硅襯底101的表面接觸，因此即使當(dāng)如實(shí)施例7所述在制造密封環(huán)105中采用等離子體，電荷也可以釋放到硅襯底。因此，可以防止由于這種制造工藝引起的密封環(huán)105中的電荷存儲(chǔ)。因此，在充分地保證作為密封環(huán)105的功能的同時(shí)，可以防止邏輯單元151和模擬單元153之間的噪聲傳播并且可以增加制造中的可靠性。
因此，由于在半導(dǎo)體芯片100中減小由密封環(huán)105造成的數(shù)字噪聲的芯片內(nèi)散布，因此，該芯片可以被適當(dāng)?shù)赜糜诶缇哂袛?shù)字區(qū)和模擬區(qū)在一起的半導(dǎo)體集成電路。
在圖2和3中，已描述了密封環(huán)區(qū)106中的n阱111和邏輯單元151或模擬單元153中的p阱109被隔離的結(jié)構(gòu)，但是這些部件可以彼此接觸。在n阱111和p阱109被硅襯底101(p襯底)隔離的結(jié)構(gòu)中，如圖2和3所示，n阱111的橫向側(cè)中的pn結(jié)部件變?yōu)閚阱111和硅襯底101(p襯底)之間的結(jié)，以致與pn結(jié)中的n阱111和p阱109接觸的結(jié)構(gòu)相比，可以減小結(jié)電容。因此，邏輯單元151和模擬單元153之間的阻抗可以被更有效地增加，以更有效地阻止通過n阱111的橫向側(cè)的噪聲傳播。
在圖2和3中，示出了在第一導(dǎo)電環(huán)125的每一個(gè)中形成p+擴(kuò)散層113的結(jié)構(gòu)。但是，可以形成一個(gè)公共的p+擴(kuò)散層113，用于這些第一導(dǎo)電環(huán)125。通過對(duì)各第一導(dǎo)電環(huán)125隔離地形成p+擴(kuò)散層113，增加阻抗的效果可以更顯著。
在圖2和3中，示出了在由多個(gè)(在該實(shí)施例中為三個(gè))環(huán)形導(dǎo)電部件構(gòu)成的密封環(huán)105的整個(gè)底表面上形成一個(gè)n阱111的結(jié)構(gòu)。n阱111可以隔離地形成在每個(gè)p+擴(kuò)散層113的下面。因此，邏輯單元151和模擬單元153之間的噪聲傳播可以被更有效地阻止。
在圖2和3中，示出了在第一絕緣膜123中形成環(huán)形凹部以及在該凹部中掩埋第一導(dǎo)電環(huán)125的結(jié)構(gòu)。在此，在該實(shí)施例和其它實(shí)施例中，在第一絕緣膜123中的多個(gè)柱形凹部以及用于形成連接栓塞124的凹部可以是等角地，在各凹部中可以掩埋多個(gè)柱狀導(dǎo)電栓塞，其連接第二導(dǎo)電環(huán)129以及具有與第一導(dǎo)電環(huán)125相同的截面形狀(圖2和3)。使用柱狀的導(dǎo)電栓塞代替第一導(dǎo)電環(huán)125，在第一絕緣膜123的層中可以增加密封環(huán)105的電阻，從而能夠更可靠地阻止低頻噪聲傳輸?shù)侥M單元153。
當(dāng)在第一絕緣膜123中使用柱狀的導(dǎo)電栓塞代替第一導(dǎo)電環(huán)125時(shí)，多個(gè)導(dǎo)電栓塞可以被布置為對(duì)角的網(wǎng)格，如在平面中交錯(cuò)的(棋盤格花紋)網(wǎng)格。因此，第一絕緣膜123的層也可以更有效地用作密封環(huán)105。
在下面的實(shí)施例中，將主要描述不同于實(shí)施例1中的各方面。
實(shí)施例2在實(shí)施例1所描述的半導(dǎo)體芯片中，密封環(huán)區(qū)106可以具有下列截面結(jié)構(gòu)。在本實(shí)施例中，也可以參考圖1描述半導(dǎo)體芯片中的平面結(jié)構(gòu)。圖4是示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。盡管圖4示出了沿圖1的線II-II′的截面圖，對(duì)應(yīng)于實(shí)施例1中的圖3，但是I-I′截面可以具有圖4中的結(jié)構(gòu)，其中圖4中的模擬單元153是邏輯單元151。
如圖4所示，本實(shí)施例的半導(dǎo)體器件包括擴(kuò)散層(n+擴(kuò)散層115和n阱111)，其具有與硅襯底101相反的導(dǎo)電類型，接近硅襯底的表面，并且密封環(huán)105連接到n+擴(kuò)散層115的表面。而且，n阱111中的結(jié)平面是非導(dǎo)電部件104。
在該結(jié)構(gòu)中，密封環(huán)105包括多個(gè)導(dǎo)電環(huán)(第一導(dǎo)電環(huán)125至第六導(dǎo)電環(huán)145)，其通過第一絕緣膜123至第六絕緣膜143相鄰。在形成非導(dǎo)電部件104的區(qū)域中，密封環(huán)105包括連接到n阱111的表面的多個(gè)柱狀導(dǎo)電栓塞。在形成非導(dǎo)電部件104的區(qū)域中，在平面中導(dǎo)電栓塞可以被布置為對(duì)角的網(wǎng)格。
更具體地說，邏輯單元151和模擬單元153可以具有如實(shí)施例1所述的截面結(jié)構(gòu)。如圖4所示，密封環(huán)區(qū)106的基本結(jié)構(gòu)如圖2和3所示，除了在硅襯底101中的n阱上形成n+擴(kuò)散層115代替p+擴(kuò)散層113以及第一導(dǎo)電環(huán)125的底部連接到形成n+擴(kuò)散層115的硅襯底101的表面之外。各n+擴(kuò)散層115的橫向周邊被器件隔離膜121覆蓋并且被彼此隔離。
后面在實(shí)施例3和6中描述的圖4和圖5中，示出了為每個(gè)第一導(dǎo)電環(huán)125形成隔離的n+擴(kuò)散層115的結(jié)構(gòu)，但是可以為各第一導(dǎo)電環(huán)125形成公共的n+擴(kuò)散層115。通過為每個(gè)第一導(dǎo)電環(huán)125形成隔離的n+擴(kuò)散層115，增加阻抗的效果可以更顯著。
圖4示出了在多個(gè)(在圖4中為三個(gè))n+擴(kuò)散層115的整個(gè)區(qū)域下面延伸的一個(gè)n阱111的結(jié)構(gòu)，但是如實(shí)施例1所述，可以在每個(gè)n+擴(kuò)散層115的下面隔離地形成n阱111。因此，可以更有效地阻止邏輯單元151和模擬單元153之間的噪聲傳播。
此外，在該實(shí)施例中，密封環(huán)105的底部，也就是，第一導(dǎo)電環(huán)125的底部與硅襯底101的表面接觸，其中硅襯底101的表面包括具有與硅襯底101(p襯底)相反導(dǎo)電類型的n+擴(kuò)散層115。在n+擴(kuò)散層115下面的n阱111和硅襯底101(p襯底)之間形成結(jié)，作為非導(dǎo)電部件104。通過pn結(jié)形成的兩個(gè)非導(dǎo)電部件104串聯(lián)地布置在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中，密封環(huán)105和硅襯底101被非導(dǎo)電部件104中的電容結(jié)隔離，從而可以增加阻抗，以阻止噪聲傳播，如實(shí)施例1所述。
而且，將該實(shí)施例的結(jié)構(gòu)與下面的實(shí)施例3的結(jié)構(gòu)相比較，實(shí)施例3(圖5)包括直接在第一導(dǎo)電環(huán)125下面的硅襯底101(p襯底)的表面附近的n+擴(kuò)散層115，而本實(shí)施例(圖4)除n擴(kuò)散層115之外還包括n阱111。n阱111和硅襯底101之間的電容小于n+擴(kuò)散層115和硅襯底101之間的電容。因此與實(shí)施例3相比，圖4所示的結(jié)構(gòu)可以減小結(jié)電容。因此，本實(shí)施例具有如下特征通過非導(dǎo)電部件104可以更有效地增加阻抗，導(dǎo)致更可靠地阻止噪聲傳播。
此外，在圖4中，密封環(huán)區(qū)106中的n阱111和邏輯單元151或模擬單元153中的p阱109被隔離，如圖2和3。因此，與n阱111和p阱109接觸以形成pn結(jié)的結(jié)構(gòu)相比較，可以減小結(jié)電容。因此，可以更有效地增加邏輯單元151和模擬單元153之間的阻抗。
實(shí)施例3在實(shí)施例1中描述的半導(dǎo)體芯片中，密封環(huán)區(qū)106可以具有下列截面結(jié)構(gòu)。此外，在本實(shí)施例中，也可以參考圖1描述半導(dǎo)體芯片中的平面結(jié)構(gòu)。圖5是示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。盡管圖5示出了沿圖1的線II-II′的截面圖，其對(duì)應(yīng)于實(shí)施例1中的圖3，但是I-I′截面可以具有圖5中的結(jié)構(gòu)，其中圖5中的模擬單元153是邏輯單元151。
如圖5所示，在本實(shí)施例的半導(dǎo)體器件中，密封環(huán)區(qū)106具有如實(shí)施例2中的半導(dǎo)體芯片那樣的基本結(jié)構(gòu)，除了在硅襯底101中不形成n阱111之外。
此外，在該實(shí)施例中，密封環(huán)105的底部，也就是，第一導(dǎo)電環(huán)125的底部與硅襯底101的表面接觸，硅襯底101的表面包括具有與硅襯底101(p襯底)相反導(dǎo)電類型的n+擴(kuò)散層115。在n+擴(kuò)散層115和硅襯底101(p襯底)之間形成的結(jié)，作為非導(dǎo)電部件104。因此，在該實(shí)施例中，如在實(shí)施例2中，在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中串聯(lián)地布置通過pn結(jié)形成的兩個(gè)非導(dǎo)電部件104，并且密封環(huán)105和硅襯底101被非導(dǎo)電部件104中的電容結(jié)隔離，從而能夠增加阻抗，以阻止噪聲傳播。
在圖5中，為多個(gè)第一導(dǎo)電環(huán)125的每一個(gè)形成n+擴(kuò)散層115。因此，與在多個(gè)第一導(dǎo)電環(huán)125的整個(gè)區(qū)域下面形成一個(gè)n+擴(kuò)散層115的結(jié)構(gòu)相比，增加阻抗的效果可以更顯著。
此外，在該實(shí)施例中，p阱109不在密封環(huán)區(qū)106上延伸，而是在邏輯單元151或模擬單元153處終止。而且，用作非導(dǎo)電部件104的pn結(jié)平面是n+擴(kuò)散層115和硅襯底101(p襯底)之間的結(jié)平面。如果p阱109在密封環(huán)區(qū)106上延伸，那么pn結(jié)平面是n+擴(kuò)散層115和p阱109之間的結(jié)平面。相反，在該實(shí)施例中，通過不形成p阱109，而是形成n+擴(kuò)散層115和硅襯底101(p襯底)之間的結(jié)平面，可以進(jìn)一步減小結(jié)電容。因此，可以更有效地增加阻抗，以更可靠地阻止噪聲傳播。
實(shí)施例4盡管在實(shí)施例1至3中在整個(gè)密封環(huán)區(qū)106上形成非導(dǎo)電部件104，但是圖3至5所示的非導(dǎo)電部件104可以形成在至少邏輯單元151或模擬單元153的附近。將參考在模擬單元153附近形成非導(dǎo)電部件104的結(jié)構(gòu)，來具體地描述本實(shí)施例和后面的實(shí)施例。而且，在本實(shí)施例中，將描述具有如實(shí)施例1所述的非導(dǎo)電部件104的結(jié)構(gòu)。后面在實(shí)施例5或6中將分別描述非導(dǎo)電部件104是如實(shí)施例2或3所述那樣的半導(dǎo)體芯片。
圖6是示出了根據(jù)本實(shí)施例的半導(dǎo)體芯片的結(jié)構(gòu)的平面圖。圖6所示的半導(dǎo)體芯片具有如實(shí)施例1中的半導(dǎo)體芯片100(圖1)所述的基本結(jié)構(gòu)，除了密封環(huán)區(qū)106包括第一區(qū)域106a和第二區(qū)域106b之外，其中第一區(qū)域106a具有后面的圖7所示的截面結(jié)構(gòu)，第二區(qū)域106b具有如上所述的圖3所示的截面結(jié)構(gòu)。第一區(qū)域106a是沒有非導(dǎo)電部件104的區(qū)域，而第二區(qū)域106b是包括非導(dǎo)電部件104的區(qū)域。
圖7是沿圖6的線I-I′的截面圖。圖7示出了第一區(qū)域106a的截面結(jié)構(gòu)。在圖7中，從邏輯單元151到密封環(huán)區(qū)106，在硅襯底101的上表面附近形成p阱109。形成與p阱109的表面接觸的p+擴(kuò)散層113。p+擴(kuò)散層113中的橫向周邊被器件隔離膜121彼此隔離。第一導(dǎo)電環(huán)125的底部與具有p+擴(kuò)散層113的硅襯底101的表面接觸。
在圖7所示的半導(dǎo)體芯片中，II-II′截面具有參考實(shí)施例1中的圖3描述的結(jié)構(gòu)。圖3中的密封環(huán)區(qū)106對(duì)應(yīng)于該實(shí)施例中的第二區(qū)域106b。
此外，參考圖6，例如，第二區(qū)域106b可以形成在鄰近模擬單元153的區(qū)域中。而且，除鄰近模擬單元153的區(qū)域之外，還可以優(yōu)選地形成在隔開預(yù)定距離的區(qū)域中，例如，襯底平面中的邏輯單元151和模擬單元153之間的最小裕度。
更具體地說，假定在襯底平面中邏輯單元151的端部和模擬單元153的端部之間的最小距離是L，那么第二區(qū)域106b延伸至一位置，該位置距離鄰近模擬單元153的區(qū)域和模擬單元153的端部約為長(zhǎng)度L。因此，可以更可靠地阻止邏輯單元151中產(chǎn)生的噪聲經(jīng)由密封環(huán)105傳輸?shù)侥M單元153。
在本實(shí)施例的結(jié)構(gòu)中，密封環(huán)區(qū)106是在鄰近模擬單元153的區(qū)域中及其附近的包括非導(dǎo)電部件104的第二區(qū)域106b。因此，通過密封環(huán)105的噪聲傳播可以被阻止，如實(shí)施例1。
在本實(shí)施例中，在第一導(dǎo)電環(huán)125和硅襯底101之間，第二區(qū)域106b包括用作導(dǎo)電類型相反的非導(dǎo)電部件104的兩個(gè)結(jié)平面，它們?cè)趐+擴(kuò)散層113和n阱111之間，和在n阱111和硅襯底101(p襯底)之間。因此，由兩個(gè)pn結(jié)形成的兩個(gè)非導(dǎo)電部件104被串聯(lián)地布置在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中。因此，與如后面描述的實(shí)施例5和6的路徑中形成導(dǎo)電類型相反的一個(gè)部件的結(jié)構(gòu)相比，可以更可靠地阻止低頻噪聲傳輸?shù)侥M單元153。
實(shí)施例5實(shí)施例2(圖4)中描述的結(jié)構(gòu)可以應(yīng)用于實(shí)施例4中鄰近模擬單元153的區(qū)域中及其附近形成的第二區(qū)域106b。
此外，在該結(jié)構(gòu)中，密封環(huán)區(qū)106包括鄰近模擬單元153的區(qū)域中及其附近的非導(dǎo)電部件104。因此，在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中有由pn結(jié)形成的一個(gè)非導(dǎo)電部件104。因此，如實(shí)施例4所述，可以阻止通過密封環(huán)105的噪聲傳播。
將本實(shí)施例的結(jié)構(gòu)與實(shí)施例6比較，在實(shí)施例6中，在直接在第一導(dǎo)電環(huán)125下面的硅襯底101的表面附近有n+擴(kuò)散層115，而在本實(shí)施例中不僅有n+擴(kuò)散層115而且有n阱111。因此，與實(shí)施例6相比，該實(shí)施例中的結(jié)電容可以更小。也就是，在該結(jié)構(gòu)中，可以通過形成非導(dǎo)電部件104顯著地增加阻抗。因此，可以更可靠地阻止噪聲傳播。
實(shí)施例6實(shí)施例3(圖5)中描述的結(jié)構(gòu)可以應(yīng)用于實(shí)施例4中鄰近模擬單元153的區(qū)域中及其附近形成的第二區(qū)域106b。
此外，在該結(jié)構(gòu)中，密封環(huán)區(qū)106包括鄰近模擬單元153的區(qū)域中及其附近的非導(dǎo)電部件104。因此，在從邏輯單元151通過密封環(huán)105到模擬單元153的路徑中有由pn結(jié)形成的一個(gè)非導(dǎo)電部件104。因此，如實(shí)施例4和5所述，可以阻止通過密封環(huán)105的噪聲傳播。
實(shí)施例7在以上實(shí)施例中，通過在邏輯單元151和模擬單元153之間的導(dǎo)電路徑中形成用作非導(dǎo)電部件104的pn結(jié)來增加阻抗，以使邏輯單元151和模擬單元153之間的路徑是非導(dǎo)電的。只要非導(dǎo)電部件104可以阻擋從邏輯單元151通過密封環(huán)105到模擬單元153的導(dǎo)電路徑，則它可以具有任意結(jié)構(gòu)，具體地可以具有如下結(jié)構(gòu)，即密封環(huán)105具有掩埋在絕緣膜中的缺口(defective)部件。
本實(shí)施例的半導(dǎo)體芯片也具有實(shí)施例4至6中的圖6所示的平面形狀。而且，圖6中的I-I′截面的結(jié)構(gòu)如參考圖7所述，而II-II′截面的結(jié)構(gòu)如圖8所示。圖8示出了根據(jù)本實(shí)施例的半導(dǎo)體芯片的結(jié)構(gòu)的截面圖。
如圖8所示，包含非導(dǎo)電部件104的第二區(qū)域106b在邏輯單元151或模擬單元153附近(在本實(shí)施例中，模擬單元153)。
密封環(huán)區(qū)106中的包括非導(dǎo)電部件104的第二區(qū)域106b中，硅襯底101和密封環(huán)105被第一絕緣膜123隔離，并且第一絕緣膜123構(gòu)成非導(dǎo)電部件104。而且，在除了包括非導(dǎo)電部件104的第二區(qū)域106b以外的區(qū)域(第一區(qū)域106a)中，密封環(huán)105連接到硅襯底101。
更具體地說，第二區(qū)域106b的基本結(jié)構(gòu)如對(duì)圖7所示的第一區(qū)域106a所述，除了p阱109終止在模擬單元153內(nèi)以及在第二區(qū)域106b中不形成第一導(dǎo)電環(huán)125之外。在第二區(qū)域106b中，密封環(huán)105的底部是鄰近于第一絕緣膜123的第二導(dǎo)電環(huán)129，并且用作非導(dǎo)電部件104的第一絕緣膜123介于密封環(huán)105和硅襯底101之間。密封環(huán)105和硅襯底101被第一絕緣膜123絕緣。
此外，在本實(shí)施例中，可以在鄰近模擬單元153的區(qū)域中形成第二區(qū)域106b，如實(shí)施例4所述。而且，除鄰近模擬單元153的區(qū)域之外，還可以優(yōu)選地形成在隔開預(yù)定距離的區(qū)域中，例如襯底平面中的邏輯單元151和模擬單元153之間的最小裕度。
下面將描述根據(jù)本實(shí)施例(圖6至8)的半導(dǎo)體芯片的效果。
本實(shí)施例的半導(dǎo)體芯片包括第一絕緣膜123的層中的部分地缺口的第一導(dǎo)電環(huán)125。具體地，如圖8所示，由第二區(qū)域106b限定形成密封環(huán)105的密封環(huán)區(qū)106，第二區(qū)域106b包括鄰近模擬單元153的區(qū)域中及其附近的非導(dǎo)電部件104。在第二區(qū)域106b中，密封環(huán)105的底部與第一絕緣膜123接觸，從而密封環(huán)105和硅襯底101不通過第一導(dǎo)電環(huán)125連接，而是被第一絕緣膜123絕緣，也就是不導(dǎo)電。因此，非導(dǎo)電部件104可以是在上面的公式(1)中具有大R的區(qū)域，以增加阻抗Z。因此，該結(jié)構(gòu)可以阻止邏輯單元151中產(chǎn)生的噪聲例如通過由硅襯底101、密封環(huán)105和硅襯底101順序地構(gòu)成的路徑傳送到模擬單元153。因此，可以阻止模擬單元153中的器件發(fā)生故障。
密封環(huán)105僅僅在第二區(qū)域106b中與硅襯底101不接觸，而在第一區(qū)域106a中，第一導(dǎo)電環(huán)125與硅襯底101中的p+擴(kuò)散層113的表面接觸。而且，有缺口的導(dǎo)電環(huán)僅僅是第二區(qū)域106b中的第一導(dǎo)電環(huán)125，而另一導(dǎo)電環(huán)環(huán)形地形成在整個(gè)周邊上。因此，在半導(dǎo)體芯片100中的切割平面103的整個(gè)周邊上適當(dāng)?shù)卮_保了作為密封環(huán)的功能。
盡管技術(shù)領(lǐng)域是不同的，但是日本未決公開專利公開No.2002-270608描述了一種半導(dǎo)體集成電路器件，其包括構(gòu)成防潮環(huán)的導(dǎo)體圍欄。該半導(dǎo)體集成電路器件包括在硅襯底中掩埋的絕緣膜。該導(dǎo)體圍欄通過諸如整個(gè)周邊上的多晶硅的導(dǎo)體區(qū)連接到絕緣膜。
在研究之后，本發(fā)明人發(fā)現(xiàn)在用于以上結(jié)構(gòu)的制造工藝中可能發(fā)生元件的損壞，如構(gòu)成導(dǎo)體圍欄的Cu膜或絕緣膜的碎裂。這看起來是因?yàn)閷?duì)于導(dǎo)體圍欄連接到整個(gè)周邊上的絕緣膜的結(jié)構(gòu)，電荷不能從導(dǎo)體圍欄逃逸，從而電荷易于存儲(chǔ)在導(dǎo)體圍欄中，例如，在制造工藝中的等離子體輻射過程中，這種存儲(chǔ)的電荷易于在元件中引起損壞。
相反，在本實(shí)施例(圖6至8)的半導(dǎo)體芯片中，在鄰近模擬單元153的區(qū)域中及其附近，密封環(huán)區(qū)106是第一區(qū)域106a。在第一區(qū)域106a中，第一導(dǎo)電環(huán)125連接到具有與硅襯底101相同導(dǎo)電類型的區(qū)域，具體地，連接到包括p+擴(kuò)散層113的硅襯底101的表面。因此，即使當(dāng)在用于形成密封環(huán)105的工藝中使用等離子體，也可以阻止密封環(huán)105內(nèi)的電荷存儲(chǔ)，以有效地將電荷釋放到硅襯底101。因此，在該結(jié)構(gòu)中，可以阻止從邏輯單元151到模擬單元153的噪聲傳播，并且可以進(jìn)一步增加制作穩(wěn)定性。因此，在該半導(dǎo)體芯片100中，可以可靠地阻止由于制造工藝引起的元件損壞。
實(shí)施例8在以上實(shí)施例中，已描述了密封環(huán)105是鄰近模擬單元153的區(qū)域中及其附近的環(huán)狀閉合環(huán)的半導(dǎo)體芯片，用作阻擋密封環(huán)105和硅襯底101之間的導(dǎo)電的非導(dǎo)電部件104的區(qū)域在平面方向上在襯底中延伸。但是，密封環(huán)105可以是部分地有缺口圓圈，并且該結(jié)構(gòu)可以包括在硅襯底101的法線中切割密封環(huán)105的絕緣中間層，作為非導(dǎo)電部件104。
具體地，在第二區(qū)域106b中，密封環(huán)105包括在相互隔離的第一絕緣膜123至第六絕緣膜143中掩埋的多個(gè)柱狀導(dǎo)體，并且多個(gè)柱狀導(dǎo)體在平面中布置為對(duì)角的網(wǎng)格。隔離多個(gè)柱狀導(dǎo)體的第一絕緣膜123至第六絕緣膜143是在上面的公式(1)中具有大R值的區(qū)域，其作為非導(dǎo)電部件104。
另外地，本實(shí)施例的結(jié)構(gòu)可以與如上所述的實(shí)施例1至7的任意一個(gè)結(jié)合，以更可靠地阻止噪聲傳播。
圖9是示出了這種半導(dǎo)體芯片的結(jié)構(gòu)的平面圖。在圖9所示的半導(dǎo)體芯片中，在第二區(qū)域106b中，從頂部到底部切割密封環(huán)105。在第二區(qū)域106b中，具有圖3至6所示的截面形狀的條狀環(huán)形導(dǎo)體被布置為對(duì)角的網(wǎng)格，具體地，交錯(cuò)的(棋盤格花紋)網(wǎng)格。
盡管已參考附圖描述了本發(fā)明的一些實(shí)施例，但是這些僅僅是說明性的，可以采用除如上所述結(jié)構(gòu)以外的各種結(jié)構(gòu)。
例如，盡管上面的實(shí)施例已描述了密封環(huán)105是三個(gè)環(huán)形導(dǎo)體的密封環(huán)105，但是密封環(huán)105中的環(huán)形導(dǎo)體的數(shù)目沒有限制，并且可以適當(dāng)?shù)剡x擇該數(shù)目。通過采用密封環(huán)105包括多個(gè)，特別是三個(gè)或以上環(huán)形導(dǎo)體的結(jié)構(gòu)，甚至在形成非導(dǎo)電部件104時(shí)，也可以更有效地展現(xiàn)出其作為密封環(huán)105的基本功能。
盡管以上實(shí)施例已描述了在切割平面103內(nèi)沿切割平面103形成密封環(huán)105的結(jié)構(gòu)，但是密封環(huán)105不是必需沿切割平面103形成，如后面參考圖10所述。
雖然上面的實(shí)施例已描述了密封環(huán)105包圍邏輯單元151和模擬單元153的周邊的結(jié)構(gòu)，但是半導(dǎo)體芯片可以采用上述實(shí)施例的任意結(jié)構(gòu)，其中半導(dǎo)體芯片包括包圍邏輯單元151和模擬單元153的至少一個(gè)的保護(hù)環(huán)。
具體地，可以采用圖10所示的結(jié)構(gòu)，其中在保護(hù)環(huán)的外面布置包圍邏輯單元151和模擬單元153的周邊的環(huán)形保護(hù)環(huán)。而且，上述實(shí)施例中描述的任意結(jié)構(gòu)可以應(yīng)用于形成保護(hù)環(huán)的區(qū)域，作為密封環(huán)106。此外，在這種結(jié)構(gòu)中，在鄰近模擬單元153的區(qū)域中及其附近可以形成至少一個(gè)非導(dǎo)電部件104，以阻止噪聲從邏輯單元151通過密封環(huán)105傳送到模擬單元153。
盡管上述實(shí)施例已描述了邏輯單元151和模擬單元153包括互補(bǔ)的場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)，但是邏輯單元151或模擬單元153的結(jié)構(gòu)不局限于此。而且，盡管上述實(shí)施例已描述了邏輯單元151和模擬單元153形成為硅襯底101中的器件區(qū)并且形成包圍至少邏輯單元151的周邊的保護(hù)環(huán)的結(jié)構(gòu)，但是器件區(qū)不局限于邏輯單元151或模擬單元153，并且可以采用如下的替換結(jié)構(gòu)，其中存在會(huì)發(fā)生噪聲傳播問題的至少一個(gè)器件區(qū)，并且在被保護(hù)環(huán)包圍的區(qū)域內(nèi)形成該區(qū)域和另一個(gè)器件區(qū)中的至少一個(gè)。
很顯然本發(fā)明不局限于上述實(shí)施例，在不脫離本發(fā)明的范圍和精神的條件下可以進(jìn)行改進(jìn)和改變。
權(quán)利要求
1.一種具有第一和第二器件區(qū)的半導(dǎo)體器件，包括半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成的絕緣中間層，以及由所述絕緣中間層中掩埋的導(dǎo)電膜構(gòu)成并包圍所述第一器件區(qū)的周邊的環(huán)形保護(hù)環(huán)，其中在保護(hù)環(huán)形成區(qū)中形成非導(dǎo)電部件，非導(dǎo)電部件阻擋從所述第一器件區(qū)通過所述保護(hù)環(huán)至所述第二器件區(qū)的路徑中的導(dǎo)電。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述非導(dǎo)電部件形成在所述第一或所述第二器件區(qū)的附近。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述保護(hù)環(huán)包圍所述第一和所述第二器件區(qū)的周邊。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述保護(hù)環(huán)包括通過所述絕緣中間層彼此相鄰的多個(gè)導(dǎo)電膜。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中在所述保護(hù)環(huán)形成區(qū)中，在包括所述非導(dǎo)電部件的區(qū)域中，所述半導(dǎo)體襯底和所述保護(hù)環(huán)被構(gòu)成所述非導(dǎo)電部件的絕緣膜隔離，而在除了包括所述非導(dǎo)電部件的所述區(qū)域之外的區(qū)域中，所述保護(hù)環(huán)與所述半導(dǎo)體襯底連接。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底的表面附近，設(shè)置具有與所述半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的擴(kuò)散層；所述保護(hù)環(huán)連接到所述擴(kuò)散層的表面；以及所述擴(kuò)散層中的結(jié)平面構(gòu)成所述非導(dǎo)電部件。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中所述保護(hù)環(huán)包括通過所述絕緣中間層彼此相鄰的多個(gè)導(dǎo)電膜；在包括所述非導(dǎo)電部件的區(qū)域中，所述保護(hù)環(huán)包括連接到所述擴(kuò)散層的所述表面的多個(gè)柱狀導(dǎo)電栓塞；以及在包括所述非導(dǎo)電部件的所述區(qū)域中，所述導(dǎo)電栓塞在平面中布置為對(duì)角的網(wǎng)格。
8.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中所述擴(kuò)散層遠(yuǎn)離所述第一和第二器件區(qū)中設(shè)置的擴(kuò)散層。
9.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底的表面附近，設(shè)置具有與所述半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的擴(kuò)散層；所述保護(hù)環(huán)連接到所述擴(kuò)散層的表面；以及所述擴(kuò)散層中的結(jié)平面構(gòu)成所述非導(dǎo)電部件。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底的表面附近形成具有與所述半導(dǎo)體襯底的導(dǎo)電類型相同的導(dǎo)電類型的第一擴(kuò)散層；與所述第一擴(kuò)散層的底表面相接觸地形成具有與所述半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的第二擴(kuò)散層；所述第一擴(kuò)散層的橫向周邊被絕緣；所述保護(hù)環(huán)連接到所述第一擴(kuò)散層的表面；以及所述第一擴(kuò)散層的所述底表面和所述第二擴(kuò)散層的底表面構(gòu)成所述非導(dǎo)電部件。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述保護(hù)環(huán)包括通過所述絕緣中間層彼此相鄰的多個(gè)導(dǎo)電膜；在包括所述非導(dǎo)電部件的區(qū)域中，所述保護(hù)環(huán)包括連接到所述第一擴(kuò)散層的所述表面的多個(gè)柱狀導(dǎo)電栓塞；以及在包括所述非導(dǎo)電部件的所述區(qū)域中，所述導(dǎo)電栓塞在平面中布置為對(duì)角的網(wǎng)格。
12.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中所述第二擴(kuò)散層遠(yuǎn)離所述第一和第二器件區(qū)中設(shè)置的擴(kuò)散層。
13.根據(jù)權(quán)利要求3的半導(dǎo)體器件，其中在所述半導(dǎo)體襯底的表面附近形成具有與所述半導(dǎo)體襯底的導(dǎo)電類型相同的導(dǎo)電類型的第一擴(kuò)散層；與所述第一擴(kuò)散層的底表面相接觸地形成具有與所述半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型的第二擴(kuò)散層；所述第一擴(kuò)散層的橫向周邊被絕緣；所述保護(hù)環(huán)連接到所述第一擴(kuò)散層的表面；以及所述第一擴(kuò)散層的所述底表面和所述第二擴(kuò)散層的底表面構(gòu)成所述非導(dǎo)電部件。
14.根據(jù)權(quán)利要求6的半導(dǎo)體器件，具有所述非導(dǎo)電部件在直接在所述導(dǎo)電膜下面的所述整個(gè)區(qū)上延伸的平面形狀。
15.根據(jù)權(quán)利要求10的半導(dǎo)體器件，具有所述非導(dǎo)電部件在直接在所述導(dǎo)電膜下面的所述整個(gè)區(qū)上延伸的平面形狀。
16.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述保護(hù)環(huán)包括在所述絕緣中間層中掩埋并相互隔離的多個(gè)柱狀導(dǎo)體；所述多個(gè)柱狀導(dǎo)體在平面中布置為對(duì)角的網(wǎng)格；以及隔離所述多個(gè)柱狀導(dǎo)體的所述絕緣中間層構(gòu)成所述非導(dǎo)電部件。
17.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述保護(hù)環(huán)沿所述半導(dǎo)體襯底的邊緣形成。
全文摘要
半導(dǎo)體芯片(100)包括邏輯單元和模擬單元(153)。而且，該半導(dǎo)體芯片(100)包括硅襯底(101)；在硅襯底(101)上形成的第一絕緣膜(123)至第六絕緣膜(143)；以及由在第一絕緣膜(123)至第六絕緣膜(143)中掩埋的第一導(dǎo)電環(huán)(125)至第六導(dǎo)電環(huán)(145)構(gòu)成的環(huán)形密封環(huán)(105)，環(huán)形密封環(huán)(105)包圍邏輯單元和模擬單元(153)的周邊。在密封環(huán)區(qū)(106)中，形成用作非導(dǎo)電部件(104)的pn結(jié)，其阻擋從邏輯單元通過密封環(huán)(105)到模擬單元(153)的路徑中的導(dǎo)電。
文檔編號(hào)H01L23/00GK1776899SQ20051012533
公開日2006年5月24日 申請(qǐng)日期2005年11月16日 優(yōu)先權(quán)日2004年11月16日
發(fā)明者中柴康隆 申請(qǐng)人:恩益禧電子股份有限公司