專利名稱：可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種功率半導(dǎo)體裝置的領(lǐng)域，尤其是指一種可降低導(dǎo)通電阻(Ron)的功率半導(dǎo)體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，金氧半場效晶體管(MOS field effect transistor，MOSFET)是一種已知的功率半導(dǎo)體裝置，而該金氧半場效晶體管的其中一種型態(tài)則是雙擴散型場效晶體管，又稱作雙擴散金屬氧化半導(dǎo)體(Double Diffused Metal Oxide Semiconductor，DMOS)結(jié)構(gòu)(下稱DMOS結(jié)構(gòu))，其中該DMOS結(jié)構(gòu)包括n型通道的DMOS結(jié)構(gòu)及p型通道的DMOS結(jié)構(gòu)，另一種相似于該金氧半場效晶體管的功率半導(dǎo)體裝置，即稱作絕緣柵雙極性晶體管(Insulated Gate Bipolar Transistor，IGBT)(下稱IGBT結(jié)構(gòu))，主要優(yōu)點在于其被驅(qū)動所消耗電功率非常小，故大多不需要另加散熱裝置，即可小形化，符合現(xiàn)代電子產(chǎn)品愈來愈輕薄短小的基本要求。但由于現(xiàn)今電子產(chǎn)品的日新月異，且對低消耗功率及高頻率化的要求也愈趨嚴格，故如何有效地改良功率半導(dǎo)體裝置，使其擁有超低導(dǎo)通電阻，已成為該技術(shù)領(lǐng)域的重點發(fā)展方向。
如圖1所示，為該n型通道的DMOS結(jié)構(gòu)的一般構(gòu)造圖。該DMOS結(jié)構(gòu)包括n型漏極區(qū)域10a(硅晶圓基板)、形成于該漏極區(qū)域10a上端的n型磊晶區(qū)域(層)(n-type epitaxial layer)20a、形成于該磊晶區(qū)域20a頂部的p型體區(qū)域(p-type body)30a、形成于該體區(qū)域30a頂部的源極區(qū)域(source regions)40a，以及形成于該磊晶區(qū)域20a上端的柵極區(qū)域50a(其包括絕緣層及多晶硅結(jié)構(gòu))；其中，該柵極區(qū)域50a下端部份重疊于該源極區(qū)域40a，且延伸遮蔽于該體區(qū)域30a的部份表面。另外，位于該柵極區(qū)域50a下端的該體區(qū)域30a的表面可定義為通道區(qū)域31a，且該磊晶區(qū)域20a的頂部的表面區(qū)域一般可稱為接面場效晶體管(Junction Field Effect Transistor，JFET)區(qū)域(下稱JFET區(qū)域)。
再者，該DMOS結(jié)構(gòu)的源極區(qū)域40a到漏極區(qū)域10a間的阻抗稱為導(dǎo)通電阻(on-state resistance，Ron)，該導(dǎo)通電阻主要包括通道區(qū)域31a的電阻R1、JFET區(qū)域的電阻R2、磊晶區(qū)域20a的電阻R3，以及漏極(基板)區(qū)域10a的電阻R4等；其中，對該DMOS結(jié)構(gòu)的整體導(dǎo)通電阻(Ron)最具影響力的阻抗，乃在于該磊晶區(qū)域的頂部的電阻(即指JFET區(qū)域或通道區(qū)域的電阻)。
如圖2所示，為一種已知的為了降低該JFET區(qū)域的電阻所發(fā)展出來的制造方法，即主要是在形成該柵極區(qū)域50a之前，利用離子植入或其它擴散方式，將n型不純物垂直向下植入至該磊晶區(qū)域頂部的JFET區(qū)域或通道區(qū)域，以增加該JFET區(qū)域的n型摻質(zhì)濃度，而降低該JFET區(qū)域的電阻R2，并達到降低該DMOS結(jié)構(gòu)的導(dǎo)通電阻的目的。
惟，利用上述方法，雖可降低該JFET區(qū)域的電阻，但高劑量的n型不純物亦將同時中和該體區(qū)域30a頂部的p型不純物，而后降低該體區(qū)域30a頂部的p型摻質(zhì)濃度，即因該n型不純物直接植入該通道區(qū)域31a所在的位置，使得該通道區(qū)域31a外緣向內(nèi)推入(pushing-in)該體區(qū)域30a(如圖2的J部份所示)；然而，隨著不純物劑量的增加，該通道區(qū)域31a的濃度將逐漸變淡，同時開始降低啟始電壓(Threshold Voltage，Vt)，且使該結(jié)構(gòu)更容易受到擊穿(punch-through)效應(yīng)的影響，而造成崩潰電壓(Breakdown Voltage)降低的現(xiàn)象。
因此，上述方法將受限于JFET區(qū)域的離子植入摻質(zhì)或不純物(Dose)的增加量，以致于該JFET區(qū)域的電阻的降低是有限的，故如何更有效地降低該DMOS結(jié)構(gòu)的導(dǎo)通電阻，即為長期以來所面臨并欲解決的課題之一。
有鑒于此，發(fā)明人根據(jù)「已知降低DMOS結(jié)構(gòu)的導(dǎo)通電阻(Ron)的制造方法」的缺陷，且基于不受該JFET區(qū)域的離子植入摻質(zhì)(Dose)增加量的影響為前提考量下，并累積多年的試制與實作，終能發(fā)展出一種創(chuàng)新的「可降低導(dǎo)通電阻的雙擴散金屬氧化半導(dǎo)體的制造方法」，以解決上述的缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提供一種可降低導(dǎo)通電阻(Ron)的功率半導(dǎo)體結(jié)構(gòu)及其制造方法，其主要是為了降低JFET區(qū)域的離子植入(ionimplantation)(下稱JFET IMP)對崩潰電壓及啟始電壓(Vt)的影響，進而可增加該JFET IMP的摻質(zhì)或不純物(Dose)量，并達到降低該DMOS結(jié)構(gòu)的導(dǎo)通電阻的目的。
本發(fā)明的制造方法，主要在多晶硅(Polysilicon)結(jié)構(gòu)的蝕刻(etch)完成后，利用具傾斜角度的離子植入方式，將第一傳導(dǎo)型態(tài)(其中，在n型通道的DMOS中，第一傳導(dǎo)型態(tài)為n型，第二傳導(dǎo)型態(tài)為p型；在p型通道的DMOS中，第一傳導(dǎo)型態(tài)為p型，第二傳導(dǎo)型態(tài)為n型)不純物傾斜地植入該磊晶區(qū)域頂部的JFET區(qū)域，此時該第一傳導(dǎo)型態(tài)的不純物可選擇適當(dāng)?shù)闹踩肷疃?，而直接植?或擴散至)受JFET影響的磊晶區(qū)域，且該第一傳導(dǎo)型態(tài)的不純物將受到該柵極區(qū)域的阻擋，而不會直接植入該低濃度的第二傳導(dǎo)型態(tài)的體區(qū)域(即通道區(qū)域)，故可維持原來的啟始電壓(Vt)，且不致因擊穿(punch-through)效應(yīng)的影響，而造成崩潰電壓(Breakdown Voltage)降低的現(xiàn)象。
再者，利用本發(fā)明的制造方法所形成的一種功率半導(dǎo)體結(jié)構(gòu)，其可應(yīng)用于DMOS結(jié)構(gòu)或IGBT結(jié)構(gòu)，包括一基板；一第一傳導(dǎo)型態(tài)的磊晶區(qū)域，形成于該基板的上端；一柵極區(qū)域，形成于該磊晶區(qū)域的上端；一個或復(fù)數(shù)個第二傳導(dǎo)型態(tài)的體區(qū)域，形成于該磊晶區(qū)域的頂部；復(fù)數(shù)個源極區(qū)域，形成于該體區(qū)域的頂部；其中該體區(qū)域的上表面設(shè)有一通道區(qū)域，該通道區(qū)域被遮蔽于該柵極區(qū)域的下端；以及一第一傳導(dǎo)型態(tài)的中濃度磊晶區(qū)域，利用具傾斜植入角度及可選擇植入深度的離子植入方式，形成于受接面場效晶體管(JFET)影響的磊晶區(qū)域內(nèi)。
藉此，該通道區(qū)域?qū)⒉皇茉揓FET IMP的摻質(zhì)或不純物增加量的影響，且崩潰電壓(Breakdown Voltage)及啟始電壓(Vt)將不會改變，故可縮短該通道區(qū)域的長度，進而降低該通道區(qū)域的電阻，同時當(dāng)增加該JFET IMP的摻質(zhì)或不純物量時，則該磊晶區(qū)域頂部的JFET區(qū)域的電阻亦將會被降低。


圖1為已知的雙擴散金屬氧化半導(dǎo)體(DMOS)結(jié)構(gòu)的一般構(gòu)造圖；圖2為已知的受到JEFT IMP影響而使通道區(qū)域濃度變淡的示意圖；圖3A至圖3E根據(jù)本發(fā)明的制造方法，而降低雙擴散金屬氧化半導(dǎo)體(DMOS)的導(dǎo)通電阻的制造順序圖；以及圖4利用圖3A至圖3E所制造而成的可降低導(dǎo)通電阻的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)。
圖中符號說明漏極區(qū)域10a磊晶區(qū)域20a體區(qū)域 30a源極區(qū)域40a柵極區(qū)域50a漏極區(qū)域10 磊晶區(qū)域20
體區(qū)域30通道區(qū)域31源極區(qū)域 40柵極區(qū)域50多晶硅結(jié)構(gòu)51絕緣層 52中濃度磊晶區(qū)域60具體實施方式
本發(fā)明以n型通道的DMOS結(jié)構(gòu)(即使用第一傳導(dǎo)型態(tài)的基板，其中第一傳導(dǎo)型態(tài)為n型，第二傳導(dǎo)型態(tài)為p型)為其中一種實施態(tài)樣，而本發(fā)明亦應(yīng)用于等效結(jié)構(gòu)變化的p型通道的DMOS結(jié)構(gòu)(即使用第一傳導(dǎo)型態(tài)的基板，其中第一傳導(dǎo)型態(tài)為p型，第二傳導(dǎo)型態(tài)為n型)，以及IGBT結(jié)構(gòu)(即不同于該DMOS結(jié)構(gòu)的處，僅在于使用第二傳導(dǎo)型態(tài)的基板)。
請參考圖3A至圖3E，為本發(fā)明的雙擴散金屬氧化半導(dǎo)體(DMOS)的制造方法，依制造步驟描述如下如圖3A所示，首先提供一硅晶圓(即為基板)，其摻雜形成一第一傳導(dǎo)型態(tài)(n型)的高濃度漏極區(qū)域10；利用一反應(yīng)氣體(由三氯硅烷及氫氣間的化學(xué)反應(yīng)所產(chǎn)生)流經(jīng)該基板的表面，以形成一邊界層；然后，該反應(yīng)氣體會經(jīng)由該邊界層而擴散，即利用磊晶方式，將單晶硅層成長于該基板的上端，以形成一第一傳導(dǎo)型態(tài)(n型)的低濃度磊晶區(qū)域20。
再者，如圖3B所示，利用薄膜、微影及蝕刻制程，形成至少一柵極區(qū)域50于該低濃度磊晶區(qū)域20的上端；其中該柵極區(qū)域50包括一多晶硅(Polysilicon)結(jié)構(gòu)51及一絕緣層52。
如圖3C所示，利用離子植入法或其它方式，將第二傳導(dǎo)型態(tài)(p型)的不純物植入于該低濃度磊晶區(qū)域20的頂端，以形成一p型的體(body)區(qū)域30(其包括相鄰的高濃度體區(qū)域及低濃度體區(qū)域)。
接著，如圖3D所不，再利用離于植入法或其它方式，將第一傳導(dǎo)型態(tài)(n型)的不純物植入于該p型的體區(qū)域30的頂部，以形成至少二個n型的高濃度源極區(qū)域40。其中，于該p型的體區(qū)域30的上表面，且于該高濃度源極區(qū)域40與該體區(qū)域30邊緣內(nèi)，形成有一通道區(qū)域31，其長度為d1，其中該通道區(qū)域31被遮蔽于該柵極區(qū)域50的下端。
又，本發(fā)明最主要的技術(shù)手段，如圖3E所示，進行JFET區(qū)域的離子植入(ion implantation)(下稱JFET IMP)，即利用具傾斜植入角度及可選擇適當(dāng)植入深度的離子植入方式，將第一傳導(dǎo)型態(tài)(n型)的不純物傾斜地植入該DMOS結(jié)構(gòu)的表面，然而該n型不純物將受到該多晶硅結(jié)構(gòu)51的阻擋，而不會直接植入該低濃度的p型體區(qū)域(即為該通道區(qū)域31)，即直接進入該磊晶區(qū)域20頂部的JFET區(qū)域(即受JFET影響的磊晶區(qū)域)，以形成一第一傳導(dǎo)型態(tài)(n型)的中濃度磊晶區(qū)域60(如圖4所示)。藉此，可維持原來的啟始電壓(Vt)，且不致受到擊穿(punch-through)效應(yīng)的影響，而造成崩潰電壓(Breakdown Voltage)降低的現(xiàn)象。
藉此，該通道區(qū)域31的長度可被縮短成d2，以降低該通道區(qū)域31的電阻；且當(dāng)增加受JFET影響的磊晶區(qū)域20頂部的摻質(zhì)量時(即增加該JFET區(qū)域的n型摻雜濃度值)，該JFET區(qū)域的電阻亦可同時被降低，故透過該通道區(qū)域31或該JFET區(qū)域的電阻的降低，而可降低該DMOS結(jié)構(gòu)的導(dǎo)通電阻(Ron)，以達到解決現(xiàn)有技術(shù)不足的目的。
綜上論述，本發(fā)明所提供的可降低導(dǎo)通電阻的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)及其制造方法，確能有效地令該通道區(qū)域不受JFET IMP摻質(zhì)量的影響，即在該崩潰電壓及該啟始電壓不會改變的條件下，而可以縮短該通道區(qū)域的長度，以降低通道區(qū)域的電阻，并在增加JFET IMP的摻雜量的同時，亦可再降低該磊晶區(qū)域頂部的JFET區(qū)域的電阻；故其為不可多得的發(fā)明，極具新穎性及進步性，完全符合發(fā)明專利申請要件，依專利法提出申請。
以上所述，僅為本發(fā)明的較佳可行實施例，非因此即局限本發(fā)明的專利范圍，故舉凡運用本發(fā)明說明書及圖式內(nèi)容所為的等效結(jié)構(gòu)變化，均同理皆包含于本發(fā)明的范圍內(nèi)，合予陳明。
權(quán)利要求
1.一種可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括下列步驟提供一基板；形成一第一傳導(dǎo)型態(tài)的磊晶區(qū)域于該基板的上端；形成一柵極區(qū)域于該磊晶區(qū)域的上端；形成一個或復(fù)數(shù)個第二傳導(dǎo)型態(tài)的體區(qū)域于該磊晶區(qū)域的頂部；形成復(fù)數(shù)個源極區(qū)域于該體區(qū)域的頂部；其中該體區(qū)域的上表面設(shè)有一通道區(qū)域，該通道區(qū)域被遮蔽于該柵極區(qū)域的下端；以及利用具傾斜植入角度及可選擇植入深度的離子植入方式，將第一傳導(dǎo)型態(tài)的不純物傾斜植入受接面場效晶體管影響的磊晶區(qū)域內(nèi)，以形成一第一傳導(dǎo)型態(tài)的中濃度磊晶區(qū)域。
2.如權(quán)利要求1所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該功率半導(dǎo)體結(jié)構(gòu)為n型通道的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)，且該基板為第一傳導(dǎo)型態(tài)的高濃度漏極區(qū)域，該第一傳導(dǎo)型態(tài)為n型，第二傳導(dǎo)型態(tài)為p型。
3.如權(quán)利要求1所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該功率半導(dǎo)體結(jié)構(gòu)為p型通道的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)，且該基板為第一傳導(dǎo)型態(tài)的高濃度漏極區(qū)域，該第一傳導(dǎo)型態(tài)為p型，該第二傳導(dǎo)型態(tài)為n型。
4.如權(quán)利要求1所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于該功率半導(dǎo)體結(jié)構(gòu)為絕緣柵雙極性晶體管結(jié)構(gòu)，且該基板為第二傳導(dǎo)型態(tài)的高濃度漏極區(qū)域。
5.一種可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)，其特征在于，包括一基板；一第一傳導(dǎo)型態(tài)的磊晶區(qū)域，形成于該基板的上端；一柵極區(qū)域，形成于該磊晶區(qū)域的上端；一個或復(fù)數(shù)個第二傳導(dǎo)型態(tài)的體區(qū)域，形成于該磊晶區(qū)域的頂部；復(fù)數(shù)個源極區(qū)域，形成于該體區(qū)域的頂部；其中該體區(qū)域的上表面設(shè)有一通道區(qū)域，該通道區(qū)域被遮蔽于該柵極區(qū)域的下端；以及一第一傳導(dǎo)型態(tài)的中濃度磊晶區(qū)域，利用具傾斜植入角度及可選擇植入深度的離子植入方式，形成于受接面場效晶體管影響的磊晶區(qū)域內(nèi)。
6.如權(quán)利要求5所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)，其特征在于該基板為第一傳導(dǎo)型態(tài)的高濃度漏極區(qū)域，該第一傳導(dǎo)型態(tài)為n型，第二傳導(dǎo)型態(tài)為p型，以形成n型通道的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)。
7.如權(quán)利要求5所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)，其特征在于該基板為第一傳導(dǎo)型態(tài)的高濃度漏極區(qū)域，該第一傳導(dǎo)型態(tài)為p型，該第二傳導(dǎo)型態(tài)為n型，以形成p型通道的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)。
8.如權(quán)利要求5所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)，其特征在于該基板為第二傳導(dǎo)型態(tài)的高濃度漏極區(qū)域，以形成絕緣柵雙極性晶體管結(jié)構(gòu)。
9.如權(quán)利要求5所述的可降低導(dǎo)通電阻的功率半導(dǎo)體結(jié)構(gòu)，其特征在于該柵極區(qū)域包括一絕緣層及一多晶硅結(jié)構(gòu)。
10.如權(quán)利要求5所述的可降低導(dǎo)通電阻的雙擴散金屬氧化半導(dǎo)體結(jié)構(gòu)，其特征在于該體區(qū)域包括一高濃度體區(qū)域及一低濃度體區(qū)域。
全文摘要
本發(fā)明提供一種可降低導(dǎo)通電阻(Ron)的功率半導(dǎo)體(DMOS)結(jié)構(gòu)及其制造方法，其中主要是在多晶硅結(jié)構(gòu)的蝕刻完成后，利用具傾斜植入角度及可選擇適當(dāng)植入深度的離子植入方式，將第一傳導(dǎo)型態(tài)的不純物直接植入受接面場效晶體管(JFET)影響的磊晶區(qū)域內(nèi)，且該第一傳導(dǎo)型態(tài)的不純物將受到該多晶硅結(jié)構(gòu)的阻擋，而不會直接植入通道區(qū)域。藉此，可有效地令該通道區(qū)域不受該不純物增加量的影響，且在啟始電壓不會改變的條件下，可縮短該通道區(qū)域的長度，以降低該通道區(qū)域的電阻，并在增加該不純物的量后，可再降低該磊晶區(qū)域頂部的電阻。
文檔編號H01L21/335GK1964068SQ20051012024
公開日2007年5月16日 申請日期2005年11月9日 優(yōu)先權(quán)日2005年11月9日
發(fā)明者林儀宇 申請人:敦南科技股份有限公司