專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)與集成電路元件的制造方法，特別涉及銅連線與金屬墊。
背景技術(shù)：
以圖案化半導(dǎo)體為基礎(chǔ)的微電子集成電路，仍繼續(xù)朝高密度的電路元件發(fā)展。在縮小元件尺寸上，成功與否取決于組成元件的材料表現(xiàn)。特別在進(jìn)一步要求較小元件具有較高導(dǎo)電度與較佳機(jī)械完整性后，現(xiàn)在的主流材料為銅(Cu)。銅的導(dǎo)電度是鋁的兩倍，鎢的三倍。此外還要求使用于電路間，金屬線間或電路的其他元件間的介電材料，其介電常數(shù)(k)越低越好。作為集成電路主要介電質(zhì)其介電常數(shù)最好低于二氧化硅(約3.9)，以避免電容耦合(串音)與傳播延遲的問題。
銅在制程中非常容易氧化，也容易擴(kuò)散至其他材料如介電層，因此必需以阻障材料包覆銅連線。一般銅鑲嵌制程是將阻障材料包括氮化鈦或氮化鉭，沉積于銅層與其下層材料間。在沉積銅層后，包覆阻障層如氮化硅，鎢，氮化鎢，或氮化鈦沉積于銅層上。美國專利No.6,716,753描述一種氮化銅層的上表面以形成自我保護(hù)層(包括氮化鈦)的方法。美國專利No.6,130,157描述一種以氮化鎢作為銅連線上包覆層的方法?，F(xiàn)有技術(shù)中包覆銅的問題，在于銅與阻障材料間附著力太差。因此需要一種可阻障銅擴(kuò)散至其上層，又能增加銅與其上層的附著力的阻障材料。
以物理氣相沉積(以下簡(jiǎn)稱PVD)形成阻障層有懸突，不對(duì)稱，側(cè)壁覆蓋的問題，越來越難連續(xù)性地襯墊在雙鑲嵌結(jié)構(gòu)上。太薄的襯墊或表面上的不連續(xù)，均造成銅遷移并降低可靠度。與PVD相比，化學(xué)氣相沉積(以下簡(jiǎn)稱CVD)或原子層沉積(以下簡(jiǎn)稱ALD)在沉積阻障材料有較佳的階梯覆蓋，但較昂貴且低介電系數(shù)材料與銅之間的附著力不佳。因此需要一種可增加低介電系數(shù)的介電質(zhì)與銅的附著力，以及避免銅擴(kuò)散與被氧化的阻障材料。
銅連線的線焊技術(shù)常以鋁層覆蓋露出的銅墊。鋁蓋的使用使銅墊可應(yīng)用常規(guī)鋁連線技術(shù)的線焊工具與制程。然而大部分沉積于銅上的鋁將與銅反應(yīng)形成二鋁化銅(CuAl2)，因此需將氮化鉭夾設(shè)于銅墊與鋁蓋間，但仍需克服伴隨而來的氮化鉭與銅之間附著力不佳的問題。美國專利No.6,350,667敘述一種鋁粘著層夾設(shè)于氮化鉭與銅間，以增加該金屬墊結(jié)構(gòu)的附著力。本發(fā)明除了避免銅連線氧化外，還增加最上層的銅與線焊鋁墊間的表面附著力。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體元件，其包括一具有開口的介電層；一銅基第一金屬層，填滿該介電層的該開口并具有一上表面；以及一第一導(dǎo)電性高分子，覆蓋該銅基第一金屬層的該上表面。
所述半導(dǎo)體元件還包括一第二金屬層設(shè)置于該第一導(dǎo)電性高分子上。所述半導(dǎo)體元件還包括一第一擴(kuò)散阻障層，襯墊該介電層的開口，該擴(kuò)散阻障層夾設(shè)于該銅基第一金屬層與該介電層間；該第一擴(kuò)散阻障層包括鉭、氮化鉭、鈦、氮化鈦、前述物質(zhì)的組合、鈷、鎳、鉑、銣、鎢、鈀或金。
該第一擴(kuò)散阻障層也可以是一第二導(dǎo)電性高分子，包括下列電致共軛導(dǎo)電性高分子聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。
其中，該第二導(dǎo)電性高分子連結(jié)至該第一導(dǎo)電性高分子。
所述半導(dǎo)體元件還包括一第二擴(kuò)散阻障層襯墊該介電層的開口，其中該第二擴(kuò)散阻障層夾設(shè)于該第二導(dǎo)電性高分子與該銅基第一金屬層之間。其中，該第二擴(kuò)散阻障層包括鉭、氮化鉭、鈦、氮化鈦、前述物質(zhì)的組合、鈷、鎳、鉑、銣、鎢、鈀、或金。
所述半導(dǎo)體元件中，該銅基第一金屬層的該上表面與該介電層等高。
所述的半導(dǎo)體元件中，該第一導(dǎo)電性高分子與該介電層等高。
本發(fā)明實(shí)施例是以導(dǎo)電性高分子包覆一金屬層，以增加金屬層與其上層的附著力。
本發(fā)明其他實(shí)施例是以導(dǎo)電性高分子包覆一金屬層，以作為之后金屬電鍍制程的活化晶種層。
在本發(fā)明一實(shí)施例中，在第一金屬層與第二金屬層間夾設(shè)第一導(dǎo)電性高分子。該第一導(dǎo)電性高分子優(yōu)選有機(jī)材料，包括電致共軛導(dǎo)電性高分子如聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐(polyethylenevinylene)、或聚4-乙烯基吡啶。第一金屬層優(yōu)選銅，而第二金屬層優(yōu)選銅、銅基合金、鈷、鎳、鈷基合金、鎳基合金、鋁、或鋁基合金。夾設(shè)于第一導(dǎo)電性高分子與第二金屬層間的擴(kuò)散阻障層，選自鉭、氮化鉭、鈦、氮化鈦、鈷、鎳、鉑、銣、鎢、鈀、或金。
在本發(fā)明另一實(shí)施例中，具有開口的介電層形成于半導(dǎo)體基板上，而銅基金屬層形成于開口中，且第一導(dǎo)電性高分子形成于該金屬層表面上。該第一導(dǎo)電性高分子優(yōu)選有機(jī)材料，包括電致共軛導(dǎo)電性高分子如聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。在第一導(dǎo)電性高分子上形成一金屬層如銅、銅基合金、鈷、鎳、鈷基合金、鎳基合金。該介電質(zhì)的介電常數(shù)優(yōu)選低于約3.9。
另一實(shí)施例中，以鉭、氮化鉭、鈦、氮化鈦、鈷、鎳、鉑、銣、鎢、鈀、或金形成的擴(kuò)散阻障層襯墊介電層開口，并夾設(shè)于銅基金屬層與介電層間。第二導(dǎo)電性高分子可形成在介電層的開口上，并夾設(shè)于介電層與銅基金屬層間。該第二導(dǎo)電性高分子與第一導(dǎo)電性高分子相接。根據(jù)情況可將擴(kuò)散阻障層夾設(shè)于第二導(dǎo)電性高分子與銅基金屬層間。第一導(dǎo)電性高分子的上表面與介電層的上表面相比，可較高或等高。
本發(fā)明另一實(shí)施例，半導(dǎo)體元件的介電層形成于半導(dǎo)體基板上，銅基金屬層被埋設(shè)于介電層中且露出表面，導(dǎo)電性高分子形成于該金屬層表面上，鋁基金屬墊形成于該導(dǎo)電性高分子上。該導(dǎo)電性高分子優(yōu)選有機(jī)材料，包括電致共軛導(dǎo)電性高分子如聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。所述半導(dǎo)體元件，還包括一保護(hù)層，保護(hù)層優(yōu)選形成于介電層上并具有一開口，該開口即為銅基金屬層的露出表面。以鉭、氮化鉭、鈦、氮化鈦形成的阻障層可襯墊保護(hù)層開口，并夾設(shè)于鋁基金屬墊層與導(dǎo)電性高分子間。


圖1A為本發(fā)明一實(shí)施例的剖視圖，是以導(dǎo)電性高分子包覆的銅鑲嵌結(jié)構(gòu)；圖1B為本發(fā)明一實(shí)施例的剖視圖，是銅連線疊層；圖2為本發(fā)明一實(shí)施例的剖視圖，是以導(dǎo)電性高分子以及金屬蓋層包覆銅鑲嵌結(jié)構(gòu)；圖3為本發(fā)明一實(shí)施例的剖視圖，是以連續(xù)性導(dǎo)電性高分子埋設(shè)于銅鑲嵌結(jié)構(gòu)并覆蓋銅表面；圖4為本發(fā)明一實(shí)施例的剖視圖，是以連續(xù)性導(dǎo)電性高分子埋設(shè)于銅鑲嵌結(jié)構(gòu)并覆蓋銅表面，其上為一金屬蓋層；圖5為本發(fā)明一實(shí)施例的剖視圖，是以連續(xù)性高分子與擴(kuò)散阻障層埋設(shè)于銅鑲嵌結(jié)構(gòu)；圖6為本發(fā)明一實(shí)施例的剖視圖，是以連續(xù)性高分子與擴(kuò)散阻障層埋設(shè)于銅鑲嵌結(jié)構(gòu)，其上為一金屬蓋層；圖7-12為本發(fā)明實(shí)施例的剖視圖，是不同的銅鑲嵌結(jié)構(gòu)均具有形成于凹陷區(qū)域的導(dǎo)電性高分子；圖13為本發(fā)明實(shí)施例的剖視圖，是一金屬墊層結(jié)構(gòu)中，導(dǎo)電性高分子夾設(shè)于銅電路與鋁墊間；以及圖14為本發(fā)明實(shí)施例的剖視圖，是一金屬墊結(jié)構(gòu)中，導(dǎo)電性高分子與擴(kuò)散阻障層夾設(shè)于銅電路與鋁墊間。
具體實(shí)施例方式
本發(fā)明實(shí)施例的導(dǎo)電性高分子夾設(shè)于兩金屬層間，可作為粘著層，阻障層及/或活化晶種層。實(shí)施例中，導(dǎo)電性高分子可用來包覆銅連線結(jié)構(gòu)，以避免銅擴(kuò)散至其上層，并增加銅與其上層間的附著力。其上層包括但不限于介電材料、擴(kuò)散阻障層、銅(Cu)、鈷(Co)、鎳(Ni)、鉑(Pt)、銣(Ru)、鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鎢(W)、鈀(Pd)、金(Au)、含鈷合金、或含鎳合金。導(dǎo)電性高分子也可作為活化晶種層，進(jìn)行含鈷合金或含鎳合金的自發(fā)式無電沉積。實(shí)施例中，導(dǎo)電性高分子作為擴(kuò)散阻障層，夾設(shè)于銅鑲嵌結(jié)構(gòu)的銅層與層間介電層之間；亦作為粘著層及/或銅電鍍制程的晶種層。層間介電層優(yōu)選低介電常數(shù)(低于約3.9)的材料。實(shí)施例中，導(dǎo)電性高分子夾設(shè)于鋁墊與其下的銅連線間，使兩者粘著較佳以形成堅(jiān)固的金屬墊。
本發(fā)明較佳實(shí)施例可應(yīng)用在許多領(lǐng)域，包括制造集成電路，微電子，光學(xué)電子。本發(fā)明所提及的“銅”，包括純?cè)劂~，含無可避免的雜質(zhì)的銅，以及主成分為銅的合金，其余成分包括鉭、銥、錫、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁、或鋯。文中所提“鑲嵌”指的是圖案層埋設(shè)于另一層內(nèi)，且此兩層的上表面為共平面。通過重復(fù)多次鑲嵌制程，可形成含有金屬內(nèi)連線與接觸孔(vias)的多重內(nèi)連線。雖然本發(fā)明優(yōu)選實(shí)施例的銅連線圖案應(yīng)用于雙鑲嵌制程，本發(fā)明也可應(yīng)用于單鑲嵌與非鑲嵌制程。
接下來本發(fā)明實(shí)施例將配合附圖做解釋。在不同的附圖中，已盡可能使用相同符號(hào)定義一樣事物。而較夸張的厚度與形狀是為了方便與清楚的描述實(shí)施例。該描述將著重于本發(fā)明的裝置元件。必需了解的是，為特別描述或圖示的元件可以本領(lǐng)域技術(shù)人員所熟知的各種形式存在。此外，當(dāng)某層在其他層或基板“上”時(shí)，有可能是指“直接”在其他層或基板上，或指某層在其他層或基板上，或指其他層或基板之間夾設(shè)其他層。
圖1A為本發(fā)明一實(shí)施例的剖視圖，是以導(dǎo)電性高分子包覆的銅鑲嵌結(jié)構(gòu)。圖1B為本發(fā)明一實(shí)施例的剖視圖，是銅連線疊層。
圖示例的一基板10包括一半導(dǎo)體基板，集成電路可形成于該基板上及/或中。該半導(dǎo)體基板組成的材料可包括硅塊材、半導(dǎo)體晶片、絕緣體上硅(silicon-on-insulator)基板、或硅鍺基板。該集成電路具有許多獨(dú)立的電路元件，比如晶體管、二極管、電阻、電容、電感、以及其他主動(dòng)與被動(dòng)半導(dǎo)體元件?；?0包括一導(dǎo)電區(qū)域12，為導(dǎo)電電路的一部分，若必要時(shí)其露出的表面可以用平坦化制程如化學(xué)機(jī)械研磨(以下簡(jiǎn)稱CMP)處理過。該導(dǎo)電區(qū)域12的適當(dāng)材質(zhì)包括銅、鋁、銅合金、或其他導(dǎo)電材料。
如圖1A所示，將層間介電層(interlayer dielectric layer)14沉積于基板10上，接著圖案化該層間介電層14以形成一雙鑲嵌開口20，包括上面的溝槽部分18與下面的接觸孔(via hole)部分16。本發(fā)明實(shí)施例雖然以雙鑲嵌結(jié)構(gòu)舉例，也可應(yīng)用于單鑲嵌與其他鑲嵌結(jié)構(gòu)。為定義接觸區(qū)域，下面的接觸孔部分16將露出部分導(dǎo)電區(qū)域12。雙鑲嵌技術(shù)中，以典型掩膜光刻制程(lithographicprocess with masking technology)與各向異性蝕刻(比如等離子蝕刻與反應(yīng)性離子蝕刻)可形成上面的溝槽部分18與下面的接觸孔部分16。作為何時(shí)停止蝕刻依據(jù)的底部蝕刻停止層，中間蝕刻停止層，研磨停止層，或抗反射層均可視情況沉積于層間介電層上或該層間介電層中。實(shí)施例中，如圖1B的蝕刻停止層15，在圖1A中為了簡(jiǎn)潔而省略。蝕刻停止層15組成可為氧化硅、氮化硅、碳化硅、氮氧化硅、或上述物質(zhì)的組合，其厚度約為10-1000埃，可由多種沉積技術(shù)形成包括低壓化學(xué)氣相沉積(以下簡(jiǎn)稱LPCVD)、常壓化學(xué)氣相沉積(以下簡(jiǎn)稱APCVD)、等離子增強(qiáng)化學(xué)氣相沉積(以下簡(jiǎn)稱PECVD)、PVD、濺鍍、以及未來發(fā)展的沉積技術(shù)。
層間介電層14的厚度約為1000-20000埃，可由多種技術(shù)形成，包括旋轉(zhuǎn)涂布、CVD、以及未來發(fā)展的沉積技術(shù)。層間介電層14優(yōu)選介電常數(shù)低于約3.9的介電材料，比如3.5或更低。各種低介電系數(shù)材料可應(yīng)用于本發(fā)明實(shí)施例，比如旋轉(zhuǎn)涂布的無機(jī)介電質(zhì)、旋轉(zhuǎn)涂布的有機(jī)介電質(zhì)、多孔質(zhì)介電材料、有機(jī)高分子、有機(jī)硅玻璃、氟化硅玻璃(以下簡(jiǎn)稱FSG)、類金剛石碳、氫化倍半硅氧烷(Hydrogen silsesquioxane，以下簡(jiǎn)稱HSQ)系列材料、甲基倍半硅氧烷(methyl silsesquioxane，以下簡(jiǎn)稱MSQ)系列材料、或多孔質(zhì)有機(jī)系列材料。
將一擴(kuò)散阻障層22順應(yīng)性地沉積于雙鑲嵌開口20的底部與側(cè)壁之后再進(jìn)行銅填滿制程，即可兼顧擴(kuò)散阻障與導(dǎo)電性。以電鍍法將金屬層24填入雙鑲嵌開口20。以CMP或其他合適的回蝕制程(etch back process)移除超出層間介電層14上表面的金屬層24與擴(kuò)散阻障層22，但優(yōu)選以CMP制程平坦化層間介電層14。以PVD、CVD、ALD、或電鍍形成的擴(kuò)散阻障層22包括耐火材料、氮化鈦、氮化鉭、鉭、鈦、氮硅化鈦、氮硅化鉭、鎢、氮化鎢(WN)、鉻、鈮、鈷、鎳、鉑、銣、鈀、金、磷化鈷(CoP)、磷化鈷鎢(CoWP)、磷化鎳(NiP)、磷化鎳鎢(NiWP)、上述物質(zhì)的混合物、或其他可抑制銅擴(kuò)散至層間介電層14的材料。該擴(kuò)散阻障層22的厚度約50-500埃。
金屬層24是低電阻導(dǎo)體材料包括銅，銅基合金。舉例來說，銅填入制程包括厚度約50-2500埃的金屬晶種層沉積，以及厚度約5000-15000埃的銅電化學(xué)電鍍。PVD、CVD、或ALD沉積的金屬晶種層包括括銅、鎳、鉬、鉑。當(dāng)?shù)g、氮化鈦、氮硅化鉭、氮硅化鈦、鉭、鈦、或上述物質(zhì)的組合物形成擴(kuò)散阻障層22后，需要沉積金屬晶種層以進(jìn)行后續(xù)銅電鍍制程。若以鈷、鎳、鉑、銣、鈀、金、鎢、磷化鈷、磷化鎢鈷、磷化鎳、或磷化鎢鎳形成擴(kuò)散阻障層，該阻障層可直接作為銅電鍍制程的晶種層，而不需另外沉積金屬晶種層。
本發(fā)明的優(yōu)點(diǎn)在于將導(dǎo)電性高分子26選擇性沉積于金屬層24以及擴(kuò)散阻障層22兩者的露出表面以形成包覆層，可避免金屬層24擴(kuò)散至其上層，以及增加金屬層與其上層的附著力。導(dǎo)電性高分子可以化學(xué)接枝法、電接枝法、無電沉積法、光活化法、或任何其他合適的表面接枝技術(shù)形成，優(yōu)選有機(jī)材料，包括含碳、氟、氮、或氫的電致共軛導(dǎo)電性高分子如聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。優(yōu)選的導(dǎo)電性高分子組成為聚4-乙烯基吡啶，且厚度約為10-50埃。
在完成一層連線電路后(如圖1A所示的雙鑲嵌結(jié)構(gòu))，重復(fù)上述步驟可形成多層連線電路(如圖1B所示的疊層連線)。與現(xiàn)有技藝相比，本發(fā)明的連線結(jié)構(gòu)與方法有較多優(yōu)點(diǎn)。首先，薄且順應(yīng)性的導(dǎo)電性高分子26覆蓋該銅連線更可阻障銅離子擴(kuò)散。其次，該導(dǎo)電性高分子26可作為粘著層，增加銅與其上層材料如介電蝕刻停止層15的附著力。之后若需沉積金屬于導(dǎo)電性高分子26上，該導(dǎo)電性高分子也可作為金屬電鍍制程的活化晶種層，并增加銅與其上層金屬的附著力。
圖2為本發(fā)明另一實(shí)施例的剖視圖，是以導(dǎo)電性高分子與金屬蓋層包覆的銅雙鑲嵌結(jié)構(gòu)，并省略與圖1A類似部分的描述。
形成導(dǎo)電性高分子26后，將一金屬蓋層(capping layer)28選擇性沉積在導(dǎo)電性高分子26上，可減少金屬層24的原子傳遞并增加金屬層與其上層的附著力。金屬層24上的金屬蓋層28與導(dǎo)電性高分子26的組合可大大增加元件可靠度。沉積金屬蓋層28的技術(shù)如電鍍制程，材料包括鈷、鎳、鉑、銣、鉭、鎢、鈀、金、含鈷合金(如磷化鈷(CoP)、磷化鎢鈷(CoWP)、硼化鈷(CoB)、硼化鎢鈷(CoWB))、或含鎳合金(如磷化鎳(NiP)、磷化鎢鎳(NiWP)、硼化鎳(NiB))。優(yōu)選的金屬蓋層28厚度為5-20納米。該導(dǎo)電性高分子26可作為自發(fā)型鈷合金(或鎳合金)沉積的活化晶種層。
圖3為本發(fā)明又一實(shí)施例的剖視圖，是將連續(xù)性的導(dǎo)電性高分子埋設(shè)于銅鑲嵌結(jié)構(gòu)并覆蓋銅表面，并省略與圖1類似部分的描述。
與圖1中以含金屬材料形成的擴(kuò)散阻障層22相比較，另一導(dǎo)電性高分子30選擇性地形成于溝槽18與接觸孔16的層間介電層14上，以作為擴(kuò)散阻障層以阻止金屬層24擴(kuò)散至層間介電層14。導(dǎo)電性高分子30可以通過無電制程、光接枝法、電化學(xué)聚合法、或任何其他合適的表面接枝技術(shù)所形成，優(yōu)選含碳、氟、氮、或氫的有機(jī)材料，包括電致共軛導(dǎo)電性高分子如聚苯胺(polyaniline)、聚吡咯(polypyrrole)、聚噻吩(polythiophene)、聚乙烯基乙烯撐(polyethylenevinylene)、或聚4-乙烯基吡啶(poly-4-vinyl pyridine)。例如電接枝法可應(yīng)用于電致共軛導(dǎo)電單體如苯胺(aniline)、吡咯(pyrrole)、噻吩(thiophene)、乙烯基乙烯撐(ethylenevinylene)、或4-乙烯基吡啶(4-vinylpyridine)。光引發(fā)接枝聚合法可應(yīng)用于苯甲酮(benzophenone)。聚合反應(yīng)只發(fā)生于層間介電層14的表面，而不發(fā)生于導(dǎo)電區(qū)域12上，因?yàn)榍罢呖商峁┚酆戏磻?yīng)所需的氫。所以導(dǎo)電性高分子30只形成于層間介電14的表面而不形成于導(dǎo)電區(qū)域12上。優(yōu)選的導(dǎo)電性高分子組成為聚4-乙烯基吡啶，且厚度約為10-50埃。
與現(xiàn)有技藝相比較，本發(fā)明的連線結(jié)構(gòu)與方法有許多優(yōu)點(diǎn)。首先，該導(dǎo)電性高分子30較能阻障銅擴(kuò)散。其次，與物理氣相沉積相比，該薄且順應(yīng)性的導(dǎo)電性高分子30在雙鑲嵌結(jié)構(gòu)中，可避免懸突、不對(duì)稱、側(cè)壁覆蓋等問題，并具有較佳的連續(xù)襯墊覆蓋與可靠度。第三，該導(dǎo)電性高分子30作為一粘著層，可增進(jìn)層間介電層14與金屬層24的附著力。另外，接續(xù)的表面接枝制程可使導(dǎo)電性高分子26與導(dǎo)電性高分子30結(jié)合以形成一連續(xù)的導(dǎo)電性高分子架構(gòu)。
此時(shí)如圖2在導(dǎo)電性高分子26上選擇性沉積一金屬蓋層28，該導(dǎo)電性高分子26可減少金屬層24的原子傳遞并增加金屬層24與其上層的附著力。圖4為本發(fā)明再一實(shí)施例的剖視圖，是以連續(xù)性導(dǎo)電性高分子埋設(shè)于銅鑲嵌結(jié)構(gòu)并覆蓋銅表面，其上為一金屬蓋層，與圖2類似部分的描述將予以省略。
導(dǎo)電性高分子30的材料可為一具有乙烯基的末端官能基化低聚物。若該低聚物鏈具有足夠的導(dǎo)電度，將可作為銅電鍍制程的晶種層，除此之外也可活化一擴(kuò)散阻障層如銅擴(kuò)散阻障層的無電鍍沉積。如圖5所示，擴(kuò)散阻障層22沉積于雙鑲嵌結(jié)構(gòu)的開口20底部與側(cè)壁的導(dǎo)電性高分子30與導(dǎo)電區(qū)域12上，而與圖1與圖3類似部分的描述將予以省略。在層間介電層14與金屬層24間，夾置導(dǎo)電性高分子30與阻障層22可大大提升元件可靠度。
在圖6的實(shí)施例中，是在銅鑲嵌結(jié)構(gòu)的層間介電層14與金屬層24間，夾設(shè)導(dǎo)電性高分子30與擴(kuò)散阻障層22的組合；并于金屬層24上覆蓋導(dǎo)電性高分子26與金屬蓋層28的組合。
圖7-12為本發(fā)明實(shí)施例的剖視圖，是以導(dǎo)電性高分子包覆銅鑲嵌結(jié)構(gòu)的凹陷區(qū)域，并省略與圖1A-圖6類似部分的解釋。將金屬層24的上表面磨蝕至比層間介電層14的上表面還低后，將導(dǎo)電性高分子26填入凹陷區(qū)域25，且導(dǎo)電性高分子26的上表面與層間介電層14的上表面等高。舉例來說，在CMP移除超過層間介電層14上表面的部分金屬層24后，以H2或NH3等離子清除銅層上表面的氧化銅，形成深度約50-1000埃的凹陷區(qū)域25。接續(xù)的化學(xué)接枝法以導(dǎo)電性高分子26填滿凹陷區(qū)域25，以形成金屬層24上的包覆阻障層。特別注意圖11與圖12，在溝槽18上緣的導(dǎo)電性高分子26與導(dǎo)電性高分子30，被擴(kuò)散阻障層隔開且形成不連續(xù)的導(dǎo)電性高分子架構(gòu)。
圖13為本發(fā)明金屬墊層結(jié)構(gòu)的實(shí)施例，一導(dǎo)電性高分子夾設(shè)于銅電路與鋁墊間。例如制造連線的基板40，為包括制造半導(dǎo)體集成電路的半導(dǎo)體基板，集成電路可形成于其中及/或其上。集成電路可具有許多獨(dú)立電路元件，比如晶體管，二極管，電容，電感，以及其他主動(dòng)與被動(dòng)元件。基板40包括層間介電層42，以及埋設(shè)于層間介電層42的一第一金屬電路44。以平坦化制程如CMP處理露出的第一金屬電路44。適合作為第一金屬電路44的材料包括銅、鋁、銅合金、或其他可能的導(dǎo)電材料。層間介電層的材料包括氧化硅、氮化硅、氮氧化硅、PSG、BPSG、含氟氧化硅、或多種介電常數(shù)低于約3.9的低介電薄膜。沉積并圖案化保護(hù)層46以形成開口47，該開口定義第一金屬電路44的接觸區(qū)域。該保護(hù)層可保護(hù)半導(dǎo)體晶片免受外在環(huán)境的影響。該保護(hù)層可為單層或多層結(jié)構(gòu)，組成包括TEOS(四乙基原硅酸鹽)氧化物、氮化硅(SiNx)、或等離子加強(qiáng)型氧化硅。
在金屬墊制程前，將導(dǎo)電性高分子48選擇性沉積于露出的第一金屬電路44上，可增加第一金屬電路44與其上層的附著力。導(dǎo)電性高分子48可以任一合適的表面接枝技術(shù)形成，優(yōu)選有機(jī)材料，包括電致共軛導(dǎo)電性高分子如聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶?；瘜W(xué)接枝法可應(yīng)用于電致共軛導(dǎo)電性單體如苯胺、吡咯、噻吩、乙烯基乙烯撐、或4-乙烯基吡啶。優(yōu)選的導(dǎo)電性高分子48為厚約10-50埃的聚4-乙烯基吡啶。
將一金屬層沉積于導(dǎo)電性高分子48與保護(hù)層46上，且至少填滿開口47。以掩膜光刻技術(shù)與蝕刻制程可將該金屬層圖案化為金屬墊50。該金屬墊50的組成可為鋁、銅化鋁、或銅基合金。后續(xù)制程如視情況進(jìn)行的圖案化另一保護(hù)層，接著進(jìn)行封裝/組裝制程。導(dǎo)電性高分子48提供對(duì)堅(jiān)固金屬墊的良好附著力，避免剝落與界面破損的問題，在線焊拉引測(cè)試上具有高可靠度。
圖14為本發(fā)明實(shí)施例的剖視圖，是將導(dǎo)電性高分子與擴(kuò)散阻障層，夾設(shè)于銅電路與鋁墊間。導(dǎo)電性高分子48形成后，進(jìn)一步將一擴(kuò)散阻障層52襯墊保護(hù)層46的開口47。擴(kuò)散阻障層52的組成包括鉭、氮化鉭、鈦、或氮化鈦。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說明如下10基板12導(dǎo)電區(qū)域14，14”層間介電層15蝕刻停止層16接觸孔
18溝槽20開口22，22”擴(kuò)散阻障層24金屬層25凹陷區(qū)域26，30導(dǎo)電性高分子28金屬蓋層40基板42介電層44第一金屬電路46保護(hù)層47開口48導(dǎo)電性高分子50金屬墊52擴(kuò)散阻障層
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于，包括一具有開口的介電層；一銅基第一金屬層，填滿該介電層的該開口并具有一上表面；以及一第一導(dǎo)電性高分子，覆蓋該銅基第一金屬層的該上表面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一導(dǎo)電性高分子是有機(jī)材料，包括下列電致共軛導(dǎo)電性高分子聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，還包括一第二金屬層設(shè)置于該第一導(dǎo)電性高分子上。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，還包括一第一擴(kuò)散阻障層，襯墊該介電層的開口，該擴(kuò)散阻障層夾設(shè)于該銅基第一金屬層與該介電層間；該第一擴(kuò)散阻障層包括鉭、氮化鉭、鈦、氮化鈦、前述物質(zhì)的組合、鈷、鎳、鉑、銣、鎢、鈀或金。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體元件，其特征在于，該第一擴(kuò)散阻障層還包括一第二導(dǎo)電性高分子，該第二導(dǎo)電性高分子包括下列電致共軛導(dǎo)電性高分子聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于，該第二導(dǎo)電性高分子連結(jié)至該第一導(dǎo)電性高分子。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件，其特征在于，還包括一第二擴(kuò)散阻障層襯墊該介電層的開口，其中該第二擴(kuò)散阻障層夾設(shè)于該第二導(dǎo)電性高分子與該銅基第一金屬層之間。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件，其特征在于，該第二擴(kuò)散阻障層包括鉭、氮化鉭、鈦、氮化鈦、前述物質(zhì)的組合、鈷、鎳、鉑、銣、鎢、鈀、或金。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該銅基第一金屬層的該上表面與該介電層等高。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該第一導(dǎo)電性高分子與該介電層等高。
11.一種半導(dǎo)體元件，其特征在于，包括一銅基金屬層，埋設(shè)于一介電層并具有一上表面；一導(dǎo)電性高分子，覆蓋該銅基金屬層的該上表面；以及一鋁基金屬墊，設(shè)置于該導(dǎo)電性高分子上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其特征在于，該導(dǎo)電性高分子為有機(jī)材料，包括下列電致共軛導(dǎo)電性高分子聚苯胺、聚吡咯、聚噻吩、聚乙烯基乙烯撐、或聚4-乙烯基吡啶。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其特征在于，還包括一保護(hù)層，其形成于該介電層上并具有一開口露出該銅基金屬層的該上表面。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件，其特征在于，還包括一擴(kuò)散阻障層襯墊該保護(hù)層的開口，且夾設(shè)于該鋁基金屬墊與該導(dǎo)電性高分子間。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件，其包括一具有開口的介電層；一銅基第一金屬層，填滿該介電層的該開口并具有一上表面；以及一第一導(dǎo)電性高分子，覆蓋該銅基第一金屬層的該上表面。本發(fā)明還提供一種半導(dǎo)體元件，其包括一銅基金屬層，埋設(shè)于一介電層并具有一上表面；一導(dǎo)電性高分子，覆蓋該銅基金屬層的該上表面；以及一鋁基金屬墊，設(shè)置于該導(dǎo)電性高分子上。該導(dǎo)電性高分子夾置于兩金屬層間，可作為粘著層，阻障層或活化晶種層。該導(dǎo)電性高分子可包覆銅連線結(jié)構(gòu)以避免銅擴(kuò)散至其上層，以及增加銅與其上層的附著力。
文檔編號(hào)H01L23/522GK1832159SQ20051011267
公開日2006年9月13日 申請(qǐng)日期2005年10月13日 優(yōu)先權(quán)日2005年3月8日
發(fā)明者石健學(xué), 蔡明興, 蘇鴻文, 眭曉林 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司