技術編號：6855340
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體結構與集成電路元件的制造方法，特別涉及銅連線與金屬墊。背景技術 以圖案化半導體為基礎的微電子集成電路，仍繼續(xù)朝高密度的電路元件發(fā)展。在縮小元件尺寸上，成功與否取決于組成元件的材料表現。特別在進一步要求較小元件具有較高導電度與較佳機械完整性后，現在的主流材料為銅(Cu)。銅的導電度是鋁的兩倍，鎢的三倍。此外還要求使用于電路間，金屬線間或電路的其他元件間的介電材料，其介電常數(k)越低越好。作為集成電路主要介電質其介電常數最好低于二氧化硅(約3...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。