專利名稱：防靜電保護(hù)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其是一種防靜電保護(hù)器件。
背景技術(shù)：
集成電路很容易受ESD(靜電放電)破壞，一般在電路的輸入輸出端子都會設(shè)計(jì)有靜電保護(hù)電路以防止內(nèi)部電路受損壞，GGNMOS(GateGrounded NMOS，柵極接地的N型金屬氧化物晶體管)是一種廣泛使用的保護(hù)結(jié)構(gòu)。它可由多個并聯(lián)的NMOS管組成，這樣可以增加瀉流的NMOS器件的尺寸，增大放電的能力。當(dāng)ESD發(fā)生時，泄放的靜電電荷會造成保護(hù)管N1MOS位于源極1和漏極3下方的寄生三極管導(dǎo)通，如圖1所示，同時產(chǎn)生Snapback(階躍恢復(fù))的現(xiàn)象釋放電荷，其曲線圖可參見圖2。在釋放電荷的過程中，真正的泄流區(qū)域是在B-C區(qū)域。由于工藝上的差異，并聯(lián)在一起的保護(hù)管開啟電壓Vt1會有不同，這就要求Vt2＞Vt1，才能保證在先開啟的保護(hù)管發(fā)生熱損壞前，其余的保護(hù)管能均勻開啟，而達(dá)到Vt2＞Vt1的方法之一就是增加漏極3上的串聯(lián)電阻。
當(dāng)今流行的CMOS工藝都已采用Silicide(金屬硅化物)，但為了增加漏極上的串聯(lián)電阻，目前在ESD保護(hù)電路設(shè)計(jì)方面，比較流行使用SilicideBlock(金屬硅化物阻擋)的方法來加大漏極電阻。利用這種方法的結(jié)構(gòu)可參見圖3，在P襯底4上設(shè)置有P阱5，所述P阱上設(shè)置有源極1、柵極2和漏極3，在源極1和漏極3上設(shè)有一層金屬硅化物6，所述漏極3上的金屬硅化物6從中間斷開，其中右邊的金屬硅化物上設(shè)有通孔7，通過該通孔7可使右邊的金屬硅化物與引線相連接，在漏極右側(cè)還有場隔離區(qū)8，所述漏極3上金屬硅化物6斷開的部分就是被阻擋區(qū)域9。電荷通過漏極和P阱中的寄生三極管被釋放，其路徑可如圖3中的虛線箭頭所示。
上述結(jié)構(gòu)的耐壓強(qiáng)度不夠理想，并且散熱效率不是很高。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種防靜電保護(hù)器件，能夠使各NMOS管之間能夠均勻開啟，并且具有更高的散熱效率和耐壓強(qiáng)度。
為解決上述技術(shù)問題，本發(fā)明一種防靜電保護(hù)器件的技術(shù)方案是，包括多個并聯(lián)的NMOS管，在P襯底上設(shè)置有并排的P阱和N阱，所述NMOS管設(shè)置于并排的P阱和N阱上，該NMOS管的源極和柵極位于P阱上方，該NMOS管的漏極包括N阱和兩個N型擴(kuò)散區(qū)，所述兩N型擴(kuò)散區(qū)上方分別各有一個金屬硅化物層；所述兩N型擴(kuò)散區(qū)中間有一間隔，其中一個N型擴(kuò)散區(qū)位于P阱和N阱交界處的上方，另一個N型擴(kuò)散區(qū)位于N阱上方，所述位于N阱上方的N型擴(kuò)散區(qū)的金屬硅化物與一個包含有導(dǎo)電物質(zhì)的通孔相連接。
本發(fā)明通過將設(shè)置于N阱上的N型擴(kuò)散區(qū)斷開，不僅能使各NMOS管均勻開啟，還大大的提高了器件的散熱效率和耐壓強(qiáng)度。


下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步描述圖1為現(xiàn)有NMOS保護(hù)管的寄生三極管示意圖；
圖2為產(chǎn)生階躍恢復(fù)現(xiàn)象的電流-電壓曲線圖；圖3為現(xiàn)有保護(hù)器件中NMOS管的結(jié)構(gòu)示意圖；圖4為本發(fā)明保護(hù)器件中單個NMOS管的結(jié)構(gòu)示意圖；圖5為本發(fā)明保護(hù)器件中相鄰兩個NMOS管的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
本發(fā)明防靜電保護(hù)器件，包括多個并聯(lián)的NMOS管，如圖4所示，在P襯底4上設(shè)置有并排的P阱5和N阱10，所述NMOS管設(shè)置于并排的P阱5和N阱10上，該NMOS管的源極1和柵極2位于P阱5上方，該NMOS管的漏極包括N阱10和兩個N型擴(kuò)散區(qū)“N+”，所述兩N型擴(kuò)散區(qū)上方分別各有一個金屬硅化物層6；所述兩N型擴(kuò)散區(qū)中間有一間隔，其中一個N型擴(kuò)散區(qū)11位于P阱5和N阱10交界處的上方，另一個N型擴(kuò)散區(qū)12位于N阱10上方，所述位于N阱10上方的N型擴(kuò)散區(qū)12的金屬硅化物6與一個包含有導(dǎo)電物質(zhì)的通孔7相連接，在通過該通孔7可使該金屬硅化物與引線相連接，漏極右側(cè)設(shè)置有一個場隔離區(qū)8，所述漏極11和漏極12的中間的間隔部分就是被阻擋區(qū)域9。
在器件中，相鄰的兩個NMOS管也可以相連接，如圖5所示。相鄰的NMOS管連接成左右對稱的結(jié)構(gòu)，兩NMOS管的漏極相連接，并共用一個連接有通孔7的N型擴(kuò)散區(qū)12。這種結(jié)構(gòu)可以在保證器件的工作效率不受影響的情況下最大限度的節(jié)省硅片的面積。
在器件工作時，電荷通過N型擴(kuò)散區(qū)12，經(jīng)過N阱10到N型擴(kuò)散區(qū)11，然后在經(jīng)過P阱5中的寄生三極管被釋放，其路徑可如圖4和圖5中的虛線箭頭所示。由于N阱10有較大的電阻值，因此在有限的面積內(nèi)可以更容易調(diào)節(jié)漏區(qū)的電阻，以便多個并聯(lián)NMOS之間開啟更均勻。由于N阱注入比較深，通過本發(fā)明的結(jié)構(gòu)會使得電流方向往襯底更深的地方走，這樣可以提高散熱效率。而且N阱/P阱，N阱/P襯底的PN結(jié)比N+/P阱的PN結(jié)有更大的擊穿電壓，因此NMOS器件本身也更不容易受損。
權(quán)利要求
1.一種防靜電保護(hù)器件，其特征在于，包括多個并聯(lián)的NMOS管，各NMOS管中，在P襯底上設(shè)置有并排的P阱和N阱，所述NMOS管設(shè)置于并排的P阱和N阱上，該NMOS管的源極和柵極位于P阱上方，該NMOS管的漏極包括N阱和兩個N型擴(kuò)散區(qū)，所述兩N型擴(kuò)散區(qū)上方分別各有一個金屬硅化物層；所述兩N型擴(kuò)散區(qū)中間有一間隔，其中一個N型擴(kuò)散區(qū)位于P阱和N阱交界處的上方，另一個N型擴(kuò)散區(qū)位于N阱上方，所述位于N阱上方的N型擴(kuò)散區(qū)的金屬硅化物與一個包含有導(dǎo)電物質(zhì)的通孔相連接。
2.根據(jù)權(quán)利要求1所述的防靜電保護(hù)器件，其特征在于，相鄰的NMOS管連接成左右對稱的結(jié)構(gòu)，兩NMOS管的漏極相連接，并共用一個連接有通孔的N型擴(kuò)散區(qū)。
全文摘要
本發(fā)明公開了一種防靜電保護(hù)器件，包括多個并聯(lián)的NMOS管，在P襯底上設(shè)置有并排的P阱和N阱，所述NMOS管設(shè)置于并排的P阱和N阱上，該NMOS管的源極和柵極位于P阱上方，該NMOS管的漏極包括N阱和兩個N型擴(kuò)散區(qū)，所述兩N型擴(kuò)散區(qū)上方分別各有一個金屬硅化物層；所述兩N型擴(kuò)散區(qū)中間有一間隔，其中一個N型擴(kuò)散區(qū)位于P阱和N阱交界處的上方，另一個N型擴(kuò)散區(qū)位于N阱上方，所述位于N阱上方的N型擴(kuò)散區(qū)的金屬硅化物與一個包含有導(dǎo)電物質(zhì)的通孔相連接。本發(fā)明通過將設(shè)置于N阱上的N型擴(kuò)散區(qū)斷開，不僅能使各NMOS管均勻開啟，還大大的提高了器件的散熱效率和耐壓強(qiáng)度。
文檔編號H01L23/58GK1979858SQ200510111039
公開日2007年6月13日 申請日期2005年12月1日 優(yōu)先權(quán)日2005年12月1日
發(fā)明者徐向明, 金鋒, 蘇慶 申請人:上海華虹Nec電子有限公司