專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種為了降低導(dǎo)通時的電阻值而在偏移(offset)區(qū)域形成漏極區(qū)域的技術(shù)。
背景技術(shù)：
在以往的半導(dǎo)體裝置的制造方法中具有如下的制造方法，即，準備P型的硅襯底，在襯底表面上形成離子注入掩模，其用于形成偏移漏極區(qū)域。在根據(jù)所希望的條件離子注入雜質(zhì)后，去除離子注入掩模。并且，利用熱處理工序使雜質(zhì)擴散并形成偏移漏極區(qū)域。之后，在襯底上面層積用于形成場氧化膜的氧化膜和氮化硅膜。并且，對氮化硅膜進行構(gòu)圖，以形成場氧化膜形成時的開口部。利用熱氧化法形成場氧化膜并去除氧化膜及氮化硅膜(例如參照專利文獻1)。
在以往的半導(dǎo)體裝置的制造方法中還具有如下的制造方法，即，在由雙重擴散結(jié)構(gòu)形成的漏極區(qū)域，首先形成LOCOS(Local Oxidation ofSilicon硅的局部氧化)氧化膜。此時，使位于漏極區(qū)域側(cè)的LOCOS氧化膜的鳥嘴(バ一ズビ一ク)形狀緩緩傾斜，并且形成得大。利用LOCOS氧化膜的鳥嘴形狀，在高加速電壓下從LOCOS氧化膜上面離子注入雜質(zhì)并使其擴散。利用該制造方法形成漏極區(qū)域的擴散得深的低濃度擴散層。之后，使用LOCOS氧化膜利用自整合技術(shù)，從低濃度擴散層表面離子注入雜質(zhì)，形成漏極區(qū)域的高濃度擴散層(例如參照專利文獻2)。
專利文獻1特開2003-204062號公報(第5-6頁，第3-7圖)專利文獻2特開2003-309258號公報(第8-10頁，第5-9圖)如上所述，在現(xiàn)有的半導(dǎo)體裝置的制造方法中，在硅襯底上面形成用于形成偏移漏極區(qū)域的離子注入掩模。形成偏移漏極區(qū)域之后去除該離子注入掩模，層積用于形成場氧化膜的氧化膜及氮化硅膜。對氮化硅膜進行構(gòu)圖，形成場氧化膜后去除氧化膜及氮化硅膜。利用該制造方法，分別形成偏移漏極區(qū)域形成時的掩模和用于形成場氧化膜的掩模。因此，由于在各個工序中產(chǎn)生的掩模偏移，使得偏移漏極區(qū)域和場氧化膜的位置對齊精度變差。并且，具有難以實現(xiàn)所希望的耐壓特性和所希望的導(dǎo)通時的電阻值的問題。
另外，偏移漏極區(qū)域形成時的掩模和用于形成場氧化膜的掩模作為各不相同的掩模形成。利用該制造方法，具有掩模數(shù)量及制造工序增加、制造成本增加的問題。
另外，在現(xiàn)有的半導(dǎo)體裝置的制作方法中，在外延層表面形成用于形成LOCOS氧化膜的氧化硅膜及氮化硅膜。有選擇地形成LOCOS氧化膜形成區(qū)域的氧化硅膜及氮化硅膜。并且，在形成了LOCOS氧化硅膜之后，通過從該LOCOS氧化膜的鳥嘴部上面離子注入而形成漏極區(qū)域。由此，由于LOCOS氧化膜形成時的掩模偏移和鳥嘴部的膜厚、形狀等，在漏極區(qū)域的形成區(qū)域上產(chǎn)生偏移，具有位置對齊精度差的問題。
另外，漏極區(qū)域形成至與源極區(qū)域重疊形成的反向柵區(qū)域附近，則產(chǎn)生耐壓特性劣化的問題。另一方面，漏極區(qū)域從該反向柵區(qū)域向遠方形成，則產(chǎn)生導(dǎo)通時的電阻值增大的問題?？傊O區(qū)域考慮耐壓特性和導(dǎo)通時的電阻值等而需要高精度地形成。但是，如上所述，由于漏極區(qū)域的位置對齊精度差，而具有難以實現(xiàn)所希望的耐壓特性和所希望的導(dǎo)通時的電阻值的問題。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述各問題而研發(fā)的，其提供一種半導(dǎo)體裝置的制造方法，包括如下工序在從半導(dǎo)體層表面形成第一漏極擴散層后，在所述半導(dǎo)體層表面形成絕緣層，有選擇地去除所述絕緣層，以在所述半導(dǎo)體層上形成有場氧化膜的區(qū)域設(shè)置開口部；使用所述開口部利用自整合技術(shù)從所述第一漏極擴散層表面形成第二擴散層后，在所述半導(dǎo)體層上形成場氧化膜；去除所述絕緣層的一部分后，在所述半導(dǎo)體層上面形成柵電極，在所述柵電極下方的所述半導(dǎo)體層上形成反向柵擴散層及源極擴散層。因此，在本發(fā)明中，使用為了形成場氧化膜而構(gòu)圖的絕緣層，利用自整合技術(shù)形成第二漏極擴散層。通過該制造方法，能夠在偏移區(qū)域上位置精度良好地形成第二漏極擴散層。
另外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，在形成所述反向柵擴散層的工序中，使用形成有所述場氧化膜的臺階差作為對位標記的所述柵電極，利用自整合技術(shù)形成所述反向柵擴散層。因此，在本發(fā)明中，使用柵電極并利用自整合技術(shù)來形成反向柵擴散層。通過該制造方法，能夠位置精度良好地配置第二漏極擴散層和反向柵擴散層，能夠?qū)崿F(xiàn)所希望的耐壓特性和所希望的導(dǎo)通時的電阻值。
在本發(fā)明的半導(dǎo)體裝置的裝置方法中，在有選擇地去除所述絕緣層的工序中，在所述半導(dǎo)體表面依次堆積柵極氧化膜、第一硅膜及氮化硅膜之后，將所述第一硅膜和所述氮化硅膜與所述場氧化膜的形成區(qū)域?qū)R而去除。因此，在本發(fā)明中，柵極氧化膜和作為柵電極使用的第一硅膜作為場氧化膜形成時的掩模使用。通過該制造方法，能夠?qū)⒅圃旃ば蚝喡曰?，并且能夠抑制制造成本?br> 另外，在本發(fā)明的半導(dǎo)體裝置的裝置方法中，去除所述絕緣層的一部分的工序中，在形成所述場氧化膜之后去除所述氮化硅膜。因此，本發(fā)明中在由硅膜覆蓋柵極氧化膜的狀態(tài)下形成場氧化膜。并且，使用該硅膜形成柵電極。通過該制造方法，能夠防止在形成場氧化膜之前堆積的柵極氧化膜成長到所希望的膜厚以上。
在本發(fā)明的半導(dǎo)體裝置的裝置方法中，在形成所述柵電極的工序中，在去除所述氮化硅膜之后，在所述半導(dǎo)體層上面堆積第二硅膜，將所述場氧化膜的臺階差作為對位標記而使用。因此，本發(fā)明中，相對第二漏極擴散層能夠位置精度良好地形成柵電極。并且，使用柵電極利用自整合技術(shù)而形成的反向柵擴散層能夠相對第二漏極擴散層位置精度良好地形成。
本發(fā)明的半導(dǎo)體裝置包括半導(dǎo)體層；場氧化膜；柵電極；柵極氧化膜；一導(dǎo)電型的第一漏極擴散層；一導(dǎo)電型的第二漏極擴散層；反向?qū)щ娦偷姆聪驏艛U散層；一導(dǎo)電型的源極擴散層，所述場氧化膜形成在所述半導(dǎo)體層表面，所述柵電極中其一端介由所述柵極氧化膜位于所述半導(dǎo)體層表面上，所述柵極氧化膜被所述柵電極和所述半導(dǎo)體層表面夾著，所述柵電極的另一端形成在所述場氧化膜的一端上，所述第一漏極擴散層形成于所述場氧化膜的另一端側(cè)，所述第二漏極擴散層與所述第一漏極擴散層重疊形成，所述反向柵擴散層形成在柵電極之下，所述源極擴散層形成于所述柵電極的一端側(cè)一直延伸到所述柵電極之下。
本發(fā)明中，使用作為形成場氧化膜的掩模而被使用的絕緣層，在偏移區(qū)域形成漏極擴散層。通過該制造方法能夠在偏移區(qū)域上位置精度良好地形成漏極擴散層。并且，能夠?qū)崿F(xiàn)所希望的耐壓特性和所希望的導(dǎo)通時的電阻值。
另外，在本發(fā)明中，利用場氧化膜的臺階差對柵電極進行構(gòu)圖。并且，使用該柵電極的另一端利用自整合技術(shù)形成反向柵擴散層。通過該制造方法，能夠位置精度良好地配置漏極擴散層和反向柵擴散層，并且能夠?qū)崿F(xiàn)所希望的耐壓特性和所希望的導(dǎo)通時的電阻值。
在本發(fā)明中，將柵極氧化膜和作為柵電極使用的硅膜作為場氧化膜形成時的絕緣層來使用。然后，使用柵極氧化膜及硅膜形成柵電極。通過該制造方法，能夠?qū)⒅圃旃ば蚝喡曰?，并且能夠抑制制造成本?br> 在本發(fā)明中，在半導(dǎo)體層表面上堆積柵極氧化膜之后，由用作為柵電極的硅膜覆蓋柵極氧化膜。之后，在硅膜上面再堆積硅膜，使柵電極形成所希望的膜厚。通過該制造方法，能夠防止柵極氧化膜過多地成長，并且能夠?qū)艠O氧化膜的膜厚維持在所希望的厚度。
另外，通過將源極擴散層在所述柵電極的一端一直延伸形成到所述柵電極之下，難以在源極、漏極之間引起泄漏。


圖1是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖2是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖3是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖4是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖5是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖6是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖7是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖8是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖9是說明本發(fā)明實施方式的半導(dǎo)體裝置的制造方法的剖面圖。
符號說明1P型單晶硅襯底；5N型外延層；6P型擴散層；10第一元件形成區(qū)域；11第二元件形成區(qū)域；12氧化硅膜；13多晶硅膜；14氮化硅膜；18P型擴散層；22LOCOS氧化膜；23多晶硅膜；24鎢硅膜；25氧化硅膜；26柵電極；27柵電極；33P型擴散層
具體實施例方式
以下參照圖1～圖9詳細說明本發(fā)明一實施方式的半導(dǎo)體裝置的制造方法。
圖1～圖9是用于說明本實施方式的半導(dǎo)體裝置的裝置方法的剖面圖。在以下的說明中，關(guān)于在由分離區(qū)域劃分的元件形成區(qū)域上例如形成P溝道型MOS晶體管和N溝道型MOS晶體管的情況進行說明。但是，并不是限定于該組合的情況，例如也可以是在其他的元件形成區(qū)域上形成NPN型的晶體管、縱型PNP晶體管等而形成半導(dǎo)體集成電路裝置的情況。
首先，如圖1所示準備P型的單晶硅基板1。使用公知的光刻技術(shù)從襯底1的表面離子注入N型雜質(zhì)，例如磷(P)，形成N型埋入擴散層2、3。然后，使用公知的光刻技術(shù)從襯底1的表面離子注入P型雜質(zhì)，例如硼(B)，形成P型埋入擴散層4。之后，在外延成長裝置的基座上配置襯底1。
其次，利用燈泡加熱給予襯底1例如1200℃左右的高溫，同時向反應(yīng)管內(nèi)導(dǎo)入SiHCl3氣體和H2氣體。由此，在襯底1上使例如電阻率0.1～2.0Ω·cm、厚度0.5～1.5μm左右的外延層5成長。使用公知的光刻技術(shù)從外延層5的表面離子注入P型雜質(zhì)，例如硼(B)，形成P型擴散層6。將P型擴散層6擴散，以與N型埋入擴散層3局部重疊。P型擴散層6被用作為P溝道型MOS晶體管的漏極區(qū)域。
另外，本實施方式的襯底1及外延層5對應(yīng)于本發(fā)明的“半導(dǎo)體層”。在本實施方式中，表示了在襯底1形成有一層外延層5的情況，但并不限于該情況。例如，作為本發(fā)明的“半導(dǎo)體層”可以是僅為襯底的情況，也可以是在襯底上面層積有多個外延層的情況。另外，襯底可以是N型單晶硅襯底、化合物半導(dǎo)體襯底。本實施方式的P型擴散層6對應(yīng)于本發(fā)明的“第一漏極擴散層”。
接下來，如圖2所示，使用公知的光刻技術(shù)從外延層5的表面離子注入N型雜質(zhì)，例如磷(P)，形成N型擴散層7。另外，使用公知的光刻技術(shù)從外延層5的表面離子注入P型雜質(zhì)，例如硼(B)，形成P型擴散層8。通過將P型埋入擴散層4與擴散層8連結(jié)，形成分離區(qū)域9。如上所述，利用分離區(qū)域9將襯底1及外延層5劃分成多個元件形成區(qū)域。在本實施方式中，在第一元件形成區(qū)域10上形成N溝道型MOS晶體管，在第二元件形成區(qū)域11上形成P溝道型MOS晶體管。
然后，在外延層5表面上堆積例如150～350左右的氧化硅膜12。在氧化硅膜12上面依次堆積多晶硅膜13、氮化硅膜14。
另外，本實施方式的氧化硅膜12、多晶硅膜13以及氮化硅膜14對應(yīng)于本發(fā)明的“絕緣層”。本實施方式的多晶硅膜13對應(yīng)于本發(fā)明的“第一硅膜”。作為本發(fā)明的“第一硅膜”為構(gòu)成柵電極的膜即可。
接下來，如圖3所示，有選擇地去除多晶硅膜13及氮化硅膜14，以在形成LOCOS氧化膜22(參照圖5)的部分上設(shè)置開口部。此時，雖然未作圖示，但在劃線區(qū)域形成N型埋入擴散層2時，在襯底1表面形成臺階差。將該臺階差用作為對準掩模，有選擇地去除多晶硅膜13及氮化硅膜14。
之后，在外延層5表面形成用于形成N型擴散層15的光致抗蝕劑16。使用公知的光刻技術(shù)在形成有N型擴散層15的區(qū)域上面的光致抗蝕劑16上形成開口部17。
此時，能夠?qū)⒁雅渲糜谕庋訉?表面的多晶硅13及氮化硅膜14的臺階差用作對準掩模。并且，以光致抗蝕劑16為掩模，離子注入N型雜質(zhì)，例如磷(P)，形成N型擴散層15。通過該制造方法，能夠不受LOCOS氧化膜22的形狀例如鳥嘴部的厚度、形狀等影響而形成N型擴散層15。另外，N型擴散層15能夠相對于LOCOS氧化膜22位置精度良好地形成。
本實施方式的LOCOS氧化膜22對應(yīng)于本發(fā)明的“場氧化膜”，在利用LOCOS法形成時不進行限定。本發(fā)明的“場氧化膜”也可以通過能夠形成厚的熱氧化膜的制造方法來形成。
接下來，如圖4所示，去除光致抗蝕劑16后，在外延層5表面形成用于形成P型擴散層18的光致抗蝕劑19。使用公知的光刻技術(shù)在形成有P型擴散層18的區(qū)域上面的光致抗蝕劑19上形成開口部20。并且以光致抗蝕劑19為掩模離子注入P型雜質(zhì)，例如硼(B)，形成P型擴散層18。
此時，在光致抗蝕劑19的開口部20的內(nèi)側(cè)形成有多晶硅膜13及氮化硅膜14的開口部21。使用開口部21并利用自整合技術(shù)進行離子注入，由此能夠相對LOCOS氧化膜22位置精度良好地形成P型擴散層18。
本實施方式的P型擴散層18對應(yīng)于本發(fā)明的“第二漏極擴散層”。
接下來如圖5所示，將多晶硅膜13及氮化硅膜14用作為掩模，從氧化硅膜12上，例如以800～1200℃左右的蒸汽氧化，進行氧化膜粘附。同時，對襯底1整體施加熱處理，形成LOCOS氧化膜22。此時，在形成有多晶硅膜13及氮化硅膜14的部分的局部形成鳥嘴狀。另外，LOCOS氧化膜22的平坦部例如行成為厚3000～5000左右。特別是，在分離區(qū)域9上，通過形成LOCOS氧化膜22，進一步形成元件間分離。之后，去除氮化硅膜14。
然后，在多晶硅膜13或LOCOS氧化膜22上面依次堆積多晶硅膜23、鎢硅膜24以及氧化硅膜25。此時，在第一及第二元件形成區(qū)域10、11將殘留于外延層5表面的氧化硅膜12使用作柵極氧化膜。另外，在殘留于氧化硅膜12上面的多晶硅膜13上面還堆積多晶硅膜23以及鎢硅膜24。并且，形成用作為柵電極26、27(參照圖6)的所希望的膜厚。另外，本實施方式的多晶硅膜23及鎢硅膜24對應(yīng)于本發(fā)明的“第二硅膜”。并且本發(fā)明的“第二硅膜”只要是構(gòu)成柵電極的膜即可。
此時，使用圖2如上所示，在堆積有氧化硅膜12后堆積多晶硅膜13。并且，在形成LOCOS氧化膜22并直到堆積多晶硅膜13期間，氧化硅膜12被多晶硅膜13覆蓋。通過該制造方法，將氧化硅膜12氧化，能夠大幅度地降低成長的量。并且，N溝道型MOS晶體管及P溝道型MOS晶體管的柵極氧化膜的膜厚維持在適當(dāng)?shù)姆秶鷥?nèi)。
另外，將作為柵極氧化膜使用的氧化硅膜12及作為柵電極26、27使用的多晶硅膜13兼用作LOCOS氧化膜22形成時的掩模。通過該制造方法，能夠省略堆積、去除LOCOS氧化膜22形成用的氧化硅膜的工序，將制造工序簡略化，能夠抑制制造成本。
在本實施方式中，多晶硅膜13、23通過兩次堆積工序形成所希望的膜厚。通過該制造方法，能夠減薄多晶硅膜13的膜厚。并且，能夠容易地在形成OCOS氧化膜時進行構(gòu)圖。但是，在本實施方式中，可以由一次堆積工序在氧化硅膜12表面上形成適于柵電極26、27膜厚的多晶硅膜。另外，在圖6～圖9中，多晶硅膜13與多晶硅膜23一體圖示。
接下來，如圖6所示，在第一及第二元件形成區(qū)域10、11上有選擇地去除多晶硅膜23、鎢硅膜24以及氧化硅膜25。并且形成柵電極26、27。此時能夠?qū)⒁雅渲迷谕庋訉?表面的LOCOS氧化膜22的臺階差利用作對準掩模。根據(jù)該制造方法，在第一及第二元件形成區(qū)域10、11中也能夠相對于LOCOS氧化膜22位置精度良好地形成柵電極26、27。
然后，在外延層5上面堆積TEOS膜28，在TEOS膜28上面堆積光致抗蝕劑29。使用公知的光刻技術(shù)，在形成有N型擴散層30的區(qū)域的光致抗蝕劑29上形成開口部31。以光致抗蝕劑29為掩模，離子注入N型雜質(zhì)，例如磷(P)，形成N型擴散層30。如圖所示，使用柵電極27利用自整合技術(shù)形成N型擴散層30。N型擴散層30被用作為P溝道型MOS晶體管的反向柵區(qū)域。
接著，如圖7所示，去除光致抗蝕劑29后，在外延層5表面形成用于形成P型擴散層32、33的光致抗蝕劑34。使用公知的光刻技術(shù)在形成有P型擴散層32、33的區(qū)域上面的光致抗蝕劑34上形成開口部。并且，以光致抗蝕劑34為掩模，離子注入雜質(zhì)，例如硼(B)，形成P型擴散層32、33。此時，如圖所示，P型擴散層32使用柵電極26，利用自整合技術(shù)形成。另一方面，P型擴散層33使用LOCOS氧化膜22利用自整合技術(shù)形成。P型擴散層32被用作為N溝道型MOS晶體管的反向柵區(qū)域。P型擴散層33被用作為P溝道型MOS晶體管的漏極區(qū)域。
然后，如圖8所示，去除光致抗蝕劑34后，在外延層5表面形成用于形成P型擴散層35、36的光致抗蝕劑37。使用公知的光刻技術(shù)在形成有P型擴散層35、36的區(qū)域上面的光致抗蝕劑37上形成開口部。并且，以光致抗蝕劑37和柵電極27為掩模，離子注入雜質(zhì)，例如氟化硼(BF2)，形成P型擴散層35、36。P型擴散層35、35被用作為P溝道型MOS晶體管的源極區(qū)域。
接下來，如圖9所示，使用公知的光刻技術(shù)從外延層5的表面離子注入N型雜質(zhì)，例如磷(P)，形成N型擴散層38、39、40、41。N型擴散層38、39分別用作為N溝道MOS晶體管的源極區(qū)域和漏極區(qū)域。在N型擴散層40上施加電源電位，起到防止P溝道型MOS晶體管的外延層5翻轉(zhuǎn)的作用。N型擴散層41與P型擴散層35、36等電位，防止P溝道型MOS晶體管的反向柵區(qū)域的寄生效果。
之后，在外延層5上面例如作為絕緣層42堆積BPSG(Boron PhosphoSilicate Glass硼磷硅酸鹽玻璃)膜、SOG(Spin On Glass旋涂玻璃)膜等。例如，通過使用了CHF3+O2類氣體的干式蝕刻，在絕緣層42上形成接觸孔43、44、45、46、47。在接觸孔43、44、45、46、47內(nèi)壁等上形成勢壘金屬膜48。并且將鎢(W)膜49埋設(shè)在接觸孔43、44、45、46、47內(nèi)。在鎢膜49上面，通過CVD法堆積鋁銅(AlCu)膜、勢壘金屬膜。之后，使用公知的光刻技術(shù)有選擇地去除AlCu膜及勢壘金屬膜。并且形成N溝道型MOS晶體管的漏電極50及源電極51。另外，形成P溝道型MOS晶體管的漏電極52及源電極53。在圖9所示的剖面中，向柵電極26、27的配線層未作圖示，而由其他的區(qū)域與配線層連接。
如上所述，在本實施方式中，在P溝道型MOS晶體管中，使用LOCOS氧化膜22形成時的掩模來形成P型擴散層18。即，能夠在P溝道型MOS晶體管的偏移區(qū)域位置精度良好地形成P型擴散層18。通過該制造方法，能夠降低P溝道型MOS晶體管的導(dǎo)通電阻值。另一方面，漏極區(qū)域的P型擴散層18能夠相對于反向柵區(qū)域的N型擴散層30位置精度良好地形成，并且能夠維持耐壓特性。
另外，P溝道型MOS晶體管的漏極區(qū)域通過P型擴散層6、18、33形成。在接觸孔45的下方重疊P型擴散層6、18、33，而形成P型雜質(zhì)濃度高的狀態(tài)。另一方面，形成越接近反向柵區(qū)域的N型擴散層30，P型雜質(zhì)濃度越低的狀態(tài)。通過該偏移區(qū)域的濃度梯度，能夠一邊維持P溝道型MOS晶體管的耐壓特性一邊降低導(dǎo)通電阻值。
以下，參照圖9詳細說明本發(fā)明一實施方式的半導(dǎo)體裝置。如圖9所示，P溝道型MOS晶體管由P型單晶硅基板1、N型埋入擴散層3、N型外延層5、用作為反向柵區(qū)域的N型擴散層30、41、用作為源極區(qū)域的P型擴散層35、36，用作為漏極區(qū)域的P型擴散層6、18、33、LOCOS氧化膜22、柵極氧化膜12以及柵電極27構(gòu)成。
N型外延層5例如形成為電阻率0.1～2.0Ω·cm、厚度0.5～1.5μm左右。將P型擴散層6擴散，以與N型埋入擴散層3局部重疊。LOCOS氧化膜22的平坦部例如形成為厚3000～5000左右。柵電極27形成為經(jīng)由柵極氧化膜12使柵電極27的一端位于半導(dǎo)體層表面上。柵極氧化膜12被柵電極27和半導(dǎo)體表面夾著而形成。柵電極27形成于LOCOS氧化膜22的一端上。柵電極27的另一端位于LOCOS氧化膜22上而形成。P型擴散層33形成于LOCOS氧化膜22的另一端。P型擴散層18與LOCOS氧化膜22重疊形成。用作為反向柵擴散層的N型擴散層30、41形成于柵電極27之下。用作為源極擴散層的P型擴散層35、36形成于柵電極27的一端，一直延伸到柵電極27的下方。
本發(fā)明在不脫離發(fā)明要旨的范圍內(nèi)能夠進行各種變更。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，包括如下工序在從半導(dǎo)體層表面形成第一漏極擴散層后，在所述半導(dǎo)體層表面形成絕緣層，有選擇地去除所述絕緣層，以在所述半導(dǎo)體層上形成有場氧化膜的區(qū)域設(shè)置開口部；使用所述開口部，利用自整合技術(shù)從所述第一漏極擴散層表面形成第二漏極擴散層，然后在所述半導(dǎo)體層上形成場氧化膜；去除所述絕緣層的一部分后，在所述半導(dǎo)體層上面形成柵電極，在所述柵電極下方的所述半導(dǎo)體層上形成反向柵擴散層及源極擴散層。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在形成所述反向柵擴散層的工序中，使用形成有所述場氧化膜的臺階差作為對位標記的所述柵電極，利用自整合技術(shù)形成所述反向柵擴散層。
3.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，在有選擇地去除所述絕緣層的工序中，在所述半導(dǎo)體表面依次堆積柵極氧化膜、第一硅膜及氮化硅膜，然后將所述第一硅膜和所述氮化硅膜與所述場氧化膜的形成區(qū)域?qū)R而去除。
4.如權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于，在去除所述絕緣層的一部分的工序中，在形成所述場氧化膜之后去除所述氮化硅膜。
5.如權(quán)利要求3所述的半導(dǎo)體裝置的裝置方法，其特征在于，在形成所述柵電極的工序中，在去除所述氮化硅膜之后，在所述半導(dǎo)體層上面堆積第二硅膜，將所述場氧化膜的臺階差用作為對位標記。
6.一種半導(dǎo)體裝置，其包括半導(dǎo)體層；場氧化膜；柵電極；柵極氧化膜；一導(dǎo)電型的第一漏極擴散層；一導(dǎo)電型的第二漏極擴散層；反向?qū)щ娦偷姆聪驏艛U散層；一導(dǎo)電型的源極擴散層，所述場氧化膜形成在所述半導(dǎo)體層表面，所述柵電極中所述柵電極的一端介由所述柵極氧化膜位于所述半導(dǎo)體層表面上，所述柵極氧化膜被所述柵電極和所述半導(dǎo)體層表面夾著，所述柵電極的另一端形成在所述場氧化膜的一端上，所述第一漏極擴散層形成于所述場氧化膜的另一端側(cè)，所述第二漏極擴散層與所述第一漏極擴散層重疊形成，所述反向柵擴散層形成在柵電極之下，所述源極擴散層在所述柵電極的一端側(cè)一直延伸形成到所述柵電極之下。
全文摘要
半導(dǎo)體裝置及其制造方法。在現(xiàn)有的半導(dǎo)體裝置的制造方法中具有難以在偏移區(qū)域上位置精度良好地形成漏極擴散層的問題，而本發(fā)明的半導(dǎo)體裝置的制造方法，在外延層(5)上面堆積硅氧化膜(12)、多晶硅膜(13)以及氮化硅膜(14)。在多晶硅膜(13)及氮化硅膜(14)上形成用于形成LOCOS氧化膜(22)的開口部(21)。并且，使用該開口部(21)，利用自整合技術(shù)由離子注入而形成P型擴散層(18)。之后，在開口部(21)上形成LOCOS氧化膜(22)。通過該制造方法能夠在偏移區(qū)域上位置精度良好地形成用作為漏極區(qū)域的P型擴散層。
文檔編號H01L29/66GK1770410SQ20051010883
公開日2006年5月10日 申請日期2005年9月30日 優(yōu)先權(quán)日2004年9月30日
發(fā)明者大竹誠治, 小倉尚 申請人:三洋電機株式會社