專利名稱：埋入式可切換功率環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與一種高效功率的集成電路設(shè)計(jì)有關(guān)，尤其是，本發(fā)明與一種包含埋入是可切換功率供應(yīng)的集成電路有關(guān)。此外，本發(fā)明與一種設(shè)計(jì)集成電路布局的方法有關(guān)。
背景技術(shù)：
近年來(lái)，芯片系統(tǒng)(sys tems-on-chip，SoCs)的功率消耗已經(jīng)成長(zhǎng)到相當(dāng)嚴(yán)苛的程度。目前在可攜式裝置上的產(chǎn)業(yè)發(fā)展趨勢(shì)已經(jīng)證明了以越來(lái)越低的功率/能量消耗來(lái)執(zhí)行增強(qiáng)性能的需求。因此，整個(gè)系統(tǒng)的功率使用的最佳化以及電池的壽命最大化的追求已經(jīng)產(chǎn)生了多種方法來(lái)智能性及動(dòng)態(tài)調(diào)整一芯片上的性能以及功率消耗。
一種先前技術(shù)中的方法是以不同的電壓及/或不同的時(shí)脈速率來(lái)驅(qū)動(dòng)不同的芯片區(qū)域，以為了降低功率消耗。
在靜態(tài)功率消耗的節(jié)制方面，隨著在深次微米CMOS電路的門檻電壓、信道長(zhǎng)度以及柵極氧化層厚度的降低，在深次微米CMOS電路的漏電流將會(huì)變成所消耗功率的一大部分。因此，多重門檻電壓的設(shè)計(jì)已經(jīng)變成降低漏電流所必須的方法之一。隨著高門檻電壓(HVT)相較于正常的門檻電壓(RVT)的基本上表現(xiàn)出具有更低的漏電流，因而使得所泄漏的功率可以藉由這樣的方式而降低。然而，為了維持正常門檻電壓在時(shí)間上的優(yōu)勢(shì)，在特定組件上使用正常門檻電壓設(shè)計(jì)仍然是芯片設(shè)計(jì)上的必要手段之一。
更詳細(xì)地說(shuō)，在正常門檻電壓與高門檻電壓之間的漏電流可以隨著比較的技術(shù)的一個(gè)函數(shù)而變化。舉例來(lái)說(shuō)，在0.13微米技術(shù)中，在正常門檻電壓值設(shè)計(jì)上的漏電流是高門檻電壓設(shè)計(jì)的18倍高。而到了90納米的技術(shù)中，這個(gè)比例就變成65。而隨著上述的例子，當(dāng)比較90納米技術(shù)中的正常門檻電壓值設(shè)計(jì)下的漏電流與0.13微米技術(shù)下的高門檻電壓值設(shè)計(jì)下的漏電流，可以發(fā)現(xiàn)這個(gè)比例可以達(dá)到25倍。
在先前的技術(shù)領(lǐng)域中，關(guān)掉集成電路上任何沒(méi)有使用到的電路部分，以使得裝置的靜功率消耗(static power consumption)大幅降低，是另一種可能應(yīng)用的策略之一。而使用外部的裝置來(lái)降低一COMS電路的功率也是目前所使用的一種方法之一。如圖1所示，其表示一種支持一芯片2與一功率控制裝置3的印刷電路板(PCB)3。所述的功率控制裝置3透過(guò)線路PWR1與PWR2而連接到所述的芯片2上的功率供應(yīng)輸入接腳4.1、4.2及4.3。在該芯片上，所述的功率路徑分配是由延伸于所述的芯片2周圍的一所謂的功率供應(yīng)環(huán)5來(lái)實(shí)施。所述的功率供應(yīng)環(huán)5是一個(gè)兩線結(jié)構(gòu)，用以提供VDD與VSS電壓。集成電路上的埋入式模塊6.1與6.2則藉由以一固定距離延伸整個(gè)芯片2兩線的VDD/VSS連接線8來(lái)連接所述的功率供應(yīng)環(huán)5。所述的芯片2的整個(gè)電路部份或其上的一部份電路將會(huì)由所述的功率控制裝置3適當(dāng)?shù)倪M(jìn)行關(guān)閉操作。
然而，外部的功率控制策略具有下列的兩個(gè)缺點(diǎn)從集成電路的觀點(diǎn)來(lái)看，外加的供應(yīng)輸入接腳4.1、4.2及4.3會(huì)造成更大的芯片面積需求，而這樣的缺點(diǎn)是在限制接腳的芯片設(shè)計(jì)上是非常嚴(yán)重的問(wèn)題。而從顧客的觀點(diǎn)來(lái)看，所述的印刷電路板1會(huì)變得更加復(fù)雜，甚至可能會(huì)需要額外的金屬層，因而造成整個(gè)電路基板以及最終成品的價(jià)格上的增加。
除此之外，從先前技術(shù)中可以知道內(nèi)存可以藉由埋入內(nèi)部的組件而進(jìn)行內(nèi)部切換，而這個(gè)埋入內(nèi)部的組件通常被稱作“內(nèi)存開關(guān)(romswitch)”，如圖2所示。圖2表示多個(gè)埋入式內(nèi)存M1、M2、...Mn(其中n為大于1的整數(shù))，彼此相鄰的排列在一起，其中，兩個(gè)內(nèi)存開關(guān)(romswitch)7.1與7.2則排列在所一串行內(nèi)存M1、M2、...Mn的兩側(cè)。每一內(nèi)存開關(guān)(romswitch)7.1、7.2都供以整個(gè)功率線路VDD及VSS。所述的內(nèi)存開關(guān)(romswitch)7.1與7.2是由功率控制信號(hào)pwr_cntrl所控制。根據(jù)所述的功率控制信號(hào)pwr_cntrl的邏輯狀態(tài)，所述的輸入接線VDD連接到一輸出接線VDD_MEM。所述的VSS與VDD_MEM都被引導(dǎo)到所述的內(nèi)存M1、M2、...Mn以作為一功率供應(yīng)源。因此，根據(jù)所述的功率控制信號(hào)pwr_cntrl的邏輯狀態(tài)，所述的內(nèi)存M1、M2、...Mn可藉由內(nèi)建于所述芯片上的所述內(nèi)存開關(guān)(romswitch)7.1與7.2所激活或關(guān)閉。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的在于提供低成本而且在設(shè)計(jì)上更具有優(yōu)勢(shì)的具可切換電路塊的集成電路。此外，本發(fā)明的另一目的在于提供一種計(jì)算機(jī)程序，其包含用于集成電路的設(shè)計(jì)流程開發(fā)的單元數(shù)據(jù)庫(kù)，該計(jì)算機(jī)程序可支持具有最佳化功率供應(yīng)結(jié)構(gòu)設(shè)計(jì)以及降低功率消耗的集成電路的設(shè)計(jì)流程發(fā)展。
本發(fā)明的技術(shù)特征將藉由如獨(dú)立權(quán)利要求1與獨(dú)立權(quán)利要求8所述的技術(shù)特征來(lái)達(dá)成。本發(fā)明其它的較佳具體實(shí)施例則由附屬的權(quán)利要求項(xiàng)來(lái)達(dá)成。
根據(jù)權(quán)利要求1所述，本發(fā)明的所提出的一種集成電路包含一埋入式可切換功率環(huán)，用以供應(yīng)功率(或電源)給排列在所述的可切換功率環(huán)內(nèi)的電路模塊。所述的可切換功率環(huán)包含一切換控制單元，用以產(chǎn)生一激活/關(guān)閉控制信號(hào)；以及多個(gè)由所述的激活/關(guān)閉控制信號(hào)所控制的切換功率單元，用以提供一切換電流，以作為所述的電路模塊的功率供應(yīng)。所述的多個(gè)切換功率單元以及較佳者也包含在內(nèi)的切換控制單元在所述的集成電路上都是排列成環(huán)狀排列的。
因此，本發(fā)明的基本概念在于一種埋入式可切換功率環(huán)，其中，所述的埋入式可切換功率環(huán)可以用于從內(nèi)部激活/關(guān)閉一芯片上的任何所要求的設(shè)計(jì)部份或組件(電路模塊)。這樣允許了這些裝置上的靜態(tài)功率消耗(與漏電流有關(guān)的功率消耗)達(dá)到大幅降低的效果。
除此之外，本發(fā)明結(jié)合傳統(tǒng)的(兩線式)功率環(huán)的較佳功率分布性能與所述的“內(nèi)存開關(guān)(romswitch)”策略(如圖2所示，不過(guò)經(jīng)過(guò)改良)的內(nèi)建于芯片上的功率切換設(shè)計(jì)。這個(gè)設(shè)計(jì)概念在將一傳統(tǒng)的內(nèi)存開關(guān)(romswitch)分割成切換控制單元以及切換功率單元，以提供切換功率單元的多樣性以及將這些單元(多個(gè)切換功率單元以及額外的切換控制單元)以一環(huán)狀排列狀態(tài)而排列在所述的集成電路上。
所述的功率環(huán)設(shè)計(jì)可以在不會(huì)造成面積需求增加與設(shè)計(jì)復(fù)雜度增加的情況下完成。除此之外，所述的功率將會(huì)以相似于目前所習(xí)知的技術(shù)中，在一芯片上實(shí)施分布功率分布最佳效果的傳統(tǒng)(兩線式)功率環(huán)的一正常的方式來(lái)分布，也就是說(shuō)所述功率環(huán)內(nèi)部電路模塊的每一側(cè)都可以用來(lái)作為功率供應(yīng)的輸入側(cè)。除此之外，所述的埋入式功率環(huán)的功率部分，也就是多個(gè)切換功率單元將會(huì)自動(dòng)地根據(jù)所述的功率環(huán)的周長(zhǎng)而調(diào)整大小。因此，若所述的功率環(huán)具有較大的面積時(shí)將會(huì)具有較強(qiáng)力的開關(guān)以提供足夠的電流到所述的內(nèi)部區(qū)域內(nèi)的電流模塊。
較佳者，所述的埋入式可切換功率環(huán)包含兩個(gè)總體功率(電源)供應(yīng)接線以及一切換功率接線，其中所述的總體功率供應(yīng)接線其中之一以及所述的切換功率接線連接到所述的可切換功率環(huán)內(nèi)部所排列的電路模塊。所述的可切換功率接線可以是切換的VSS或切換的VDD。
所述的埋入式可切換功率環(huán)的一較基具體實(shí)施例中要求所述的兩個(gè)總體功率供應(yīng)接線以及所述的切換功率接線建構(gòu)在所述的集成電路的兩個(gè)金屬層中。在這樣的情況下，通常會(huì)比較希望使用較低層的金屬層，而且最好是第二金屬層或第三金屬層。盡可能的使用較低層的金屬層可以改善內(nèi)部連接線對(duì)于由所述的埋入式可切換功率環(huán)所圍繞的電路模塊的路線方向的可分配性(也就是指接腳的可存取程度(accessibility))。
較佳者，所述的切換功率單元設(shè)計(jì)成彼此相互連接在一起。也因此，所述的埋入式可切換功率環(huán)可以設(shè)計(jì)成在所述的切換功率單元之間不需要有間隙單元或接線存在的電路布局。
較佳者，有多個(gè)埋入式可切換功率環(huán)建構(gòu)于所述的集成電路上。所述的埋入式可切換功率環(huán)可以獨(dú)立地開啟與關(guān)閉所述的芯片上所圍繞出來(lái)的區(qū)域。這樣的設(shè)計(jì)允許具有最佳化降低功率消耗性能的芯片具有一彈性的且低成本的功率分配管理。
除此之外，本發(fā)明也與一種利用計(jì)算機(jī)程序來(lái)設(shè)計(jì)所述的集成電路布局的方法，其中所述的計(jì)算機(jī)程序可以用來(lái)執(zhí)行單元布局設(shè)計(jì)程序以及具有一單元數(shù)據(jù)庫(kù)，用以儲(chǔ)存單元數(shù)據(jù)。所述的單元數(shù)據(jù)庫(kù)標(biāo)示代表一切換控制單元的一第一單元，以產(chǎn)生一開啟/關(guān)閉控制信號(hào)；以及代表由所述的開啟/關(guān)閉控制信號(hào)所控制的一第二單元，用以提供一切換電流，以提供芯片上的功率供應(yīng)。所述的方法包含以一環(huán)狀的方式排列所述的第二單元的步驟，較佳者，這些第二單元是排列成彼此相鄰在一起。
根據(jù)所述的方法，所述的埋入式可以切換功率可以一簡(jiǎn)單而且低成本的方式來(lái)設(shè)計(jì)。另一較佳實(shí)施例中，所述的埋入式可切換功率環(huán)結(jié)構(gòu)也和傳統(tǒng)的接腳環(huán)類似。因此，通常已經(jīng)存在以環(huán)狀方式排列這些組件(所述的第二單元以及其它的第一單元)的演算方式。因此，傳統(tǒng)用來(lái)設(shè)計(jì)一半導(dǎo)體裝置的電路布局的計(jì)算機(jī)程序也可以在使用一個(gè)包含所述的第一與第二單元的單元數(shù)據(jù)庫(kù)的情況下而用來(lái)布局所述的埋入式可切換功率環(huán)。


本發(fā)明得藉由下列的較佳具體實(shí)施例配合所附加圖式的詳細(xì)說(shuō)明，以更加了解本發(fā)明的技術(shù)特征，其中圖1表示先前技術(shù)中一種典型的具外部功率控制的印刷電路板的功率系統(tǒng)；圖2表示先前技術(shù)中內(nèi)存裝置的一種典型的埋入式功率切換的功率系統(tǒng)；圖3圖標(biāo)說(shuō)明根據(jù)本發(fā)明的一種利用埋入式功率環(huán)定義集成電路上一可切換功率區(qū)域的功率系統(tǒng)；圖4圖標(biāo)說(shuō)明一種該埋入式可切換功率環(huán)的三個(gè)子塊的電路構(gòu)造及排列；圖5圖標(biāo)說(shuō)明一埋入式可切換功率環(huán)的架構(gòu)；圖6表示圖5的功率環(huán)架構(gòu)的兩個(gè)子塊的電路布局；圖7表示執(zhí)行于一集成電路的金屬層2與金屬層3的一埋入式可切換功率環(huán)的圖標(biāo)說(shuō)明；圖8表示一種用于設(shè)計(jì)流程圖計(jì)算的計(jì)算機(jī)系統(tǒng)塊圖；第9圖表示一種由圖8的計(jì)算機(jī)系統(tǒng)所執(zhí)行的流程圖。
具體實(shí)施例方式
請(qǐng)參閱圖3，其表示一芯片布局的平面圖。如同一般所知，一系列的接點(diǎn)11排列在該芯片2’的周邊位置上。VSS接線12a與VDD接線12b于整個(gè)芯片2’上從其中一側(cè)延伸到另一側(cè)。具有三條電源/接地線路的一可切換功率環(huán)13(也就是具有比標(biāo)準(zhǔn)的功率環(huán)線路更多的功率環(huán))存在于該芯片2’上，其中該功率環(huán)的VSS線路以下標(biāo)a來(lái)表示，而VDD線路則以下標(biāo)b來(lái)表示。除了功率環(huán)VSS接線13a與VDD接線13b以外，所述的功率環(huán)13還具有一切換VSS接線14。
一個(gè)階層式的實(shí)體或塊被所述的可切換功率環(huán)13所隔離。所述的階層式實(shí)體包含一個(gè)或多個(gè)功能性模塊15.1、15.2、15.3、15.4電連接到VDD接線13b與切換VSS接線14。所述的功能性模塊15.1、15.2、15.3、15.4埋入于集成電路2’的芯片模塊或者是芯片系統(tǒng)(SoC)的設(shè)計(jì)中，例如內(nèi)存系統(tǒng)、邏輯控制器、處理器核心、接口等。除此之外，所述的可切換功率環(huán)13隔離了一邏輯模塊16。如同所有位于所述的可切換功率環(huán)13內(nèi)部的組件，所述的邏輯模塊16也藉由所述的VDD接線13b以及切換VSS接線14供以電源。
一致能信號(hào)PWR_CTRL 17(如圖4所示)用來(lái)驅(qū)動(dòng)/撤銷所述的埋入式功率環(huán)13。在驅(qū)動(dòng)的狀態(tài)下，所述切換VSS接線14連接到VSS接線13a，而在撤銷驅(qū)動(dòng)的狀態(tài)下，切換VSS接線14則切斷與所述的VSS接線13a的連接。所述的致能信號(hào)PWR_CTRL 17必須由該芯片的一部份所產(chǎn)生，其中該部分必須維持不停地供電，也就是說(shuō)該部分必須位于所述的功率環(huán)13的外部。
所述的集成電路2’可能更包含其它的功能性模塊18.1、18.2以及18.3，其中這些功能性模塊18.1、18.2、18.3位于所述的埋入式可切換功率環(huán)13的外側(cè)。這些功能性模塊18.1、18.2、18.3電連接到所述的VSS接線12a與所述的VDD接線12b。
值得注意的是，所述的切換接線14也可能支持切換VDD接線而不是如圖3所示的切換VSS接線。在這樣的情況下，所述的接線12a與所述的接線13a為VDD接線而接線12b與接線13b則為VSS接線。
圖4表示所述的埋入式可切換功率環(huán)13的兩個(gè)基礎(chǔ)架構(gòu)塊，也就是切換控制子塊20與切換功率子塊30。
所述的切換控制子塊20由驅(qū)動(dòng)器21、反流器22、場(chǎng)效應(yīng)晶體管23以及具反向輸入24的或門所組成。所述的切換功率子塊30則具有一驅(qū)動(dòng)器31以及一場(chǎng)效應(yīng)晶體管32，其中所述場(chǎng)效應(yīng)晶體管32的柵極由所述的驅(qū)動(dòng)器31的輸出所控制。
根據(jù)作為所述切換控制子塊輸出的一切換功率控制信號(hào)25的電壓等級(jí)，所述的切換功率子塊30的場(chǎng)效應(yīng)晶體管32將被管制出入(gated)或傳導(dǎo)。假如所述的場(chǎng)效應(yīng)晶體管32被管制的話，所述的埋入式可切換功率環(huán)13將會(huì)關(guān)閉。相反地，于傳導(dǎo)狀態(tài)下，所述的埋入式可切換功率環(huán)13將會(huì)開啟。
所述的切換控制子塊20以及所結(jié)合的一切換功率子塊30包含一傳統(tǒng)內(nèi)存開關(guān)(ROMSWITCH)7.1、7.2的電路。從這樣的內(nèi)存開關(guān)(ROMSWITCH)7.1、7.2開始，本發(fā)明的構(gòu)想在于將所述的切換控制子塊20以及所述的切換功率子塊30上的內(nèi)存開關(guān)(ROMSWITCH)7.1、7.2分離以供多個(gè)切換功率子塊30使用，并且利用這些多個(gè)切換功率子塊30作為如圖3所示的一功率環(huán)的基礎(chǔ)組件。必須注意的是，所述的驅(qū)動(dòng)器31將控制信號(hào)25從一切換功率子塊引導(dǎo)到另一切換功率子塊30。多重的切換功率子塊30是需求的，以能夠提供足夠的電流到功率環(huán)13所隔離的這些組件15.1、15.2、15.3、15.4及16。
圖5表示所述的埋入式可切換功率環(huán)的一種執(zhí)行方式的具體實(shí)施例。在圖5中，相等或相似的電路構(gòu)件將以前面所使用的圖式符號(hào)來(lái)表示。從圖5中可以看出，以長(zhǎng)方形方塊來(lái)表示的切換功率子塊30直接以彼此相鄰的型態(tài)來(lái)排列，而在任兩個(gè)切換功率子塊30間并沒(méi)有任何分離部位存在。除此之外，在這個(gè)實(shí)施例中，所述的切換控制子塊20則直接整合于所述的埋入式功率環(huán)13中。在與先前技術(shù)中的ROMSWITHCES的概念關(guān)系上，這表示所述的切換功率子塊30以及切換控制子塊20必須重新設(shè)計(jì)，以使得這樣的電路可以盡可能的與所需要的多個(gè)子塊20、30相鄰接，如圖5所示。所述的功率環(huán)13隨后藉由鄰接這些子塊20、30、30...、30或者是30、30、...30。所述的切換控制子塊20隨后由外部的致能信號(hào)17(PWR_CTRL)所控制。
當(dāng)然，如圖5所示的設(shè)計(jì)是可以彈性變化而且本發(fā)明也涵蓋了具有一個(gè)或多個(gè)切換功率子塊30由一個(gè)三接線的連接所取代的實(shí)施例。
圖6圖標(biāo)說(shuō)明所述的可切換功率環(huán)13架構(gòu)更詳細(xì)的具體電路布局。該電路布局中具有兩個(gè)子塊，其中這兩個(gè)子塊可以是切換控制子塊20與切換功率子塊30或者是兩個(gè)都是切換功率子塊30。從圖6中可以明顯看出，圖中的連接點(diǎn)(接腳)13a(VSS)、13b(VDD)及14(在這里表示切換VDD)彼此間對(duì)齊排列并且彼此間直接電接觸。
圖7圖標(biāo)說(shuō)明所述的埋入式可切換功率環(huán)13在一芯片布局的金屬層2與金屬層3的實(shí)施方式。從圖中可以很明顯的看出所述的埋入式可切換功率環(huán)13接線在金屬層2中形成水平的接線，而在金屬層3中則是形成鉛直的接線。功率環(huán)內(nèi)部接腳在金屬層3中形成沿著鉛直方向排列的接腳序列而在金屬層4中則形呈沿著水平方向排列的接腳序列。在所述的芯片布局中，被引入或?qū)С鏊龉β虱h(huán)13的信號(hào)是由，例如連接到所述接腳的連接線33、或34所負(fù)責(zé)傳送。通常會(huì)盡可能在較低層形成所述功率環(huán)的連接線，以維持對(duì)所述埋入式可切換功率環(huán)所圍繞的電路模塊15.1、...15.5的高接腳存取性。這樣確保了所述的功率環(huán)13可以只局限這些較低金屬層，而使得較高金屬層可以藉由連接線33、34而將信號(hào)傳導(dǎo)跨越所述的功率環(huán)13。因此，金屬層2與金屬層3(也就是所述的芯片2’金屬層設(shè)計(jì)中的第二及第三低的金屬層)是較適合用來(lái)實(shí)施所述的金屬環(huán)13。
本發(fā)明最重要的其中一個(gè)優(yōu)勢(shì)在于所述的芯片2’任何的設(shè)計(jì)部份或組件上的功率降低都可以由內(nèi)部來(lái)實(shí)施。這樣也增加了集成電路上這些可以降低功率的組件的細(xì)致度，因而不但不再需要額外的接腳，而且功率的控制策略也會(huì)因?yàn)椴辉傩枰高^(guò)與其它芯片的接口而變得更簡(jiǎn)單且更快速。而且功率激活時(shí)也會(huì)更加平順化，以避免產(chǎn)生任何突發(fā)的電流值或使得芯片的電壓降低而對(duì)所設(shè)計(jì)的其它工作組件造成操作時(shí)間上的沖擊。
在同一芯片2’上也可能會(huì)同時(shí)排列多個(gè)埋入式可切換功率環(huán)13，而且可能是使用不同電壓供應(yīng)的可切換功率環(huán)。在這樣的情況下，在這樣的情況下，用于每一可切換功率環(huán)13的致能信號(hào)最好是由一直維持開啟(備用)狀態(tài)的一芯片區(qū)域上的一功率控制單元來(lái)產(chǎn)生不同的致能信號(hào)17。
計(jì)算器的設(shè)計(jì)流程工具以廣泛地應(yīng)用于設(shè)計(jì)半導(dǎo)體裝置的電路布局。圖8即表示應(yīng)用于設(shè)計(jì)流程計(jì)算的一計(jì)算機(jī)系統(tǒng)的示意塊圖。簡(jiǎn)單來(lái)說(shuō)，所述的計(jì)算機(jī)系統(tǒng)包含一處理器40、一輸入裝置41、一顯示器42、一第一內(nèi)存43、一第二內(nèi)存44以及一第三內(nèi)存45。所述的輸入裝置41、顯示器42以及所述的內(nèi)存42-45都連接到所述的處理器40上。集成電路的設(shè)計(jì)流程開發(fā)的計(jì)算機(jī)程序數(shù)據(jù)43a儲(chǔ)存于所述的第一內(nèi)存43中。另外，包含所有用于設(shè)計(jì)流程開發(fā)程序中所有單元的技術(shù)數(shù)據(jù)的單元數(shù)據(jù)庫(kù)則儲(chǔ)存于所述的第二內(nèi)存44中。而所述的處理器40所要計(jì)算的電路布局?jǐn)?shù)據(jù)(也就是說(shuō)所要進(jìn)行處理的數(shù)據(jù))45a則儲(chǔ)存于所述的第三內(nèi)存45中。
所述的單元數(shù)據(jù)庫(kù)44a可以是目前先前技術(shù)中的單元數(shù)據(jù)庫(kù)，只不過(guò)還增加了兩個(gè)額外的單元，其中，第一個(gè)額外單元為定義如圖4中所述的切換控制子塊20的數(shù)據(jù)，而第二個(gè)額外單元?jiǎng)t為定義如圖4中所述的切換功率子塊30的數(shù)據(jù)。
如圖8所示的計(jì)算機(jī)系統(tǒng)是用來(lái)執(zhí)行如第9圖所示的簡(jiǎn)單流程圖。
在第一設(shè)計(jì)步驟S1中，所述的集成電路2’或芯片系統(tǒng)(SoC)所需要的功能利用一硬件描述語(yǔ)言來(lái)說(shuō)明，其中最常見(jiàn)的即是可編程的VHDL(Very-high speed IC Hardware Description Language)語(yǔ)言。這樣的設(shè)計(jì)層級(jí)被稱為緩存器轉(zhuǎn)換層級(jí)(Register Transfer Level，RTL)。在復(fù)雜的芯片系統(tǒng)(SoC)中，步驟S1包含所有在集成電路或芯片系統(tǒng)(SoC)上的模塊(例如，內(nèi)存、處理器核心、總線以及外圍組件等)的產(chǎn)生。
在步驟S2中，系統(tǒng)的整合與合成被完成。高層級(jí)整合中的單元間調(diào)和以及電路連接清單(netlists)都被取出而且所述的電路連接清單也被合成。所述的電路連接清單是用來(lái)描述包含于被設(shè)計(jì)的集成電路上的邏輯單元以及單元連接線。
前述的步驟S1與S2都是目前所習(xí)用的技術(shù)。
而在步驟S3中，各單元的配置與接線(也就是所謂的置放位置與路線安排)都在這個(gè)步驟中實(shí)施，其中，所述的接腳環(huán)5在這個(gè)步驟中制造出來(lái)而且集成電路的功率網(wǎng)絡(luò)也在這個(gè)步驟中完成路線安排。在這個(gè)步驟中，所述的額外單元，切換控制單元20與切換功率單元30于這個(gè)步驟中完成建置，以建立如第5-7圖所示的一個(gè)或多個(gè)的埋入式可切換功率環(huán)13。因此，不需要在切換控制單元20與切換功率單元30之間及/或兩個(gè)相鄰的切換功率單元之間再置放間隙單元。所述的埋入式可切換功率環(huán)13可以藉由已經(jīng)存在的用來(lái)置放接腳環(huán)設(shè)計(jì)中的演算值來(lái)安排且規(guī)劃其路線。隨后，在主要的邊緣區(qū)域上的層級(jí)轉(zhuǎn)換器以及提供絕緣的鉗位單元以及其它的標(biāo)準(zhǔn)單元也進(jìn)行位置與路線的規(guī)劃。
在步驟S3完成所有的路線規(guī)劃后，時(shí)間分析(步驟S4)緊接著實(shí)施，以為了用于計(jì)算最佳的電路連接清單(步驟S5)。步驟S4與步驟S5可以由任何目前先前技術(shù)中所常見(jiàn)的適當(dāng)時(shí)間分析工具來(lái)執(zhí)行。
組件符號(hào)說(shuō)明1印刷電路板2芯片4.1、4.2、4.3功率供應(yīng)輸入接腳5功率供應(yīng)環(huán)6.1、6.2 埋入式模塊8連接線7.1、7.2 內(nèi)存開關(guān)M1、M2、...、Mn 內(nèi)存Pwr_cntrl功率控制信號(hào)VDD_MEM 輸出接線11 接點(diǎn)2’ 芯片12a VSS接線12b VDD接線13 可切換功率環(huán)13a VSS接線13b VDD接線14 切換VSS接線16 邏輯模塊15.1、15.2、...、15.5電路模塊18.1、18.2、18.3 功能性模塊20 切換控制子塊30 切換功率子塊25 切換功率控制信號(hào)17、PWR_CTRL 致能信號(hào)21 驅(qū)動(dòng)器22 反流器23 場(chǎng)效應(yīng)晶體管24 或門32 場(chǎng)效應(yīng)晶體管31 驅(qū)動(dòng)器
33 接腳連接線34 接腳連接線43 第一內(nèi)存44 第二內(nèi)存45 第三內(nèi)存S1-S5 步驟
權(quán)利要求
1.一種包含一埋入式可切換功率環(huán)的集成電路，用以提供功率至配置在所述可切換功率環(huán)(13)內(nèi)的電路模塊(15.1、15.1、…、15.5)，所述的可切換功率環(huán)(13)包含一切換控制單元(20)，用以產(chǎn)生一開啟/關(guān)閉控制信號(hào)，以及多個(gè)切換功率單元(30)，其由所述的開啟/關(guān)閉控制信號(hào)所控制，用以提供一切換電流作為所述電路模塊(15.1、15.1、…、15.5)的功率供應(yīng)，其中所述的多個(gè)切換功率單元(30)是以一環(huán)狀形態(tài)排列在所述的集成電路(2’)上。
2.如權(quán)利要求1所述的集成電路，其特征在于所述的可切換功率環(huán)(15)的切換控制單元(20)是所述的環(huán)狀型態(tài)的一集成部分。
3.如權(quán)利要求1或2所述的集成電路，其特征在于所述的埋入式可切換功率環(huán)(13)包含兩個(gè)總功率接線(13a、13b)以及一切換功率接線(14)，其中所述的總功率接線(13b)中其一以及所述的切換功率接線(14)是連接到排列在所述的可切換功率環(huán)(13)內(nèi)部的所述電路模塊(15.1、15.1、…、15.5)。
4.如權(quán)利要求3所述的集成電路，其特征在于所述的兩個(gè)總功率接線(13a、13b)以及一切換功率接線(14)建立在所述的集成電路(2’)的兩個(gè)金屬層中。
5.如權(quán)利要求4所述的集成電路，其特征在于所述的兩個(gè)金屬層為第二金屬層與第三金屬層。
6.如前述權(quán)利要求任一項(xiàng)所述的集成電路，其特征在于所述的切換控制單元(20)以及所述的切換功率單元(30)是設(shè)計(jì)成直接彼此相鄰。
7.如前述權(quán)利要求中任一所述的集成電路，其特征在于多個(gè)埋入式可切換功率環(huán)(13)是建構(gòu)于所述的集成電路(2’)上。
8.一種設(shè)計(jì)集成電路(2’)電路布局的方法，所述方法利用一種計(jì)算機(jī)程序(43a)以執(zhí)行一單元布局設(shè)計(jì)流程以及儲(chǔ)存單元數(shù)據(jù)的一單元數(shù)據(jù)庫(kù)(44a)，其中所述的單元數(shù)據(jù)庫(kù)(44a)標(biāo)示了一第一單元，其代表一切換控制單元(20)，用以產(chǎn)生一開啟/關(guān)閉控制信號(hào)；以及一第二單元，其代表由所述的開啟/關(guān)閉控制信號(hào)所控制的一切換功率單元(30)，用以提供一切換電流作為所述芯片上的功率供應(yīng)；其中，所述的方法包含步驟將多個(gè)所述第二單元以一環(huán)狀型態(tài)置放在所述的集成電路(2’)上。
9.如權(quán)利要求8所述的方法，其特征在于至少部分第二單元(30)彼此相鄰地排列在一起。
10.如權(quán)利要求8或9所述的方法，其特征在于所述的第一單元(20)置放以成為所述的環(huán)狀型態(tài)的集成部分。
全文摘要
一種集成電路，其包含一埋入式可切換功率環(huán)，用以提供功率給排列在所述的可切換功率環(huán)(13)內(nèi)部的電路模塊(15.1、15.2、...、15.5)。所述的可切換功率環(huán)(13)包含一切換控制單元(20)，用以產(chǎn)生一開啟/關(guān)閉控制信號(hào)，以及多個(gè)由開啟/關(guān)閉控制信號(hào)所控制的切換功率單元(30)，用以提供一切換電流以作為所述的電路模塊(15.1、15.2、...、15.5)的功率供應(yīng)。所述的多個(gè)切換功率單元(30)以一環(huán)狀型態(tài)排列在所述的集成電路(2’)上。
文檔編號(hào)H01L27/02GK1752985SQ20051010409
公開日2006年3月29日 申請(qǐng)日期2005年9月19日 優(yōu)先權(quán)日2004年9月20日
發(fā)明者S·雷多塔, J·勞徹 申請(qǐng)人:因芬尼昂技術(shù)股份公司