專利名稱：基于y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種太赫茲倍頻電路，尤其涉及的是一種基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路。
背景技術(shù)：
太赫茲波(即Terahertz，簡寫THz)通常是指頻率在O. I THz 10 THz (波長為30μπι 3mm)范圍內(nèi)的電磁波。ITHz (IO12Hz)對應(yīng)波數(shù)為33. 3cm—1，能量為4. ImeV，波長為300 μ m。從頻譜上看，太赫茲波在電磁波譜中介于微波與紅外之間，處于電子學向光子學過渡的區(qū)域，處于宏觀經(jīng)典理論向微觀量子理論的過渡區(qū)。在電子學領(lǐng)域，太赫茲波被稱為亞毫米波；在光學領(lǐng)域，它又被稱為遠紅外射線；從能量上看，太赫茲波段的能量介于電子和光子之間。
傳統(tǒng)的電子學方法和光學方法都難以產(chǎn)生高質(zhì)量的太赫茲波，隨著光電子技術(shù)和半導體技術(shù)的發(fā)展，使用超快激光轟擊非線性晶體或光電導偶極可以實現(xiàn)毫瓦級功率輸出和頻率可調(diào)的太赫茲波，這就為研究提供了一個穩(wěn)定和有效的手段；利用電真空返波管(BffO)通過鎖相，也可以實現(xiàn)I. 2THz頻率以下毫瓦級功率輸出和頻率可調(diào)的太赫茲波；量子級聯(lián)(QCL)外加鎖相機制，可實現(xiàn)2THz頻率以上毫瓦級功率輸出和頻率可調(diào)的太赫茲波。但這些技術(shù)都存在系統(tǒng)復(fù)雜、集成度差以及造價昂貴等問題。因此具有緊湊及較高功率輸出優(yōu)點的太赫茲波功率倍頻合成成為太赫茲波技術(shù)研究的重要技術(shù)。太赫茲倍頻理論中，要獲得更大的輸出功率，一般需要增大輸入功率，但倍頻效率與輸入功率有關(guān)，過高的輸入功率易導致器件飽和，導致倍頻效率大大降低，甚至引起勢壘反向擊穿，器件受到損害。對于這些問題，只有提高器件對大輸入功率的承載能力，同時不降低倍頻效率Π，才可實現(xiàn)較大功率輸出。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供了一種基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，提高器件承載能力的同時不會降低倍頻效率n。本發(fā)明是通過以下技術(shù)方案實現(xiàn)的，本發(fā)明包括金屬上基座和金屬下基座，金屬上基座和金屬下基座形成的腔體內(nèi)設(shè)置輸入波導結(jié)構(gòu)、兩組合成通道、輸出波導結(jié)構(gòu)和兩組直流偏置電路；所述輸入波導結(jié)構(gòu)和輸出波導結(jié)構(gòu)為Y形，兩組合成通道和直流偏置電路分別沿輸入波導結(jié)構(gòu)和輸出波導結(jié)構(gòu)Y形的中心線鏡像設(shè)置，輸入波導結(jié)構(gòu)Y形的兩端分別連接對應(yīng)合成通道的輸入端，輸出波導結(jié)構(gòu)Y形的兩端分別連接對應(yīng)合成通道的輸出端，兩組合成通道內(nèi)分別懸置薄膜芯片，直流偏置電路上設(shè)置芯片電容，芯片電容和薄膜芯片相連。所述薄膜芯片包括芯片本體和分別設(shè)置于芯片本體上的第一梁式引線、第二梁式引線、第三梁式引線、太赫茲肖特基管對、輸入耦合單元、輸出耦合單元和低通濾波器；所述芯片本體的首端和末端分別通過第一梁式引線和第二梁式引線定位在對應(yīng)的合成通道內(nèi)，太赫茲肖特基管對的兩端通過第一梁式引線連接到金屬下基座上以形成直流和射頻回路，輸入耦合單元設(shè)置于太赫茲肖特基管對的中間，輸出耦合單元和輸入耦合單元相連，低通濾波器和輸出耦合單元相連，低通濾波器通過第三梁式引線和芯片電容相連以進行直流饋電，輸入I禹合單兀和輸入波導結(jié)構(gòu)相連，輸出I禹合單兀和輸出波導結(jié)構(gòu)相連。作為本發(fā)明的優(yōu)選方式之一，所述薄膜芯片為砷化鎵薄膜，薄膜芯片的厚度為10 15 μ m。所述太赫茲肖特基管對的拓撲結(jié)構(gòu)為反串聯(lián)結(jié)構(gòu)，利于實現(xiàn)雜波抑制。為實現(xiàn)與外部其他部件的連接，所述金屬上基座和金屬下基座的兩側(cè)分別設(shè)置連
接法蘭盤。所述金屬上基座和金屬下基座通過定位銷連接，通過定位銷實現(xiàn)固定定位。所述金屬上基座和金屬下基座上分別設(shè)有直流饋電SMA (Small A Type)連接器，所述直流饋電SMA連接器和直流偏置電路相連。薄膜芯片及其部件的制作工藝選用電子束光刻(EBL, electronic beamlithography)、電感稱合反應(yīng)離子刻蝕(ICP Etching, inductively coupled plasmareactive ion etching)、分子束外延(MBE, Molecular beam epitaxy)、等離子體增強化學氣相沉積(PECVD, Plasma Enhanced Chemical Vapor Deposition)中的任一種。本發(fā)明的兩個合成通道內(nèi)的薄膜芯片電路完全一致，各自完成來自輸入端功分信號的激勵，并在輸出端一側(cè)Y形結(jié)構(gòu)完成兩路信號合成。薄膜芯片經(jīng)由梁式引線固定在合成通道內(nèi)，并由其提供直流回路和射頻回路，直流偏置電路一側(cè)由梁式引線提供直流通路，經(jīng)芯片電容直流供電。本發(fā)明相比現(xiàn)有技術(shù)具有以下優(yōu)點本發(fā)明具有結(jié)構(gòu)緊湊、集成度高的特點基于微納技術(shù)，便于集成，結(jié)構(gòu)緊湊；
本發(fā)明具有端口性能好的特點在進行薄膜倍頻電路設(shè)計時，完成Y形結(jié)構(gòu)寬帶匹配，綜合考慮協(xié)同設(shè)計，明顯減弱了端口駐波，提高了端口性能，輸入輸出部分的Y形結(jié)構(gòu)分別起到輸入同相功分和輸出同相合成的作用，輔以匹配設(shè)計，易實現(xiàn)寬帶匹配；端口反射較小，駐波性能良好，在不損失倍頻效率的同時獲得良好的合成性能；該電路結(jié)構(gòu)簡單，易于機械加工和組裝測試，成品率高；易于擴展，可實現(xiàn)今后二進制多路合成(2n路，n ^ I)以及線性陣列電路結(jié)構(gòu)；
本發(fā)明基本倍頻單元，兩組倍頻基本單元的薄膜芯片，完全一致，其采用的工藝為微納集成制造技術(shù)，具有成本低，一致性好，便于規(guī)模制造的特點。


圖I是本發(fā)明的立體示意 圖2是金屬下基座的俯視 圖3是合成通道的局部示意 圖4是薄膜芯片的結(jié)構(gòu)示意 圖5是輸入功率為120mW條件下輸出功率結(jié)果；
圖6輸入功率為120mW條件下倍頻效率結(jié)果。
具體實施例方式下面對本發(fā)明的實施例作詳細說明，本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施例。如圖I、圖2和圖3所示，本實施例包括金屬上基座I和金屬下基座2，金屬上基座I和金屬下基座2形成的腔體內(nèi)設(shè)置輸入波導結(jié)構(gòu)3、兩組合成通道4、輸出波導結(jié)構(gòu)5和兩組直流偏置電路6 ;所述輸入波導結(jié)構(gòu)3和輸出波導結(jié)構(gòu)5為Y形，兩組合成通道4和直流偏置電路6分別沿輸入波導結(jié)構(gòu)3和輸出波導結(jié)構(gòu)5Y形的中心線鏡像設(shè)置，輸入波導結(jié)構(gòu)3Y形的兩端分別連接對應(yīng)合成通道4的輸入端，輸出波導結(jié)構(gòu)5Y形的兩端分別連接對應(yīng)合成通道4的輸出端，兩組合成通道4內(nèi)分別懸置薄膜芯片7，直流偏置電路6上設(shè)置芯
片電容61，芯片電容61和薄膜芯片7相連。為實現(xiàn)與外部其他部件的連接，所述金屬上基座I和金屬下基座2的兩側(cè)分別設(shè)置連接法蘭盤8 ;所述金屬上基座I和金屬下基座2通過定位銷9連接，通過定位銷9實現(xiàn)固定定位；所述金屬上基座I和金屬下基座2上分別設(shè)有直流饋電SMA連接器10，所述直流饋電SMA連接器10和直流偏置電路6相連。本實施例中合成通道4、輸入波導結(jié)構(gòu)3、輸出波導結(jié)構(gòu)5、直流偏置電路6是在金屬上下基座上通過精密數(shù)控統(tǒng)(CNC Milling,Computerized Numerical Control Milling)的方式得到。金屬上基座I和金屬下基座2為銅制成，其他實施例中可以選擇鋁，先由精密機床做精密數(shù)控銑，然后表面鍍金得到。如圖4所示，所述薄膜芯片7包括芯片本體71和分別設(shè)置于芯片本體71上的第一梁式引線72、第二梁式引線73、第三梁式引線74、太赫茲肖特基管對75、輸入耦合單元76、輸出耦合單元77和低通濾波器78 ;所述芯片本體71的首端和末端分別通過第一梁式引線72和第二梁式引線73定位在對應(yīng)的合成通道4內(nèi)，太赫茲肖特基管對75的兩端通過第一梁式引線72連接到金屬下基座2上以形成直流和射頻回路，輸入耦合單元76設(shè)置于太赫茲肖特基管對75的中間，輸出耦合單元77和輸入耦合單元76相連，低通濾波器78和輸出耦合單元77相連，低通濾波器78通過第三梁式引線74和芯片電容61相連以進行直流饋電，輸入I禹合單兀76和輸入波導結(jié)構(gòu)3相連,輸出I禹合單兀77和輸出波導結(jié)構(gòu)5相連。太赫茲肖特基管對75的拓撲結(jié)構(gòu)為反串聯(lián)結(jié)構(gòu)，利于實現(xiàn)雜波抑制，有效抑制高次模式激發(fā)與傳輸。本實施例中，薄膜芯片7及其部件的制作工藝選用電子束光刻制成。本實施例的薄膜芯片7為砷化鎵薄膜，薄膜芯片7的面積為240um*1350 μ m,厚度為12 μ m。金屬上基座I和金屬下基座2的總外形尺寸為28mm*40mm*25mm。圖5為輸入功率為120mW條件下輸出功率結(jié)果，從曲線可見20GHz帶寬范圍內(nèi)輸出功率高于24mW。圖6為輸入功率為120mW條件下倍頻效率結(jié)果，從曲線可見20GHz帶寬范圍內(nèi)，倍頻效率為18%，結(jié)果表明，在360GHz到380GHz頻段上保持相當高的倍頻效率與非常優(yōu)越的端口特性，倍頻性能優(yōu)良。
權(quán)利要求
1.一種基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于，包括金屬上基座(I)和金屬下基座(2)，金屬上基座(I)和金屬下基座(2)形成的腔體內(nèi)設(shè)置輸入波導結(jié)構(gòu)(3)、兩組合成通道(4)、輸出波導結(jié)構(gòu)(5)和兩組直流偏置電路(6);所述輸入波導結(jié)構(gòu)(3)和輸出波導結(jié)構(gòu)(5)為Y形，兩組合成通道(4)和直流偏置電路(6)分別沿輸入波導結(jié)構(gòu)(3)和輸出波導結(jié)構(gòu)(5) Y形的中心線鏡像設(shè)置，輸入波導結(jié)構(gòu)(3) Y形的兩端分別連接對應(yīng)合成通道(4)的輸入端，輸出波導結(jié)構(gòu)(5)Y形的兩端分別連接對應(yīng)合成通道(4)的輸出端，兩組合成通道(4)內(nèi)分別懸置薄膜芯片(7)，直流偏置電路(6)上設(shè)置芯片電容(61)，芯片電容(61)和薄膜芯片(7)相連。
2.根據(jù)權(quán)利要求I所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述薄膜芯片(7)包括芯片本體(71)和分別設(shè)置于芯片本體(71)上的第一梁式引線(72)、第二梁式引線(73)、第三梁式引線(74)、太赫茲肖特基管對(75)、輸入耦合單元(76)、輸出耦合單元(77)和低通濾波器(78);所述芯片本體(71)的首端和末端分別通過第一梁式引線(72)和第二梁式引線(73)定位在對應(yīng)的合成通道(4)內(nèi)，太赫茲肖特基管對(75)的兩端通過第一梁式引線(72)連接到金屬下基座(2)上以形成直流和射頻回路，輸入耦合單元(76 )設(shè)置于太赫茲肖特基管對(75 )的中間，輸出耦合單元(77 )和輸入耦合單元(76 )相連，低通濾波器(78)和輸出耦合單元(77)相連，低通濾波器(78)通過第三梁式引線(74)和芯片電容(61)相連以進行直流饋電,輸入I禹合單兀(76)和輸入波導結(jié)構(gòu)(3)相連,輸出I禹合單元(77)和輸出波導結(jié)構(gòu)(5)相連。
3.根據(jù)權(quán)利要求2所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述薄膜芯片(7)為砷化鎵薄膜，薄膜芯片(7)的厚度為10 15μπι。
4.根據(jù)權(quán)利要求2所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述太赫茲肖特基管對(75)的拓撲結(jié)構(gòu)為反串聯(lián)結(jié)構(gòu)。
5.根據(jù)權(quán)利要求I所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述金屬上基座(I)和金屬下基座(2 )的兩側(cè)分別設(shè)置連接法蘭盤(8 )。
6.根據(jù)權(quán)利要求I所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述金屬上基座(I)和金屬下基座(2 )通過定位銷(9 )連接。
7.根據(jù)權(quán)利要求I所述的基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，其特征在于所述金屬上基座(I)和金屬下基座(2)上分別設(shè)有直流饋電SMA連接器(10)，所述直流饋電SMA連接器(10 )和直流偏置電路(6 )相連。
全文摘要
本發(fā)明公開了一種基于Y形結(jié)構(gòu)的太赫茲功率合成二倍頻電路，包括金屬上基座和金屬下基座，金屬上基座和金屬下基座形成的腔體內(nèi)設(shè)置輸入波導結(jié)構(gòu)、兩組合成通道、輸出波導結(jié)構(gòu)和兩組直流偏置電路；所述輸入波導結(jié)構(gòu)和輸出波導結(jié)構(gòu)為Y形，兩組合成通道和直流偏置電路分別沿輸入波導結(jié)構(gòu)和輸出波導結(jié)構(gòu)Y形的中心線鏡像設(shè)置，輸入波導結(jié)構(gòu)Y形的兩端分別連接對應(yīng)合成通道的輸入端，輸出波導結(jié)構(gòu)Y形的兩端分別連接對應(yīng)合成通道的輸出端，兩組合成通道內(nèi)分別懸置薄膜芯片，直流偏置電路上設(shè)置芯片電容，芯片電容和薄膜芯片相連。本發(fā)明具有結(jié)構(gòu)緊湊、集成度高的特點基于微納技術(shù)，便于集成，結(jié)構(gòu)緊湊。
文檔編號H03B19/14GK102946228SQ20121046789
公開日2013年2月27日 申請日期2012年11月19日 優(yōu)先權(quán)日2012年11月19日
發(fā)明者楊非, 王宗新, 孟洪福, 崔鐵軍, 孫忠良 申請人:東南大學