專利名稱：具有應(yīng)用可變電阻值主動固態(tài)電解質(zhì)材料的內(nèi)存胞元的內(nèi)存組件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種具有應(yīng)用可變電阻值主動固態(tài)電解質(zhì)材料的內(nèi)存胞元的內(nèi)存組件(CBRAM)，其埋嵌在一底部電極與一頂部電極間，且經(jīng)由施加一適當(dāng)電場于所述電極間，即可經(jīng)由比較而使其在具低電阻的一開啟狀態(tài)(on state)與具高電阻的一關(guān)閉狀態(tài)(offstate)間切換；本發(fā)明亦關(guān)于一種用于制造所述內(nèi)存組件的優(yōu)良方法。
背景技術(shù)：
目前業(yè)界正積極發(fā)展許多以電阻切換原理為基礎(chǔ)的半導(dǎo)體內(nèi)存技術(shù)，其中以固態(tài)電解質(zhì)材料為基礎(chǔ)的一種可行設(shè)計便已廣見于文獻(xiàn)中，亦即PMC(Programmable Metallization Cell，可編程金屬胞元)或CBRAM(Conductive Bridging Random Access Memory，傳導(dǎo)橋接隨機(jī)存取內(nèi)存)。(參考文獻(xiàn)M.N.Kozicki，M.Yun，L.Hilt，A.Singh，Applications of programmable resistance changes inmetal-doped chalcogenides，Electrochemical Society Proc.，Vol.99-13(1999)298；R.Neale，Micron to look again atnon-volatile amorphous memory，Electron Engineering Design(2002)；B.Prince，Emerging Memories-Technologies and Trends，Kluwer Academic Publishers(2002)；R.Symanczyk et al.，Electrical Characterization of Solid State Ionic MemoryElements，Proceedings Non-Volatile Memory TechnologySymposium(2003)17-1)。
上述技術(shù)的基本原理在于，當(dāng)對一高電阻固態(tài)電解質(zhì)材料施加一合適電場時，在所述高電阻固態(tài)電解質(zhì)材料中會形成并凈空(clearing)出一低電阻信道，因而可在所述高電阻狀態(tài)與一低電阻狀態(tài)產(chǎn)生一電阻切換，而所述的兩種電阻值即被分別指定為各別的一種邏輯狀態(tài)。
由于在非編程狀態(tài)時，固態(tài)電解質(zhì)材料的電阻狀態(tài)非常高，因此上述的CBRAM內(nèi)存胞元具有非常高的關(guān)閉電阻/開啟電阻比(offresistance-to-on resistance ratio)；一般已知當(dāng)R(off)大于1010Ω時且主動胞元面積小于1μm2時，其R(off)/R(on)大于106。此外，此一技術(shù)更具有低切換電壓的特性，其于起始化一抹除操作時，所需的電壓低于100mV，且在寫入操作時，所需的電壓低于300mV。
然而，當(dāng)胞元數(shù)組開始進(jìn)行運算以及驅(qū)動邏輯狀態(tài)時，其高電阻便與下列缺點有關(guān)-對干擾電壓敏感；-在一般感測放大器中產(chǎn)生的反饋電阻大，因而在CMOS技術(shù)中需要較大的面積；-RC時間常數(shù)高。
一般而言，具有極高R(off)的胞元對干擾的敏感度亦特別嚴(yán)苛，因為即使切換關(guān)閉(switched-off)場效晶體管的電阻是在1010Ω的范圍內(nèi)，實際上此一晶體管與高電阻CBRAM內(nèi)存胞元間的電路節(jié)點仍是完全絕緣，因而對于電容性耦合的距離非常敏感；同時，即使是極低的泄漏電流也會導(dǎo)致干擾電壓的產(chǎn)生。上述兩種現(xiàn)象都會使CBRAM胞元產(chǎn)生一些沒有必要(undesired)的編程。
此外，胞元在其工作周期中會呈現(xiàn)關(guān)閉狀態(tài)下降的現(xiàn)象，特別是在受應(yīng)力條件下，例如持久力試驗；此下降情形即表示關(guān)閉電阻降低，且代表在內(nèi)存數(shù)組中以及組件的操作周期中產(chǎn)生了胞元特性值不均勻的不良情形。
除CBRAM外，亦存在其它關(guān)于以內(nèi)存胞元電阻值切換為基礎(chǔ)的內(nèi)存設(shè)計，例如MRAM或PCRAM內(nèi)存；在這些設(shè)計中，其關(guān)閉/開啟電阻比與切換關(guān)閉電阻皆明顯比CBRAM的情形為低，因此在這些內(nèi)存設(shè)計中并不會發(fā)生上述的問題。在MRAM中，其關(guān)閉/開啟電阻比為70％；在PCRAM的情形中，其值則一般低于103，而R(off)則低于1MΩ。

發(fā)明內(nèi)容
因此，本發(fā)明的一構(gòu)想在于提供一種如引言中所述類型的內(nèi)存組件，其中胞元對于干擾的敏感度以及對于電容性耦合的敏感性都可降低，且可抑制前述的胞元老化效應(yīng)(ageing effect)，因此在外部就不會測量到此一效應(yīng)。另一構(gòu)想則在于提供一種制造此一CBRAM內(nèi)存組件。所述構(gòu)想可根據(jù)權(quán)利要求所載述者加以實現(xiàn)。
在本發(fā)明的內(nèi)存組件中，胞元的關(guān)閉電阻是由其制造方法與布局(layout)所定義，這是由關(guān)于主動層并行電阻的方式而達(dá)成；因此，胞元的關(guān)閉電阻與關(guān)閉/開啟電阻比便不再由主動固態(tài)電解質(zhì)材料層的材料性質(zhì)所單獨決定，而是可適于運算邏輯狀態(tài)與所欲應(yīng)用的要求，而可排除因胞元的關(guān)閉電阻太高所產(chǎn)生的上述缺點。此外，可設(shè)定胞元的關(guān)閉電阻以使固態(tài)電解質(zhì)材料的老化效應(yīng)不會在外部被測量到；舉例而言，若在制造過程中將胞元的關(guān)閉電阻設(shè)定為107Ω，則可忽略主動固態(tài)電解質(zhì)材料在電路與操作中從1010Ω到108Ω的降解，其幾可視為不變。
本發(fā)明的核心在于植入電阻，使其與內(nèi)存數(shù)組每一胞元的主動層并行；經(jīng)由適當(dāng)?shù)闹瞥炭刂婆c材料選擇，即可將此一額外電阻的電阻值設(shè)定在主動固態(tài)電解質(zhì)材料的開啟電阻與關(guān)閉電阻間。因此，就外部而言，胞元的開啟電阻是由主動材料中信道的形成所定義，而關(guān)閉電阻則由并行電阻的布局所定義。
本發(fā)明進(jìn)一步說明了可以達(dá)成上述第二部分目的的制造方法，且其適于實現(xiàn)本發(fā)明的構(gòu)想。此一制造方法是以經(jīng)由鋁陽極氧化方式的自圖形化掩膜(self-patterning mask)制程為基礎(chǔ)，此一氧化會形成納米范圍的六方緊密晶格(hexagonal dense lattice)。根據(jù)實施例，可選擇具有適當(dāng)電阻的電阻材料作為支撐結(jié)構(gòu)或用于填充所形成的納米孔洞，藉以產(chǎn)生所需要的并行電阻。


本發(fā)明的上述優(yōu)勢與進(jìn)一步的特征是參考下列的伴隨圖式加以說明，在下列圖式中說明了圖1A至圖1G是截面示意圖，用以根據(jù)本發(fā)明的第一具體實施例說明CBRAM內(nèi)存胞元制造方法的個別步驟，其中是利用一納米孔洞鋁氧化物層作為正掩膜；圖2A至圖2G是截面示意圖，用以根據(jù)本發(fā)明的第二具體實施例說明CBRAM內(nèi)存胞元制造方法的個別步驟，其中是利用一納米孔洞鋁氧化物層作為負(fù)掩膜；圖3A至圖3G是截面示意圖，用以根據(jù)本發(fā)明的第三具體實施例說明本發(fā)明制造方法的個別步驟，其中一納米孔洞鋁氧化物層的負(fù)掩膜是結(jié)合一CMP步驟而使用；以及圖4是一截面圖，其說明了以本發(fā)明制造方法的第一至第三具體實施例所制造的CBRAM內(nèi)存胞元。
具體實施例方式
請參閱圖4，本發(fā)明的CBRAM內(nèi)存胞元具有以一主動固態(tài)電解質(zhì)材料13或131、132、133為基礎(chǔ)的內(nèi)存胞元1，所述主動固態(tài)電解質(zhì)材料13或131、132、133的電阻值可改變且埋在一底部電極BE(Bottom Electrode)與一頂部電極TE(Top Electrode)間，并可相較于電極BE、TE間所施加的適當(dāng)電場而切換為具低電阻的開啟狀態(tài)、或切換為具高電阻的關(guān)閉狀態(tài)；所述CBRAM內(nèi)存胞元的特征在于電阻材料10或101、102、103是以與所述主動固態(tài)電解質(zhì)材料13或131、132、133并行的方式埋入電極BE、TE間的主動CBRAM區(qū)域中。所述內(nèi)存胞元1是經(jīng)由堆棧在一介電層15中的埋入層而加以圖形化，其中所述介電層15是供相鄰胞元的隔離之用。
根據(jù)本發(fā)明所提出的方式代表了電阻材料的電阻值是可以調(diào)整的，其較佳的是精確設(shè)定至主動固態(tài)電解質(zhì)材料(13)在開啟狀態(tài)與其在關(guān)閉狀態(tài)的電阻值間。由于讀者無法直接理解何以可經(jīng)由選擇電阻率來設(shè)定電阻材料的電阻值，因而在本發(fā)明中，電阻材料的電阻值是經(jīng)由電阻材料層的適當(dāng)布局及/或經(jīng)由電極間的主動固態(tài)電解質(zhì)材料的適當(dāng)布局而另外設(shè)定。
以下所說明的本發(fā)明三個具體實施例是利用具有納米孔洞的鋁氧化物層作為一正掩膜、或作為一負(fù)掩膜，以圖形化所述電極間的所述主動固態(tài)電解質(zhì)材料層；在適當(dāng)?shù)碾娊赓|(zhì)(例如草酸、硫酸)中將鋁層陽極氧化，即可根據(jù)所選擇的膜層厚度與蝕刻條件(例如蝕刻時間、電壓、化學(xué)濃度)而形成均勻的、六方緊密排列的孔洞，且其直徑低達(dá)4納米(請參考文獻(xiàn)H.Masuda and K.Fukuda，OrderedMetal Nanohole Arrays Made by a Two-Step Replication ofHoneycomb Structures of Anodic Alumina，Science 268，1995；K.Liu et al.，F(xiàn)abrication and thermal stability of arraysof Fe nanodots，Appl.Phys.Lett.81，2002)，此一排列可作為沉積主動材料與沉積并行電阻用之材料的掩膜，更精確而言，可根據(jù)制程控制而對利用正掩膜的方法與利用負(fù)掩膜的方法加以區(qū)分。
以下參考圖1A至圖1G說明根據(jù)本發(fā)明的制造方法的第一具體實施例，此一制造方法是利用前述具有納米孔洞的鋁氧化物層作為正掩膜，以圖形化并行電阻所需的電阻材料，并圖形化主動層所需的固態(tài)電解質(zhì)材料。
首先，如圖1A所示，在一基板SUB上沉積所述底部電極BE并加以圖形化；舉例而言，鎢、TiN、TiW、TiAlN或其它金屬皆可作為電極金屬的材料。如圖1B所示，在所述底部電極(BE)上沉積一導(dǎo)電性電阻材料層(10)，以作為并行電阻之用。如圖1C所示，接著在其上沉積一鋁層(11)，并加以陽極氧化，如圖1D所示，以于所述制程中轉(zhuǎn)化具有納米孔洞14的納米孔洞Al2O3層12；所產(chǎn)生的納米孔洞14的平均直徑為4納米，而其一般直徑則約為10納米。
如圖1E所示，首先通過所述Al2O3層12的所述納米孔洞(14)來蝕刻所述所述電阻材料層(10)，以在所述電阻材料層(10)中同樣形成納米孔洞。接著，同樣如圖1E所示，在所述Al2O3層12上沉積一主動固態(tài)電解質(zhì)材料層13，其通過其納米孔洞與形成于所述電阻材料層10中的納米孔洞，而形成由主動固態(tài)電解質(zhì)材料所制成的納米柱131-133；所述主動固態(tài)電解質(zhì)材料層13與所述主動固態(tài)電解質(zhì)材料納米柱131-133可為GeSe與Ag或GeS與Ag。
如圖1F所示，接著利用舉離(lift-off)方式或選擇性蝕刻的方式，將電阻材料層10上方、具有主動固態(tài)電解質(zhì)材料納米柱(131-133)的鋁氧化物層12移除，此方式以示于圖1F中；除了舉離方式與選擇性蝕刻的方式外，另一種替代方式則是經(jīng)由CMP將位于電阻材料層10上的層堆棧(12、13)回薄。最后，如圖1G所示，沉積一頂部電極TE所需的金屬。必須注意的是，將此層堆棧埋入相鄰胞元隔離用(請參考圖4)的一介電層15中即可進(jìn)行側(cè)向蝕刻，然其并未示于圖1G中。經(jīng)由此一隔離以及側(cè)向圖形化步驟，即完成了所述的CBRAM內(nèi)存胞元1。
以下參考圖2A至圖2G說明根據(jù)本發(fā)明的制造方法的第二具體實施例，其中此一制造方法是利用納米孔洞鋁氧化物層作為負(fù)掩膜。如第一具體實施例中所示者，此一較佳實施例同樣由在一基板SUB上沉積所圖形化的底部電極BE開始，所述底部電極BE可由鎢、TiN、TiW、TiAlN或其它金屬等制成(如圖2A所示)。接著在所述底部電極BE上沉積一主動固態(tài)電解質(zhì)材料層13，例如GeSe、GeS與Ag(如圖2B所示)。接著如圖2C所示，在所述主動固態(tài)電解質(zhì)材料層13上沉積一鋁層11，并如圖2D所示陽極氧化所述鋁層11，藉以形成具有納米孔洞14的Al2O3層12。然后，如圖2E所示，首先經(jīng)由形成于所述鋁氧化物層12中的所述納米孔洞14而選擇性蝕刻所述所述主動固態(tài)電解質(zhì)材料層13，以在所述主動固態(tài)電解質(zhì)材料層13中同樣形成納米孔洞。接著，同樣圖2E所示，精確地在所述鋁氧化物層12上沉積一電阻材料層10以作為并行電阻之用，其通過所述納米孔洞14并直達(dá)所述主動固態(tài)電解質(zhì)材料層(13)的納米孔洞內(nèi)，即組件符號101、102與103所表示的電阻材料柱。電阻材料的電阻率與幾何形狀，亦即主動層13內(nèi)的納米孔洞的數(shù)量與直徑?jīng)Q定了R(off)，其中所述電阻材料可為摻雜多晶硅或TiN。然后，如圖2F所示，經(jīng)由例如舉離方式或選擇性蝕刻的方式將殘余的鋁氧化物層12移除，在此例中，在所述鋁氧化物層12上方以及其納米孔洞內(nèi)的電阻材料層10的材料亦可同樣被移除；另外，亦可經(jīng)由CMP方式而對所述主動層13執(zhí)行回薄(thinning back)處理。最后，如圖2G所示，在所述主動層13與形成于其內(nèi)的電阻材料柱101-103上方沉積一頂部電極TE，并加以圖形化；如圖2G所示，以本發(fā)明第二具體實施例所制造的CBRAM內(nèi)存胞元1最后即經(jīng)由將層堆棧埋入如圖4所示的一介電層15中并施行側(cè)向圖形化，以因而與相鄰胞元隔離。
以下參考圖3A至圖3G說明根據(jù)本發(fā)明的制造方法的第三具體實施例，其中此一制造方法是圖2A至圖2C所說明者的替代方式，其利用CMP步驟來圖形化所述主動材料。如圖3A所示，同樣在一基板SUB上沉積一底部電極BE用之金屬并加以圖形化，此步驟同樣為本方法的起始步驟。接著如圖3B所示，直接在所述底部電極BE上沉積一鋁層11，并以陽極氧化方式氧化所述鋁層11，以形成具有納米孔洞14的一Al2O3層12，如圖3C所示；在此例中，納米孔洞14的所需直徑約為10納米。然后，如圖3D所示，在所述鋁氧化物層12上與所述納米孔洞14中沉積一電阻材料層10。接著，如圖3E所示，經(jīng)由舉離方式或是選擇性蝕刻的方式移除殘余的鋁氧化物層12與其上方的電阻材料層10，然仍保留所述底部電極BE上的先前所沉積的電阻材料層10的納米柱101、102與103。如圖3F所示，再沉積一主動固態(tài)電解質(zhì)材料層13于其上，并經(jīng)由CMP將所述主動固態(tài)電解質(zhì)材料層13回薄達(dá)所述電阻材料層10的納米柱101-103。最后如圖3G所示，在所述主動層13上沉積所述頂部電極(TE)之金屬。同樣的再此一第三具體實施例中，是經(jīng)由電阻材料層10的電阻率與填有電阻材料10的納米柱101-103的幾何形狀來決定關(guān)閉電阻R(off)。最后，在此例中同樣經(jīng)由將CBRAM內(nèi)存胞元層堆棧埋入一介電層15中并于側(cè)向施行圖形化，以使其與相鄰胞元隔離(如圖4所示)。
經(jīng)由上述說明以及圖1A至圖1G、圖2A至圖2G、圖3A至圖3G與圖4，已詳細(xì)說明了本發(fā)明的內(nèi)存組件制造方法的三個較佳具體實施例，其中所述內(nèi)存組件具有以主動固態(tài)電解質(zhì)材料為基礎(chǔ)的內(nèi)存胞元，所述主動固態(tài)電解質(zhì)材料的電阻值可改變且埋在一底部電極與一頂部電極間。所述內(nèi)存組件的特征在于，以并行于所述電極間的固態(tài)電解質(zhì)材料的方式埋入一電阻材料。所述的制程是利用在適當(dāng)電解質(zhì)(例如草酸、硫酸)中陽極氧化的鋁層，其中根據(jù)所選擇的膜層厚度與蝕刻條件(例如蝕刻時間、電壓、電解質(zhì)的化學(xué)濃度)即可形成直徑達(dá)4納米、均勻、六方緊密排列的納米孔洞。具有納米孔洞的此一鋁氧化物層是作為沉積主動材料與并行電阻材料時所需的掩膜；其中，在圖1A至圖1G所示的本發(fā)明第一較佳具體實施例中，所述納米孔洞鋁氧化物層是作為一正掩膜，而在圖2A至圖2G所示的本發(fā)明第二較佳具體實施例、以及在圖3A至圖3G所示的本發(fā)明第三較佳具體實施例中，所述納米孔洞鋁氧化物層則是作為一負(fù)掩膜。經(jīng)由本發(fā)明的上述三個具體實施例，所述CBRAM胞元1的關(guān)閉電阻R(off)即可由制造方法與布局加以定義；因此，胞元的關(guān)閉電阻與關(guān)閉/開啟電阻比便不再由主動固態(tài)電解質(zhì)材料層的材料性質(zhì)所單獨決定，而是可適于運算邏輯狀態(tài)與所欲應(yīng)用的要求，因而可排除因胞元的關(guān)閉電阻太高所產(chǎn)生的缺點。此外，亦可抑制CBRAM胞元中的電解質(zhì)材料的老化效應(yīng)，因此便不會在外部測量到此一老化效應(yīng)。
組件代表符號說明1CBRAM內(nèi)存胞元10電阻材料與電阻材料層11鋁層12鋁氧化物層13主動固態(tài)電解質(zhì)材料與主動固態(tài)電解質(zhì)材料層14納米孔洞131、132、133主動固態(tài)電解質(zhì)材料13的納米柱101、102、103電阻材料10的納米柱15隔離介電質(zhì)BE底部電極SUB基板TE頂部電極
權(quán)利要求
1.一種內(nèi)存組件(CBRAM)，其具有以一主動固態(tài)電解質(zhì)材料(13)為基礎(chǔ)的內(nèi)存胞元(1)，所述主動固態(tài)電解質(zhì)材料(13)可改變其電阻值且埋在一底部與一頂部電極(BE、TE)間，并可相較于在所述電極間所施加的適當(dāng)電場而于一具有低電阻的開啟狀態(tài)與一具有高電阻的關(guān)閉狀態(tài)間切換，其中以并行于所述電極(BE、TE)間的固態(tài)電解質(zhì)材料(13)的方式埋入一電阻材料(10)。
2.如權(quán)利要求1所述的內(nèi)存組件，其中所述電阻材料(10)的電阻值是可調(diào)整的。
3.如權(quán)利要求1或2所述的內(nèi)存組件，其中所述電阻材料(10)的電阻值是經(jīng)由選擇其電阻率而設(shè)定。
4.如權(quán)利要求1至3任一所述的內(nèi)存組件，其中所述電阻材料(10)的電阻值是通過后者的適當(dāng)布局及/或通過所述電極(BE、TE)間的固態(tài)電解質(zhì)材料(13)而設(shè)定。
5.如權(quán)利要求1至4任一所述的內(nèi)存組件，其中所述電阻材料(10)的電阻值是設(shè)定為主動固態(tài)電解質(zhì)材料(13)在開啟狀態(tài)與其在關(guān)閉狀態(tài)的電阻值間。
6.一種制造內(nèi)存組件(CBRAM)的方法，其中所述內(nèi)存組件(CBRAM)具有以一主動固態(tài)電解質(zhì)材料(13)為基礎(chǔ)的內(nèi)存胞元，所述主動固態(tài)電解質(zhì)材料(13)可改變其電阻值且埋在一底部與一頂部電極(BE、TE)間，其中一電阻材料(10)是以并行于所述電極(BE、TE)間的固態(tài)電解質(zhì)材料(13)的方式而埋入。
7.如權(quán)利要求6所述的方法，其中所述電阻材料(10)的電阻值是經(jīng)設(shè)定的。
8.如權(quán)利要求6或7所述的方法，其中所述電阻材料(10)的電阻值是通過選擇其電阻率而設(shè)定。
9.如權(quán)利要求6至8任一所述的方法，其中所述電阻材料(10)的電阻值是通過后者的適當(dāng)布局及/或經(jīng)由所述電極(BE、TE)間的固態(tài)電解質(zhì)材料(13)而設(shè)定。
10.如權(quán)利要求6至9任一所述的方法，其中所述電阻材料(10)的電阻值是設(shè)定為主動固態(tài)電解質(zhì)材料(13)在開啟狀態(tài)與其在關(guān)閉狀態(tài)的電阻值間。
11.如權(quán)利要求6至10任一所述的方法，其中利用具有納米孔洞(14)的一鋁氧化物層(12)作為一正掩膜或作為一負(fù)掩膜，以用于圖形化所述電極(BE、TE)間的所述電阻材料(10)與所述固態(tài)電解質(zhì)材料(13)。
12.如權(quán)利要求11所述的方法，其中所述納米孔洞鋁氧化物層(12)是由陽極氧化所沉積的一鋁層(11)而形成。
13.如權(quán)利要求12所述的方法，其中所述納米孔洞(14)的直徑是通過選擇所述鋁層(11)的膜層厚度與氧化條件而設(shè)定。
14.如權(quán)利要求6至13任一所述的方法，其中所述底部電極(BE)的材料是W、TiN、TiW或TiAlN。
15.如權(quán)利要求6至14任一所述的方法，其中所述電阻材料(10)是多晶硅或TiN。
16.如權(quán)利要求6至15任一所述的方法，其中所述固態(tài)電解質(zhì)材料(13)是GeSe與Ag或GeS與Ag。
17.如權(quán)利要求6至16任一所述的方法，其中所述納米孔洞鋁氧化物層(12)是作為一正掩膜，其特征在于下列步驟(A1)在一基板(SUB)上沉積所述底部電極(BE)并加以圖形化；(B1)在所述底部電極(BE)上沉積一電阻材料層(10)；(C1)在所述電阻材料層(10)上沉積一鋁層(11)；(D1)陽極氧化所述鋁層(11)以形成一鋁氧化物層(12)，并于所述鋁氧化物層(12)中形成納米孔洞(14)；(E1)通過所述納米孔洞(14)選擇性蝕刻所述所述電阻材料層(10)，以在所述電阻材料層(10)中同樣形成納米孔洞；(F1)在所述鋁氧化物層(12)上沉積一主動固態(tài)電解質(zhì)材料層(13)，其直達(dá)所述電阻材料層(10)的所述納米孔洞內(nèi)；(G1)移除上方有所述主動固態(tài)電解質(zhì)材料層(13)的殘余鋁氧化物層(12)，或通過CMP將層堆棧回薄達(dá)所述電阻材料層(10)；(H1)在填有所述主動固態(tài)電解質(zhì)材料(13)的所述電阻材料層(10)上沉積第二電極(TE)之金屬。
18.如權(quán)利要求6至17任一所述的方法，其中所述鋁氧化物層是作為一負(fù)掩膜，其特征在于下列步驟(A2)在一基板(SUB)上沉積所述底部電極(BE)并加以圖形化；(B2)在所述底部電極(BE)上沉積一主動固態(tài)電解質(zhì)材料層(13)；(C2)在所述主動固態(tài)電解質(zhì)材料層(13)上沉積一鋁層(11)；(D2)陽極氧化所述鋁層(11)以形成一鋁氧化物層(12)，并于所述鋁氧化物層(12)中形成納米孔洞(14)；(E2)選擇性蝕刻所述主動固態(tài)電解質(zhì)材料層(13)，以在所述主動固態(tài)電解質(zhì)材料層(13)中同樣形成納米孔洞；(F2)在所述鋁氧化物層(12)上沉積一電阻材料層(10)，其通過后者并進(jìn)入所述主動固態(tài)電解質(zhì)材料層(13)的納米孔洞內(nèi)；(G2)移除上方有所述電阻材料層(10)的殘余鋁氧化物層(12)，或通過CMP將所述主動固態(tài)電解質(zhì)材料層(13)上方的膜層回?。?H2)在填有所述電阻材料層(10)的所述主動固態(tài)電解質(zhì)材料(13)上沉積所述頂部電極(TE)之金屬。
19.如權(quán)利要求6至16任一所述的方法，其中所述納米孔洞鋁氧化物層是作為一負(fù)掩膜，其特征在于下列步驟(A3)在一基板(SUB)上沉積一底部電極(BE)并加以圖形化；(B3)在所述底部電極(BE)上沉積一鋁層(11)；(C3)陽極氧化所述鋁層(11)以形成一鋁氧化物層(12)，并于所述鋁氧化物層(12)中形成納米孔洞(14)；(D3)在所述鋁氧化物層(12)上沉積一電阻材料層(10)并沉積進(jìn)入所述鋁氧化物層(12)的所述納米孔洞(14)中；(E3)同時移除殘余鋁氧化物層(12)與上方的電阻材料層(10)；(F3)在所述底部電極(BE)與位于所述電極上的所述電阻材料層(10)部分(101-103)上沉積一主動固態(tài)電解質(zhì)材料層(13)；(G3)通過CMP將所述主動固態(tài)電解質(zhì)材料層(13)回薄達(dá)所述電阻材料層(10)；(H3)在其上沉積所述頂部電極(TE)之金屬。
20.如權(quán)利要求11至19任一所述的方法，其中所述鋁氧化物層的納米孔洞的直徑是在4至10納米的范圍內(nèi)。
全文摘要
本發(fā)明是關(guān)于一種內(nèi)存組件(CBRAM)，其具有以主動固態(tài)電解質(zhì)材料(13)為基礎(chǔ)的內(nèi)存胞元(1)，所述主動固態(tài)電解質(zhì)材料(13)的電阻值可改變且埋在一底部電極與一頂部電極間，并可相較于在所述電極間所施加的適當(dāng)電場而于一具有低電阻的開啟狀態(tài)與一具有高電阻的關(guān)閉狀態(tài)間切換；其特征在于一電阻材料(10)是以并行于所述電極(BE、TE)間的固態(tài)電解質(zhì)材料(13)的方式埋入。本發(fā)明亦關(guān)于一種優(yōu)良的內(nèi)存組件制造方法。
文檔編號H01L21/82GK1761064SQ20051009763
公開日2006年4月19日 申請日期2005年8月29日 優(yōu)先權(quán)日2004年8月30日
發(fā)明者R·斯曼茨克, T·羅爾 申請人:因芬尼昂技術(shù)股份公司