專利名稱：半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，特別是涉及一種使用犧牲應(yīng)力層來制作的進(jìn)階半導(dǎo)體元件及其制造方法。
背景技術(shù)：
在今日快速發(fā)展的半導(dǎo)體制造工業(yè)中，越來越強(qiáng)調(diào)元件特征尺寸的減少與元件速度的增進(jìn)。在制造過程中采用多樣的改善方法以獲取更高的元件性能。舉例而言，可將單一的半導(dǎo)體晶片設(shè)計成含括低電阻區(qū)與高電阻區(qū)。例如，關(guān)于高電阻區(qū)域，較佳可形成靜電放電元件，以預(yù)防外部充電損害。靜電放電元件的制作可采用犧牲掩蓋物，例如位于部份的元件上的氧化層，來當(dāng)作罩幕，藉以防止硅化金屬形成于此元件的這些部份上。
在半導(dǎo)體制造工業(yè)里，已知在摻雜區(qū)上形成應(yīng)力膜可通過在底下含有摻雜質(zhì)的膜或是基板上產(chǎn)生機(jī)械應(yīng)力，來增加相關(guān)半導(dǎo)體元件的速度。這樣的應(yīng)力增進(jìn)了摻雜質(zhì)的活動力?；顒恿υ黾拥膿诫s質(zhì)或是電荷載子可使半導(dǎo)體元件，例如晶體管，有更高的運(yùn)轉(zhuǎn)速度，因此各種適當(dāng)應(yīng)用中使用此應(yīng)力膜是有助益的。
關(guān)于空間選擇的金屬硅化制程，其中一種技術(shù)是在未經(jīng)金屬硅化的區(qū)域內(nèi)使用氧化膜來作為硅化金屬防護(hù)膜。圖案化并移除欲金屬硅化的區(qū)域的犧牲氧化膜。這樣的一個程序通常包括多個氧化物蝕刻或是剝離操作。硅化金屬形成于犧牲氧化物不存在的地方后，必須移除未金屬硅化的區(qū)域的犧牲氧化膜。這些氧化移除步驟可能在形成于犧牲氧化膜下的晶體管閘極旁的氧化物間隙壁中產(chǎn)生空洞(Void)，亦可能在元件中產(chǎn)生凹陷(Divot)，兩者皆會降低元件性能。另一種方法是使用應(yīng)力的氮化膜來當(dāng)作硅化金屬防護(hù)層。為了使用拉伸或壓縮應(yīng)力氮化硅膜來增加載子的活動力并作為金屬硅化防護(hù)膜，已嘗試用在氧化膜上疊上應(yīng)力氮化膜來當(dāng)作金屬硅化阻障膜堆疊。
然而，使用氮化膜的缺點(diǎn)在于當(dāng)應(yīng)力氮化膜在回火期間留在晶體管上時，視使用的氮化硅膜的種類而定，p型金氧半導(dǎo)體晶體管(PMOS)或n型金氧半導(dǎo)體晶體管(NMOS)的其中之一或兩者可能會發(fā)生元件退化。因此，利用犧牲氮化膜作為金屬硅化防護(hù)膜疊層的一部份的傳統(tǒng)技術(shù)中，可能會不利于PMOS或NMOS的元件性能。
就氮化膜而言，若能在不降低PMOS或NMOS的元件性能的情況下，使用應(yīng)力氮化硅膜作為硅化金屬防護(hù)層膜將極具優(yōu)勢。
由此可見，上述現(xiàn)有的半導(dǎo)體元件及其制造方法在結(jié)構(gòu)、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決半導(dǎo)體元件及其制造方法存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的半導(dǎo)體元件及其制造方法，便成了當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的半導(dǎo)體元件及其制造方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的半導(dǎo)體元件及其制造方法，能夠改進(jìn)一般現(xiàn)有的半導(dǎo)體元件及其制造方法，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新的半導(dǎo)體元件的制造方法，所要解決的技術(shù)問題是使其使用犧牲應(yīng)力層來制作進(jìn)階半導(dǎo)體元件，而可有效確保PMOS或NMOS的元件性能，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種新型結(jié)構(gòu)的半導(dǎo)體元件，所要解決的技術(shù)問題是使其利用犧牲應(yīng)力層的方法來制作，而由于應(yīng)力氮化膜可以優(yōu)先地留在NMOS晶體管或是PMOS晶體管上，但并非同時留在兩者上，因此本發(fā)明的半導(dǎo)體元件的性能可獲得較佳化，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件的制造方法，其至少包括以下步驟形成復(fù)數(shù)個晶體管，其中該些晶體管具有未經(jīng)回火的復(fù)數(shù)個源極/汲極區(qū)，且該些晶體管中包括一PMOS晶體管以及一NMOS晶體管；設(shè)置一應(yīng)力氮化硅膜在該P(yáng)MOS晶體管與該NMOS晶體管中的一者上但不位于另一者上；以及在該應(yīng)力氮化硅膜位于該P(yáng)MOS晶體管與該NMOS晶體管的該者上但不位于該另一者上時，對該源極/汲極區(qū)進(jìn)行一回火步驟。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力氮化硅膜是受到壓縮應(yīng)力，且設(shè)置該應(yīng)力氮化硅膜的步驟至少包括設(shè)置該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管上但并不位于該NMOS晶體管上。
前述的半導(dǎo)體元件的制造方法，更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上，而形成該些晶體管的步驟包括形成該P(yáng)MOS晶體管與該NMOS晶體管，并使該P(yáng)MOS晶體管與該NMOS晶體管均具有復(fù)數(shù)個側(cè)壁間隙壁，且設(shè)置該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管上但并不位于該NMOS晶體管上的步驟至少包括沉積該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管與該NMOS上，然后從該NMOS晶體管上移除該應(yīng)力氮化硅膜。
前述的半導(dǎo)體元件的制造方法，更至少包括在該回火步驟后，從該P(yáng)MOS晶體管上剝離該應(yīng)力氮化硅膜，因此移除該應(yīng)力氮化硅膜的步驟與剝離該應(yīng)力氮化硅膜的步驟減少在該NMOS晶體管上的該氧化膜的一厚度，并且從該P(yáng)MOS晶體管與該NMOS晶體管上移除該氧化膜，藉以使該NMOS晶體管的該些間隙壁的一寬度小于該P(yáng)MOS晶體管的該些間隙壁的一寬度。
前述的半導(dǎo)體元件的制造方法，其中形成該些晶體管的步驟包括形成一相對應(yīng)的PMOS淺溝渠隔離結(jié)構(gòu)于一基板中且至少靠近該P(yáng)MOS晶體管，以及形成一相對應(yīng)的NMOS淺溝渠隔離結(jié)構(gòu)于該基板中且至少靠近該NMOS晶體管，其中移除該應(yīng)力氮化硅膜的步驟、剝離該應(yīng)力氮化硅膜的步驟以及移除該氧化膜的步驟在該P(yáng)MOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第一深度的復(fù)數(shù)個凹陷，且在該NMOS淺溝渠隔離結(jié)構(gòu)與該基板間形成具有一第二深度的復(fù)數(shù)個凹陷，其中該第二深度大于該第一深度。
前述的半導(dǎo)體元件的制造方法，其中所述的應(yīng)力氮化硅膜是受到拉伸應(yīng)力，且設(shè)置該應(yīng)力氮化硅膜的步驟至少包括沉積該應(yīng)力氮化硅膜于該NMOS晶體管上但并不位于該P(yáng)MOS晶體管上。
前述的半導(dǎo)體元件的制造方法，更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上，且設(shè)置該應(yīng)力氮化硅膜于該NMOS晶體管上但并不位于該P(yáng)MOS晶體管上的步驟至少包括沉積該應(yīng)力氮化硅膜于該NMOS晶體管與該P(yáng)MOS上，然后從該P(yáng)MOS晶體管上移除該應(yīng)力氮化硅膜，且更至少包括，在該回火步驟后，從該NMOS晶體管上剝離該應(yīng)力氮化硅膜，如此一來，移除該應(yīng)力氮化硅膜的步驟與剝離該應(yīng)力氮化硅膜的步驟減少在該P(yáng)MOS晶體管上的該氧化膜的一厚度。
前述的半導(dǎo)體元件的制造方法，其中形成該些晶體管的步驟包括形成該P(yáng)MOS晶體管與該NMOS晶體管，并使該P(yáng)MOS晶體管與該NMOS晶體管均具有復(fù)數(shù)個側(cè)壁間隙壁，且更至少包括在剝離該應(yīng)力氮化硅膜步驟后，從該P(yáng)MOS晶體管與NMOS晶體管上移除該氧化膜，藉以使該P(yáng)MOS晶體管的該些側(cè)壁間隙壁的一寬度小于該NMOS晶體管的該些側(cè)壁間隙壁的一寬度。
前述的半導(dǎo)體元件的制造方法，其中形成該些半導(dǎo)體的步驟包括形成一相對應(yīng)的PMOS淺溝渠隔離結(jié)構(gòu)于一基板中且至少靠近該P(yáng)MOS晶體管，以及形成一相對應(yīng)的NMOS淺溝渠隔離結(jié)構(gòu)于該基板中且至少靠近該NMOS晶體管，其中移除該應(yīng)力氮化硅膜的步驟、剝離該應(yīng)力氮化硅膜的步驟以及移除該氧化膜的步驟在該P(yáng)MOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第一深度的復(fù)數(shù)個凹陷，且在該NMOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第二深度的復(fù)數(shù)個凹陷，其中該第二深度大于該第一深度。
前述的半導(dǎo)體元件的制造方法，更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上；在該回火步驟后，利用濕式蝕刻來移除該應(yīng)力氮化硅膜；圖案化該氧化膜；以及當(dāng)該氧化膜位于該半導(dǎo)體元件的其他部份上時，對該P(yáng)MOS晶體管與該NMOS晶體管進(jìn)行一金屬硅化步驟，并在該金屬硅化步驟期間，防止該半導(dǎo)體元件的該其他部份受到金屬硅化。
前述的半導(dǎo)體元件的制造方法，更至少包括在該回火步驟后，移除該應(yīng)力氮化硅膜，且對該P(yáng)MOS晶體管與該NMOS晶體管所暴露出的硅部份但不包括該半導(dǎo)體元件的其余部份進(jìn)行一金屬硅化步驟。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體元件，其至少包括復(fù)數(shù)個NMOS晶體管與復(fù)數(shù)個PMOS晶體管，其中該些NMOS晶體管包括具有一第一寬度的復(fù)數(shù)個NMOS側(cè)壁間隙壁，且該些PMOS晶體管包括具有一第二寬度的復(fù)數(shù)個PMOS側(cè)壁間隙壁，而該第二寬度小于該第一寬度。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)措施來進(jìn)一步實(shí)現(xiàn)。
前述的半導(dǎo)體元件，其中所述的該些NMOS側(cè)壁間隙壁與該些PMOS側(cè)壁間隙壁是由相同薄膜所構(gòu)成，且在同一時間形成。
前述的半導(dǎo)體元件，其中所述的半導(dǎo)體元件是由一拉伸氮化硅膜所構(gòu)成，且該拉伸氮化硅膜是位于該些NMOS晶體管但并不位于該些PMOS晶體管上。
前述的半導(dǎo)體元件，其中所述的該些NMOS晶體管是位于一NMOS區(qū)域內(nèi)，且該NMOS區(qū)域更包括一NMOS高電阻部分，而該些PMOS晶體管是位于一PMOS區(qū)域內(nèi)，且該P(yáng)MOS區(qū)域更包括一PMOS高電阻部分，該NMOS高電阻部分包括一氧化膜，該P(yáng)MOS高電阻部分包括一氧化膜，而該NMOS高電阻部分的該氧化膜的厚度大于該P(yáng)MOS高電阻部分的該氧化膜的厚度。
前述的半導(dǎo)體元件，其中所述的NMOS高電阻部分以及該P(yáng)MOS高電阻部分均至少包括一靜電放電元件。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下為了達(dá)到上述目的，本發(fā)明提供了一種半導(dǎo)體元件的制造方法。此方法包括形成復(fù)數(shù)個晶體管于半導(dǎo)體元件中，其中這些晶體管具有未經(jīng)回火的源極/汲極區(qū)域，且這些晶體管中包括一PMOS晶體管與一NMOS晶體管。接著，以及設(shè)置一應(yīng)力氮化硅膜于NMOS晶體管或PMOS晶體管的其中一者上，但不位于PMOS晶體管與NMOS晶體管中的另一者上。此方法更包括在應(yīng)力氮化硅膜位于NMOS晶體管或PMOS晶體管的一者上的適當(dāng)位置但不位于PMOS晶體管與NMOS晶體管中的另一者上的情況下，對源極/汲極區(qū)域進(jìn)行回火。
在另一實(shí)施例中，本發(fā)明提供一種半導(dǎo)體元件的制造方法。此方法包括形成復(fù)數(shù)個晶體管，其中這些晶體管包括一PMOS晶體管與一NMOS，且每一個晶體管具有數(shù)個側(cè)壁間隙壁。此方法包括形成氧化膜于這些晶體管上，并圖案化此氧化膜以減少位于PMOS晶體管與NMOS晶體管中的一者上的氧化膜厚度相對于位于PMOS晶體管與NMOS晶體管中的另一者上的氧化膜厚度。將氧化膜從半導(dǎo)體元件的至少一部份移除，移除氧化膜時包括從NMOS晶體管與PMOS晶體管上移除，使得PMOS晶體管與NMOS晶體管中的第一者的側(cè)壁間隙壁的寬度小于PMOS晶體管與NMOS晶體管中另一者的側(cè)壁間隙壁的寬度。
在又一實(shí)施例中，本發(fā)明提供一種半導(dǎo)體元件的制造方法。此方法包括形成復(fù)數(shù)個晶體管，其中這些晶體管中包括一PMOS晶體管與一NMOS晶體管，且每一個晶體管具有復(fù)數(shù)個側(cè)壁間隙壁；在這些晶體管上形成氧化膜；在這些晶體管回火前，在氧化膜上形成氮化硅膜并從PMOS晶體管與NMOS晶體管中的一者上移除氮化硅膜，然后進(jìn)行回火步驟。將氮化硅膜從PMOS晶體管與NMOS晶體管中的另一者上移除，以減少位于PMOS晶體管與NMOS晶體管中的一者上的氧化膜厚度相對于PMOS晶體管與NMOS晶體管中的另一者上的相同氧化膜厚度。此方法更至少包括從半導(dǎo)體元件的至少一部份上，包括NMOS晶體管與PMOS晶體管，移除氧化膜，藉以使PMOS晶體管與NMOS晶體管中的一者上的側(cè)壁間隙壁的寬度小于PMOS晶體管與NMOS晶體管中另一者上的側(cè)壁間隙壁的寬度。
又，為了達(dá)到上述目的，本發(fā)明的另一方面是提供一種半導(dǎo)體元件，此半導(dǎo)體元件至少包括數(shù)個PMOS晶體管與NMOS晶體管，其中這些NMOS晶體管包括具有第一寬度的NMOS側(cè)壁間隙壁，且這些PMOS晶體管包括具有第二寬度的PMOS側(cè)壁間隙壁，其中第二寬度小于第一寬度。
本發(fā)明的又一方面是提供一種半導(dǎo)體元件，且此半導(dǎo)體元件至少包括形成于基板中的一NMOS區(qū)域以及一PMOS區(qū)域，其中NMOS區(qū)域內(nèi)包括一NMOS淺溝渠隔離(STI)結(jié)構(gòu)以及具第一深度的凹陷介于NMOS淺溝渠隔離結(jié)構(gòu)與基板之間。PMOS區(qū)域內(nèi)包括一PMOS淺溝渠隔離結(jié)構(gòu)以及具有第二深度的凹陷，其中此凹陷介于PMOS淺溝渠隔離結(jié)構(gòu)與基板之間，且第二深度小于或大于第一深度。
經(jīng)由上述可知，本發(fā)明是有關(guān)于一種利用犧牲應(yīng)力層來制作半導(dǎo)體元件的整合型高階方法，其中犧牲應(yīng)力層是作為薄膜疊層的一部份，可使形成于元件的金屬硅化物具有空間選擇性。將元件的低電阻部分，包含NMOS晶體管與PMOS晶體管，予以金屬硅化。應(yīng)力膜可以是拉伸氮化膜或是壓縮氮化膜。在硅化金屬形成的制程前，進(jìn)行回火制程。在回火制程期間，應(yīng)力氮化膜可以優(yōu)先地留在NMOS晶體管或是PMOS晶體管上，但并非同時留在兩者上，藉以較佳化元件的性能。在回火制程期間，拉伸氮化膜留在NMOS晶體管但并不留在PMOS晶體管上，壓縮氮化膜則是留在PMOS晶體管但并不留在NMOS晶體管上。
綜上所述，本發(fā)明特殊的半導(dǎo)體元件的制造方法，使用犧牲應(yīng)力層來制作進(jìn)階半導(dǎo)體元件，可有效確保PMOS或NMOS的元件性能。本發(fā)明特殊結(jié)構(gòu)的半導(dǎo)體元件利用犧牲應(yīng)力層來制作，由于應(yīng)力氮化膜可以優(yōu)先地留在NMOS晶體管或是PMOS晶體管上，但并非同時留在兩者上，因此本發(fā)明的半導(dǎo)體元件的性能可獲得較佳化。其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的半導(dǎo)體元件及其制造方法具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。在這里需強(qiáng)調(diào)的是，根據(jù)慣例所有圖案特征并未按實(shí)際比例大小繪制。相反地，圖案外觀的尺寸可以任意地增加或減少，以便明確地討論。在整個說明書與繪圖中，相同的圖號表示相同的物件。以下的圖案皆包含在整個繪圖當(dāng)中，且每一個圖案皆為剖面圖。


圖1至圖4是繪示根據(jù)本發(fā)明的一種于NMOS晶體管與PMOS晶體管上進(jìn)行的一連串的處理操作。
圖5A是繪示根據(jù)一示范實(shí)施例而對第4圖所示的結(jié)構(gòu)進(jìn)行進(jìn)一步的處理后所形成的一種示范結(jié)構(gòu)。
圖5B是繪示根據(jù)另一示范實(shí)施例而對第4圖所示的結(jié)構(gòu)進(jìn)行進(jìn)一步的處理后所形成的另一種示范結(jié)構(gòu)。
圖6是繪示根據(jù)本發(fā)明的一示范實(shí)施例的一種結(jié)構(gòu)，其中此結(jié)構(gòu)包括經(jīng)不同處理的NMOS與PMOS高電阻區(qū)域。
圖7是繪示根據(jù)本發(fā)明的另一示范實(shí)施例的一種結(jié)構(gòu)，其中此結(jié)構(gòu)包括經(jīng)不同處理的NMOS與PMOS高電阻區(qū)域。
圖8A與圖8B是繪示根據(jù)本發(fā)明的又一示范實(shí)施例的一種結(jié)構(gòu)，其中此結(jié)構(gòu)包括經(jīng)不同處理的NMOS與PMOS高電阻區(qū)域。
2基板4NMOS晶體管6PMOS晶體管 8源極/汲極區(qū)域10閘極 12淺溝渠隔離架構(gòu)14閘極介電層 16N間隙壁16P間隙壁18N+型植入20P+型植入 22氧化膜24氮化膜 26厚度28厚度 30第一圖案化光阻膜38厚度 40厚度42第二圖案化光阻膜 44表面46高度 48寬度52高度 54寬度62NMOS的高電阻區(qū)域 64PMOS的高電阻區(qū)域66NMOS的高電阻區(qū)域 68PMOS的高電阻區(qū)域76厚度 78厚度80NMOS區(qū)域 82PMOS區(qū)域83凹陷 84主動區(qū)域85凹陷 86主動區(qū)域88淺溝渠隔離結(jié)構(gòu) 90儀器92深度 94深度100NMOS區(qū)域 102PMOS區(qū)域103凹陷 104主動區(qū)域105凹陷 106主動區(qū)域108淺溝渠隔離結(jié)構(gòu)110淺溝渠隔離結(jié)構(gòu)112深度 114深度具體實(shí)施方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的半導(dǎo)體元件及其制造方法其具體實(shí)施方式
、結(jié)構(gòu)、制造方法、步驟、特征，詳細(xì)說明如后。
圖1是繪示基板2的剖面圖，其中此基板2上形成有NMOS晶體管4與PMOS晶體管6。基板2可由硅或其他適合的基板材料所組成。形成淺溝渠隔離結(jié)構(gòu)12于基板2中，且并位于NMOS晶體管4與PMOS晶體管6之間。淺溝渠隔離結(jié)構(gòu)12可為氧化物，但在其他示范實(shí)施例中可使用其他絕緣材料。雖然在圖1內(nèi)NMOS晶體管4與PMOS晶體管6是相鄰的，但NMOS晶體管4與PMOS晶體管6可位在元件的低電阻區(qū)域里的任何一地方，亦即將經(jīng)歷金屬硅化過程的區(qū)域。
NMOS晶體管4與PMOS晶體管6均包括源極/汲極區(qū)域8、閘極10以及閘極介電層14。閘極10的材質(zhì)可為傳統(tǒng)材料，例如各種金屬、多晶硅、多晶硅鍺、金屬硅化物、導(dǎo)電金屬氮化物、導(dǎo)電金屬氧化物或是上述材料的各種合成或堆疊，例如金屬硅化物形成于多晶硅上。閘極介電層14的材質(zhì)可為氧化物，例如二氧化硅、氮化硅、摻雜氮的氧化硅、各種高介電常數(shù)材料或是上述材料的各種組合。高介電常數(shù)的介電材料可包括介電常數(shù)等于或大于3.9介電質(zhì)。NMOS晶體管4與PMOS晶體管6均包括一組相對的間隙壁形成于閘極10的相對側(cè)壁上。PMOS晶體管6包括間隙壁16P，且NMOS晶體管4包括間隙壁16N。間隙壁16N與間隙壁16P是在相同的處理操作期間以相同薄膜所制作而成。因此，間隙壁16P與間隙壁16N是由相同材料所組成且具有相同的尺寸大小。間隙壁16N與間隙壁16P通常是由摻雜或是未摻雜的氧化材料所組成。進(jìn)行N型植入18來摻雜NMOS晶體管4的閘極10，并形成NMOS晶體管4的源極/汲極區(qū)域8。進(jìn)行P+型植入20來摻雜PMOS晶體管6的閘極10，并形成PMOS晶體管6的源極/汲極區(qū)域8。N+型植入18與P+型植入20是利用直接朝向基板并指示摻質(zhì)種類的箭頭來加以表示。雖然在圖1中N+型植入18與P+型植入20是同時繪示的，然而N+型植入18與P+型植入20是在不同的處理步驟中執(zhí)行，其中處理過程中會將非植入?yún)^(qū)域予以遮蔽以防止植入配方的進(jìn)入。NMOS晶體管4與PMOS晶體管6是利用傳統(tǒng)方式加以制作，為在此技術(shù)領(lǐng)域中具有通常知識者所已知，故不需在此加以詳述。
圖2是繪示在圖1中的結(jié)構(gòu)上形成氧化膜22與氮化膜24后的剖面圖。氧化膜22具有均勻厚度26，且氧化膜22的制作可利用各種傳統(tǒng)氧化膜沉積方法。氧化膜22的材質(zhì)可為摻雜或未摻雜的氧化物。在一示范實(shí)施例中，厚度26的范圍是介于100埃到400埃之間，但在其他示范實(shí)施例中，可使用其他不同的厚度。可利用各種傳統(tǒng)方法來形成氮化膜24于氧化膜22上。氮化膜24較佳是使用氮化硅膜，但亦可使用其他含氮薄膜。氮化膜24是應(yīng)力膜，且可受拉伸應(yīng)力或是壓縮應(yīng)力。根據(jù)一示范實(shí)施例，氮化膜24的厚度28的范圍可介于150埃至500埃之間，但在其他示范實(shí)施例中可使用不同的厚度。圖2亦繪示出第一圖案化光阻膜30形成于NMOS晶體管4(即NMOS區(qū)域)上?？衫脗鹘y(tǒng)光阻材料與圖案化方法來形成第一圖案化光阻膜30。第一圖案化光阻膜30并未保護(hù)PMOS晶體管6。藉由將第一圖案化光阻膜30置于適當(dāng)?shù)牡胤?，可利用蝕刻操作來移除氮化膜24的暴露部份，特別是從PMOS晶體管6(即PMOS區(qū)域)上移除氮化膜24，且根據(jù)說明的實(shí)施例氮化膜24較佳是為拉伸應(yīng)力膜?？墒褂酶鞣N合適的干蝕刻方法。在一示范實(shí)施例中，可實(shí)行高選擇性的蝕刻制程，如此一來，在氮化物蝕刻過程中，氧化膜22不會遭受顯著的侵蝕，且在暴露區(qū)的厚度26不會減少，即NMOS晶體管區(qū)域與PMOS晶體管區(qū)域中，氧化膜22的厚度26實(shí)質(zhì)上都是相同的。在其他示范實(shí)施例中，可利用蝕刻制程，藉以輕微侵蝕氧化膜22，以減少其在PMOS晶體管6上與周圍的厚度26。可利用各種適當(dāng)?shù)母苫驖裎g刻制程。在蝕刻制程后，移除圖案化光阻膜30而形成如圖3所示的結(jié)構(gòu)。圖3所示的結(jié)構(gòu)可能經(jīng)歷各種選擇性清洗程序，然后進(jìn)行回火步驟。在各種示范實(shí)施例中，回火的溫度范圍可介于700℃至1100℃之間，但在其他示范實(shí)施例中可使用不同溫度?？墒褂酶鞣N回火方法?？墒褂免g氣，且在一示范實(shí)施例中，可利用燈加熱的方式來進(jìn)行回火。舉例而言，可使用鹵素?zé)?Halogen Lamp)或是鎢燈(Tungsten Lamp)。進(jìn)行回火制程時較佳是在氮化膜24僅保留在其中一個晶體管上的情況下進(jìn)行。在此實(shí)施例中，氮化膜24是一拉伸應(yīng)力膜，且氮化膜24僅保留在NMOS晶體管4上，但并不位于PMOS晶體管6上。高溫回火制程是用來修補(bǔ)在源極/汲極植入制程期間結(jié)晶的損傷，并且用以讓摻質(zhì)的分子留在基板中較佳的結(jié)晶位置(Crystalographic Site)中。形成在摻雜區(qū)、源極/汲極、以及通道上的應(yīng)力氮化膜24會增加這些區(qū)域中的載子活動力，也因此增加可流動的電流量。如此會產(chǎn)生具有高移動率的NMOS晶體管的較快速電路。申請人已發(fā)現(xiàn)，當(dāng)拉伸氮化膜在回火過程中留在PMOS晶體管上時，會導(dǎo)致元件退化，但當(dāng)拉伸氮化膜在回火過程中留在NMOS晶體管上時，可改善NMOS晶體管的良率(Yield)與性能。這樣的現(xiàn)象也適用于壓縮型氮化硅膜。當(dāng)回火期間將壓縮氮化硅膜放置在晶體管上的適當(dāng)位置時，可改善PMOS晶體管的性能，然而NMOS晶體管的性能會退化。如此一來，在回火期間，與拉伸氮化膜適當(dāng)?shù)匚挥赑MOS晶體管上有關(guān)的PMOS晶體管退化，可藉由在回火制程中氮化膜24的缺席來加以排除，且根據(jù)說明的實(shí)施例，氮化膜24是一拉伸氮化膜。同時，回火制程中，由于氮化膜24的存在，可提升NMOS晶體管4的元件。因此，本發(fā)明提供一種方法，此方法在高溫回火期間，完整保留拉伸型氮化膜24于NMOS晶體管上，但不位于PMOS晶體管上。申請人相信，此NMOS/PMOS的劃分可根據(jù)與在MOS結(jié)構(gòu)中的垂直電場有關(guān)的能帶分離(Energy Band Splitting)，而在此能帶中的應(yīng)變導(dǎo)致與結(jié)晶不對稱有關(guān)的能量分離。
根據(jù)上述的實(shí)施例，氮化膜24是一壓縮氮化膜，且在回火制程期間，氮化膜24會留在PMOS晶體管6上，但并不位于NMOS晶體管4。
根據(jù)第一種進(jìn)一步處理順序，在實(shí)行回火制程后，使用濕式剝離(WetStrip)程序來移除氮化膜24。在一示范實(shí)施例中，利用高選擇性蝕刻劑(Etchant)來移除氮化膜24，但并不會顯著侵蝕氧化膜22。舉例而言，可使用蝕刻選擇比大于50∶1的蝕刻劑。在一示范實(shí)施例中，可利用磷酸溶液來移除氮化膜24。在另一示范實(shí)施例中，在氮化膜剝離操作期間，可使用較低選擇性的剝離程序來移除氮化膜24，以減少未受到氮化膜24覆蓋的氧化膜20區(qū)域的厚度26。這樣的剝離程序在此技術(shù)領(lǐng)域中屬可見且常見的技術(shù)?？墒褂酶鞣N濕式或干式剝離技術(shù)?？墒褂没瘜W(xué)下游式蝕刻(ChemicalDownstream Etching)制程，且可在化學(xué)下游式蝕刻制程中運(yùn)用遠(yuǎn)距電漿或是遠(yuǎn)距微波式電漿技術(shù)。
圖4是繪示移除氮化膜而暴露出氧化膜22后的結(jié)構(gòu)。氮化膜22在NMOS晶體管4(即NMOS區(qū)域)上與周圍具有厚度38，且在PMOS晶體管6(即PMOS區(qū)域)上與周圍具有厚度40。在一示范實(shí)施例中，是利用高選擇性蝕刻與剝離制程來移除氮化膜24，因而厚度38與厚度40可實(shí)質(zhì)相等。在另一示范實(shí)施例中，是利用較低選擇性的制程來移除氮化膜24，因此相較于原厚度26，厚度40可能受到縮減，而較厚度38小。圖4亦繪示進(jìn)行氮化膜的剝離后形成第二圖案化光阻膜42于高電阻區(qū)上。在未受到第二圖案化光阻膜42所覆蓋的半導(dǎo)體元件的部份，可將氧化膜22移除，并形成硅化金屬。這樣的金屬硅化會降低元件的這些區(qū)域的電阻，特別是接觸電阻。在元件的其他區(qū)域中，元件設(shè)計指明為高電阻，因此不會形成硅化金屬層。舉例而言，靜電放電元件(Electrostatic Discharge Device；ESD)較佳是形成于受到第二圖案化光阻膜42所覆蓋的“高電阻”區(qū)域中。利用傳統(tǒng)材料與方法形成第二圖案化光阻膜42后，可進(jìn)行傳統(tǒng)的濕式或是干式蝕刻步驟，藉以將未受到第二圖案化光阻膜42覆蓋的暴露區(qū)域的氧化膜22移除，使該區(qū)域可進(jìn)行金屬硅化過程。第二圖案化光阻膜42所覆蓋的氧化膜22的部份，在金屬硅化制程中繼續(xù)留存，并阻止這些區(qū)域進(jìn)行金屬硅化。在氧化膜22移除后所形成的一種示范結(jié)構(gòu)繪示于圖5A中。
在圖5A中，間隙壁16P的尺寸與間隙壁16N實(shí)質(zhì)上相等。圖5A是繪示一實(shí)施例的剖面圖，其中氧化膜22在移除之前具有實(shí)質(zhì)均勻的厚度。圖5B是繪示另一示范實(shí)施例的剖面圖，其中厚度40(請再次參閱圖4所示)小于厚度38，且在PMOS晶體管6附近的厚度減少的氧化膜在NMOS晶體管4附近的氧化層形成前移除，且由于氧化物間隙壁16P與間隙壁16P在氧化物移除操作期間，遭受侵蝕，因此間隙壁16P的尺寸小于間隙壁16N。間隙壁16P與間隙壁16P原本是利用相同薄膜以及相同處理操作來加以制作。圖5B顯示間隙壁16P的寬度54與高度52均小于NMOS晶體管4中相對應(yīng)的寬度48與高度46。換句話說，相較于間隙壁16N，間隙壁16P的間隙壁的所有關(guān)鍵尺寸均較小。間隙壁16P后縮至低于閘極10的上表面44。
在圖5A或圖5B的結(jié)構(gòu)上進(jìn)行金屬硅化制程?？墒褂脗鹘y(tǒng)方法與傳統(tǒng)材料，例如鈷、鎢、鉭、鈦與鎳。
根據(jù)第二種進(jìn)一步處理順序，本發(fā)明提供延伸此NMOS-PMOS不對稱架構(gòu)至元件的高電阻區(qū)域的技術(shù)。舉例而言，位于高電阻區(qū)域的PMOS晶體管與NMOS晶體管可形成具有不同尺寸的間隙壁。依據(jù)此示范實(shí)施例，氮化膜在回火期間仍留在NMOS的高電阻區(qū)域，接著在回火過程后，第二圖案化光阻膜42在氮化膜24剝離前形成并覆蓋在NMOS的高電阻部分的氮化膜24上。然后移除暴露區(qū)內(nèi)的氮化膜24與氧化膜22，接著移除第二圖案化光阻膜42，以形成如圖6所示的結(jié)構(gòu)。由圖6可得知，在高電阻區(qū)域62與高電阻區(qū)域64中，NMOS的高電阻區(qū)域62在結(jié)構(gòu)上與PMOS的高電阻區(qū)域不相同，因?yàn)閮HNMOS的高電阻區(qū)域62具有氮化膜24。
圖7是繪示根據(jù)又一處理順序所形成的結(jié)構(gòu)，其中此處理順序包括如圖1至圖4所示的操作順序，且第一圖案化光阻膜30延伸至NMOS的高電阻區(qū)域66，但并未延伸至PMOS的高電阻區(qū)域68。氮化物干式蝕刻制程、氮化物剝離制程或上述兩制程具選擇性，而使PMOS的高電阻區(qū)域68的氧化膜22的厚度小于NMOS的高電阻區(qū)域66的氧化膜22厚度。將未受到第二圖案化光阻膜42覆蓋的區(qū)域的氧化膜22移除并剝離第二圖案化光阻膜42后，留在NMOS的高電阻區(qū)域66中的氧化膜22的厚度76，當(dāng)氧化膜22已從低電阻區(qū)域移除時，高電阻區(qū)域66中的氧化膜22的厚度76大于留在PMOS的高電阻區(qū)域68內(nèi)的氧化膜22的厚度78?？筛鶕?jù)上述的方法對圖6與圖7所繪示的實(shí)施例的任一者進(jìn)行更進(jìn)一步的處理，藉以在元件的高電阻區(qū)域中形成具不同尺寸的間隙壁的PMOS晶體管與NMOS晶體管。因此，制作具有不同尺寸的PMOS間隙壁與NMOS間隙壁的技術(shù)可擴(kuò)展至元件的高電阻區(qū)域。
圖8A與圖8B是繪示本發(fā)明的更深入的方面的結(jié)構(gòu)示意圖。更特別地，圖8A與圖8B均顯示出如何利用本發(fā)明的方法來制作具有不同物理特征的PMOS與NMOS結(jié)構(gòu)于相同元件上。在圖8A中，NMOS區(qū)域80與PMOS區(qū)域82是形成于相同的半導(dǎo)體基板中。如前所述，可在基板上進(jìn)行一連串的處理操作，其中此基板包括位于NMOS區(qū)域80但并不位于PMOS區(qū)域82中的氮化硅膜，且此氮化硅膜較佳是一拉伸氮化硅膜。這樣使氮化硅膜僅設(shè)置在NMOS區(qū)域82上的安排可利用先前所述的處理操作來加以制作。所產(chǎn)生的效果是通過比較形成于淺溝渠隔離結(jié)構(gòu)與PMOS區(qū)域82的基板之間的凹陷深度以及形成于淺溝渠隔離結(jié)構(gòu)與NMOS區(qū)域80的基板之間的凹陷深度的差異而得。在圖8A的NMOS區(qū)域80中，部份的淺溝渠隔離結(jié)構(gòu)88形成于主動區(qū)域84旁，且此淺溝渠隔離結(jié)構(gòu)88并具有形成于淺溝渠隔離結(jié)構(gòu)88與主動區(qū)域84之間的凹陷83，其中主動區(qū)域84屬于基板的一部份。在相同的基板上，圖8A的PMOS區(qū)域82中，形成于主動區(qū)域86與淺溝渠隔離結(jié)構(gòu)86間的凹陷85具有深度94，其中此深度94大于形成于NMOS區(qū)域80內(nèi)的凹陷83的深度92。
圖8B是繪示形成于相同半導(dǎo)體基板上的NMOS區(qū)域100與PMOS區(qū)域102。依據(jù)圖8B所繪示的示范實(shí)施例使氮化硅膜，較佳是一壓縮氮化硅膜，在選擇的處理操作(如上所述)中，留在PMOS區(qū)域102上，但并不留在NMOS區(qū)域100上，如此會較凹陷103小的凹陷105形成于PMOS區(qū)域102的淺溝渠隔離結(jié)構(gòu)110與主動區(qū)域106間，其中凹陷103形成于NMOS區(qū)域100的淺溝渠隔離結(jié)構(gòu)108與主動區(qū)域104間。形成于NMOS區(qū)域100內(nèi)的主動區(qū)域104與淺溝渠隔離結(jié)構(gòu)108間的凹陷103具有深度112，其中此深度112大于凹陷105的深度114，且凹陷105位于PMOS區(qū)域102內(nèi)的主動區(qū)域106與淺溝渠隔離結(jié)構(gòu)110間。主動區(qū)域形成于半導(dǎo)體基板中。本發(fā)明的各方面提供在形成應(yīng)力氮化硅膜時所產(chǎn)生的不同物理結(jié)構(gòu)，其中應(yīng)力氮化硅膜是形成于半導(dǎo)體基板內(nèi)的NMOS區(qū)域與PMOS區(qū)域的其中一者而非兩者上，且此應(yīng)力氮化硅膜會在后續(xù)處理操作中繼續(xù)留下。
上面所述內(nèi)容僅用以描述本發(fā)明的原理。在此所引述的例子與條件式語言主要是用于示教的目的，并且?guī)兔ψx者了解本發(fā)明的原理、推展發(fā)明者貢獻(xiàn)的概念、可以不限于引述特殊例子或情況來銓釋。再者，此處所有的敘述、引用的例子、方面、本發(fā)明的實(shí)施例以及前面所述的特殊例子意欲包括前面所述的結(jié)構(gòu)上與功能上的對等。另外，此等效物質(zhì)包括現(xiàn)存的等效物質(zhì)與未來發(fā)展出來的等效物質(zhì)。(即任何發(fā)展出來具有相同功能的物質(zhì)，其架構(gòu)不限定)。閱讀以上所述的實(shí)施例必須配合相關(guān)的圖例，而相關(guān)的術(shù)語如“較低”、“較高”、“水平”、“垂直”、“在..之上”、“在..之下”、“上”、“下”、“底部”、“頂部”也都由此引中而來(例如，“水平地”、“垂直地”、“往上地”)，文中對方向的描述或?qū)D形的討論都必須參照相關(guān)圖例加以理解。上述的術(shù)語都是為方便描述起見，并未要求相關(guān)的裝置用特定的方向建構(gòu)或操作。有關(guān)依附、耦合等的述語，像是“連結(jié)的”、“互連的”都必須參照關(guān)系，該關(guān)系中可獲得架構(gòu)或是該架構(gòu)以插入架構(gòu)、可移動或不可移動的依附句或是關(guān)系的方式，直接或是間接依附在另一架構(gòu)，除非有明確地描述。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，其特征在于其至少包括以下步驟形成復(fù)數(shù)個晶體管，其中該些晶體管具有未經(jīng)回火的復(fù)數(shù)個源極/汲極區(qū)，且該些晶體管中包括一PMOS晶體管以及一NMOS晶體管；設(shè)置一應(yīng)力氮化硅膜在該P(yáng)MOS晶體管與該NMOS晶體管中的一者上但不位于另一者上；以及在該應(yīng)力氮化硅膜位于該P(yáng)MOS晶體管與該NMOS晶體管的該者上但不位于該另一者上時，對該源極/汲極區(qū)進(jìn)行一回火步驟。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力氮化硅膜是受到壓縮應(yīng)力，且設(shè)置該應(yīng)力氮化硅膜的步驟至少包括設(shè)置該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管上但并不位于該NMOS晶體管上。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其特征在于更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上，而形成該些晶體管的步驟包括形成該P(yáng)MOS晶體管與該NMOS晶體管，并使該P(yáng)MOS晶體管與該NMOS晶體管均具有復(fù)數(shù)個側(cè)壁間隙壁，且設(shè)置該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管上但并不位于該NMOS晶體管上的步驟至少包括沉積該應(yīng)力氮化硅膜于該P(yáng)MOS晶體管與該NMOS上，然后從該NMOS晶體管上移除該應(yīng)力氮化硅膜。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其特征在于更至少包括在該回火步驟后，從該P(yáng)MOS晶體管上剝離該應(yīng)力氮化硅膜，因此移除該應(yīng)力氮化硅膜的步驟與剝離該應(yīng)力氮化硅膜的步驟減少在該NMOS晶體管上的該氧化膜的一厚度，并且從該P(yáng)MOS晶體管與該NMOS晶體管上移除該氧化膜，藉以使該NMOS晶體管的該些間隙壁的一寬度小于該P(yáng)MOS晶體管的該些間隙壁的一寬度。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體元件的制造方法，其特征在于其中形成該些晶體管的步驟包括形成一相對應(yīng)的PMOS淺溝渠隔離結(jié)構(gòu)于一基板中且至少靠近該P(yáng)MOS晶體管，以及形成一相對應(yīng)的NMOS淺溝渠隔離結(jié)構(gòu)于該基板中且至少靠近該NMOS晶體管，其中移除該應(yīng)力氮化硅膜的步驟、剝離該應(yīng)力氮化硅膜的步驟以及移除該氧化膜的步驟在該P(yáng)MOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第一深度的復(fù)數(shù)個凹陷，且在該NMOS淺溝渠隔離結(jié)構(gòu)與該基板間形成具有一第二深度的復(fù)數(shù)個凹陷，其中該第二深度大于該第一深度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于其中所述的應(yīng)力氮化硅膜是受到拉伸應(yīng)力，且設(shè)置該應(yīng)力氮化硅膜的步驟至少包括沉積該應(yīng)力氮化硅膜于該NMOS晶體管上但并不位于該P(yáng)MOS晶體管上。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其特征在于更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上，且設(shè)置該應(yīng)力氮化硅膜于該NMOS晶體管上但并不位于該P(yáng)MOS晶體管上的步驟至少包括沉積該應(yīng)力氮化硅膜于該NMOS晶體管與該P(yáng)MOS上，然后從該P(yáng)MOS晶體管上移除該應(yīng)力氮化硅膜，且更至少包括，在該回火步驟后，從該NMOS晶體管上剝離該應(yīng)力氮化硅膜，如此一來，移除該應(yīng)力氮化硅膜的步驟與剝離該應(yīng)力氮化硅膜的步驟減少在該P(yáng)MOS晶體管上的該氧化膜的一厚度。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其特征在于其中形成該些晶體管的步驟包括形成該P(yáng)MOS晶體管與該NMOS晶體管，并使該P(yáng)MOS晶體管與該NMOS晶體管均具有復(fù)數(shù)個側(cè)壁間隙壁，且更至少包括在剝離該應(yīng)力氮化硅膜步驟后，從該P(yáng)MOS晶體管與NMOS晶體管上移除該氧化膜，藉以使該P(yáng)MOS晶體管的該些側(cè)壁間隙壁的一寬度小于該NMOS晶體管的該些側(cè)壁間隙壁的一寬度。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其特征在于其中形成該些半導(dǎo)體的步驟包括形成一相對應(yīng)的PMOS淺溝渠隔離結(jié)構(gòu)于一基板中且至少靠近該P(yáng)MOS晶體管，以及形成一相對應(yīng)的NMOS淺溝渠隔離結(jié)構(gòu)于該基板中且至少靠近該NMOS晶體管，其中移除該應(yīng)力氮化硅膜的步驟、剝離該應(yīng)力氮化硅膜的步驟以及移除該氧化膜的步驟在該P(yáng)MOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第一深度的復(fù)數(shù)個凹陷，且在該NMOS淺溝渠隔離結(jié)構(gòu)與該基板之間形成具有一第二深度的復(fù)數(shù)個凹陷，其中該第二深度大于該第一深度。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于更至少包括形成一氧化膜于該些晶體管上，其中設(shè)置該應(yīng)力氮化硅膜的步驟至少包括形成該應(yīng)力氮化硅膜于該氧化膜上；在該回火步驟后，利用濕式蝕刻來移除該應(yīng)力氮化硅膜；圖案化該氧化膜；以及當(dāng)該氧化膜位于該半導(dǎo)體元件的其他部份上時，對該P(yáng)MOS晶體管與該NMOS晶體管進(jìn)行一金屬硅化步驟，并在該金屬硅化步驟期間，防止該半導(dǎo)體元件的該其他部份受到金屬硅化。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于更至少包括在該回火步驟后，移除該應(yīng)力氮化硅膜，且對該P(yáng)MOS晶體管與該NMOS晶體管所暴露出的硅部份但不包括該半導(dǎo)體元件的其余部份進(jìn)行一金屬硅化步驟。
12.一種半導(dǎo)體元件，其特征在于其至少包括復(fù)數(shù)個NMOS晶體管與復(fù)數(shù)個PMOS晶體管，其中該些NMOS晶體管包括具有一第一寬度的復(fù)數(shù)個NMOS側(cè)壁間隙壁，且該些PMOS晶體管包括具有一第二寬度的復(fù)數(shù)個PMOS側(cè)壁間隙壁，而該第二寬度小于該第一寬度。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其特征在于其中所述的該些NMOS側(cè)壁間隙壁與該些PMOS側(cè)壁間隙壁是由相同薄膜所構(gòu)成，且在同一時間形成。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其特征在于其中所述的半導(dǎo)體元件是由一拉伸氮化硅膜所構(gòu)成，且該拉伸氮化硅膜是位于該些NMOS晶體管但并不位于該些PMOS晶體管上。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其特征在于其中所述的該些NMOS晶體管是位于一NMOS區(qū)域內(nèi)，且該NMOS區(qū)域更包括一NMOS高電阻部分，而該些PMOS晶體管是位于一PMOS區(qū)域內(nèi)，且該P(yáng)MOS區(qū)域更包括一PMOS高電阻部分，該NMOS高電阻部分包括一氧化膜，該P(yáng)MOS高電阻部分包括一氧化膜，而該NMOS高電阻部分的該氧化膜的厚度大于該P(yáng)MOS高電阻部分的該氧化膜的厚度。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體元件，其特征在于其中所述的NMOS高電阻部分以及該P(yáng)MOS高電阻部分均至少包括一靜電放電元件。
全文摘要
本發(fā)明是有關(guān)于一種利用犧牲應(yīng)力層來制作半導(dǎo)體元件的整合型高階方法，其中犧牲應(yīng)力層是作為薄膜疊層的一部份，可使形成于元件的金屬硅化物具有空間選擇性。將元件的低電阻部分，包含NMOS晶體管與PMOS晶體管，予以金屬硅化。應(yīng)力膜可以是拉伸氮化膜或是壓縮氮化膜。在硅化金屬形成的制程前，進(jìn)行回火制程。在回火制程期間，應(yīng)力氮化膜可以優(yōu)先地留在NMOS晶體管或是PMOS晶體管上，但并非同時留在兩者上，藉以較佳化元件的性能。在回火制程期間，拉伸氮化膜留在NMOS晶體管但并不留在PMOS晶體管上，壓縮氮化膜則是留在PMOS晶體管但并不留在NMOS晶體管上。
文檔編號H01L27/092GK1770425SQ20051009350
公開日2006年5月10日 申請日期2005年8月26日 優(yōu)先權(quán)日2004年11月5日
發(fā)明者徐祖望, 蔡明桓, 陳建豪, 黃怡君 申請人:臺灣積體電路制造股份有限公司