專利名稱：一種能夠提高電荷保存能力的浮動?xùn)艠O的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體集成電路領(lǐng)域，更特別涉及具有浮動?xùn)艠O的元件及制造該元件的方法。
背景技術(shù)：
隨著集成電路(IC)工業(yè)在技術(shù)上的進(jìn)步，在每個技術(shù)關(guān)鍵點(diǎn)都會縮減半導(dǎo)體晶片的最小特征尺寸。為了使尺寸縮小卻不失去效能及可靠性，柵極氧化層會逐漸地或是部分地被高介電常數(shù)材料所取代。
更特別地是，非揮發(fā)性內(nèi)存(NVM)技術(shù)需要一個長的電荷保存時間周期。使用高介電常數(shù)材料可能會減少柵極介電質(zhì)(穿隧式介電質(zhì)或穿隧式氧化物)與浮動?xùn)艠O之間的能隙差。能隙差的減少會導(dǎo)致高漏電以及非揮發(fā)性內(nèi)存(NVM)元件的電荷保存時間的衰減。

發(fā)明內(nèi)容
因此本發(fā)明的目的就是提供一種半導(dǎo)體元件，用以提高元件的電荷保存能力，并延長其電荷保存時間。
依照本發(fā)明的一較佳實(shí)施例，此半導(dǎo)體元件在基板中形成源極與漏極。在基板上的源極與漏極之間形成穿隧式介電質(zhì)。浮動?xùn)艠O位于穿隧式介電質(zhì)上，且此浮動?xùn)艠O的能隙低于硅的能隙。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，附圖的詳細(xì)說明如下
圖1是本發(fā)明的實(shí)施例的結(jié)構(gòu)示意圖；以及圖2是根據(jù)本發(fā)明的基板內(nèi)集成電路的一實(shí)施例的剖面圖。
主要元件標(biāo)記說明100半導(dǎo)體元件 110基板120源極區(qū)域130漏極區(qū)域140穿隧式介電質(zhì)150浮動?xùn)艠O160控制介電質(zhì) 170控制柵極200集成電路210基板212外延層 220非揮發(fā)性內(nèi)存元件222金屬氧化物半導(dǎo)體晶體管230隔離特征240介電層250多層內(nèi)連線 252接觸窗或中介窗254傳導(dǎo)線具體實(shí)施方式
可理解的是，以下的披露內(nèi)容提供許多不同的實(shí)施例或范例以實(shí)現(xiàn)本發(fā)明各種不同的特征。關(guān)于組成與安排的特定的范例敘述于下以簡化本披露內(nèi)容。然而，上述這些范例只是例子而非作為限制之用。此外，本披露內(nèi)容在上述這些各種范例中可能會重復(fù)一些元件符號及/或字母。此種重復(fù)僅是為了簡明與清晰的目的，并不是用來規(guī)定上述這些各種實(shí)施例及/或所討論的配置間的關(guān)系。
參照圖1，此實(shí)施例中以示范元件100的示意圖來說明本披露內(nèi)容的一種特定的實(shí)現(xiàn)方式。此元件100包含基板110，此基板110可能是半導(dǎo)體基板。該基板110可能是基本的半導(dǎo)體，例如硅、鍺及鉆石。該基板110也可能包含化合物半導(dǎo)體，例如碳化硅、砷化鎵、砷化銦及磷化銦。該基板110可能包含合金半導(dǎo)體，例如硅鍺，硅鍺碳，鎵砷磷，及鎵銦磷等化合物。該基板可能包含外延層。舉例來說，該基板可能具有外延層覆蓋在塊狀半導(dǎo)體上。此外，該基板可能會被應(yīng)變(strained)而提高其效能。舉例來說，該外延層會包含半導(dǎo)體材料且該半導(dǎo)體材料不同于那些塊狀半導(dǎo)體，例如硅鍺覆蓋于塊狀硅上，或通過選擇性外延成長(SelectiveEpitaxial Growth；SEG)工藝形成硅層覆蓋于塊狀硅鍺上。此外，該基材110可能包含絕緣半導(dǎo)體(Semiconductor-On-Insulator)結(jié)構(gòu)。舉例來說，該基材包含通過注氧隔離(separation by implanted oxygen；SIMOX)工藝所形成的氧化埋層(buried oxide；BOX)。該基材110包含p型摻雜區(qū)域及/或n型摻雜區(qū)域。舉例來說，該基材110可能包含具有p型摻雜物的n型金屬氧化物半導(dǎo)體(NMOS)晶體管或包含n型摻雜物的p型金屬氧化物半導(dǎo)體(PMOS)晶體管。所有摻雜會通過例如離子布植法的方式進(jìn)行布植。該基板110可能也包含阱結(jié)構(gòu)，例如p阱與n阱結(jié)構(gòu)形成于基板110之上或形成于基板110之內(nèi)。上述示范的材料是提供作為范例，且并不對本發(fā)明做任何限制。
該元件100可能包含源極區(qū)域120與漏極區(qū)域130形成于該基板110內(nèi)。根據(jù)其應(yīng)用的最佳化元件表現(xiàn)，源極區(qū)域120與漏極區(qū)域130會以預(yù)先定義的輪廓以及摻雜物濃度而對其進(jìn)行摻雜。舉例來說，摻雜物的濃度可能介于1×1019atom/cm2到5×1020atom/cm2之間。源極與漏極可能各包含輕摻雜區(qū)域(也稱為輕摻雜漏極light doped drain或LLD)。源極與漏極可能會通過包含離子布植法的工藝而形成。摻雜物可能包含用于p型金屬氧化物半導(dǎo)體晶體管的硼及銦，及用于n型金屬氧化物半導(dǎo)體晶體管的磷。
該元件100可能包含柵極結(jié)構(gòu)，此柵極結(jié)構(gòu)包含穿隧式介電質(zhì)(穿隧式氧化物)140及浮動?xùn)艠O150。穿隧式介電質(zhì)140對齊水平地介于源汲與漏極區(qū)域之間。穿隧式介電質(zhì)140包含高介電常數(shù)(k)材料，例如氮化硅、氮氧化硅、氧化鉿、硅化鉿、硅氧化鉿(hafnium silicon oxide)、氮氧硅鉿(hafnium silicon oxynitride)、氧化鋯、氧化鋁、二氧化鉿與氧化鋁(HfO2-Al2O3)的合金、氧化鉭及/或其化合物。一般來說，穿隧層的介電常數(shù)大于4。穿隧式介電質(zhì)140可能也包含高介電常數(shù)的氧化硅。穿隧式介電質(zhì)140可能包含多層結(jié)構(gòu)。舉例來說，穿隧式介電質(zhì)140可能包含通過熱氧化工藝直接置于基板110上的氧化硅層，以及通過原子層沉積法(Atomic Layer Deposition；ALD)或其它適合的方法而被覆蓋在氧化硅上的高介電常數(shù)材料層。
浮動?xùn)艠O150位于高介電常數(shù)的穿隧式介電質(zhì)的上方。浮動?xùn)艠O150可能包含硅、鍺、碳、例如硅鍺(SiGe)、碳化硅(SiC)及硅鍺碳(SiGeC)等化合物，或其它適合的材料。以前，當(dāng)使用高介電常數(shù)材料作為硅浮動?xùn)艠O時，其能隙差小于7.78eV，此7.78eV即為上述這些元件在使用高介電常數(shù)的穿隧式介電質(zhì)前的能隙差。浮動?xùn)艠O150的材料及組成經(jīng)選擇而具有較低于硅能隙(Eg＝1.12eV)的能隙，以盡可能地增加該高介電常數(shù)穿隧式介電質(zhì)140與浮動?xùn)艠O150之間的能隙差。介于穿隧式介電質(zhì)和浮動?xùn)艠O間的所增加的能隙差會延長浮動?xùn)艠O的電荷保存時間。浮動?xùn)艠O150可摻雜磷，硼，或其它適合的摻雜物來提高其導(dǎo)電度。一范例摻雜物濃度范圍約在1×1018atom/cm2到1×1020atom/cm2之間。浮動?xùn)艠O150的一范例厚度約大于100埃。如圖1所示，浮動?xùn)艠O150被設(shè)計(jì)為條狀物并覆蓋在穿隧式介電質(zhì)140之上。條狀浮動?xùn)艠O的柵極長度大體上與穿隧式介電質(zhì)140相等并且與之對齊。
穿隧式介電質(zhì)140及浮動?xùn)艠O150會通過工藝而被形成在基板110上，上述這些工藝包含形成介電層，形成浮動?xùn)艠O材料層，將介電層圖案化以及將浮動?xùn)艠O材料層光刻處理并蝕刻，及其它例如摻雜，氮處理，及/或退火處理。介電材料層的形成可能還進(jìn)一步包含熱氧化層處理，原子層沉積(ALD)，化學(xué)氣相沉積(CVD)，或物理氣相沉積(PVD)。浮動?xùn)艠O材料層的形成包含一項(xiàng)工藝，例如CVD，PVD，ALD，及其它方法。穿隧式介電層及浮動?xùn)艠O會與稍后所詳述的控制氧化物(控制介電質(zhì))160及控制柵極170一起被圖案化。
當(dāng)上述這些高介電常數(shù)材料用于穿隧式介電質(zhì)時，由硅所構(gòu)成的浮動?xùn)艠O會降低電荷保存時間。在此描述的浮動?xùn)艠O150包含半導(dǎo)體材料，例如具有能隙低于硅的硅鍺，硅鍺碳，及鍺，可增加穿隧式介電質(zhì)140及浮動?xùn)艠O150間的能隙差。此電荷保存時間因此而被提高。表A列出多個用于穿隧式介電質(zhì)140的高介電常數(shù)材料的范例以及幾個能隙低于硅(Eg＝1.12eV)的半導(dǎo)體材料，包含硅鍺或鍺。浮動?xùn)艠O150及穿隧式介電質(zhì)140的能隙差與兩組材料的所有組合作比較。此范例中所用的硅鍺的能隙為1eV。在本表中，能隙差的單位是電子伏特(eV)。
表A能隙差的比較(單位eV)

元件100的柵極結(jié)構(gòu)還進(jìn)一步包含控制介電質(zhì)160及控制柵極170，形成在浮動?xùn)艠O150的頂上?？刂平殡娰|(zhì)160可能置于該浮動?xùn)艠O150之上且介于浮動?xùn)艠O150及控制柵極170之間?？刂平殡娰|(zhì)160可能包含氧化硅，氮化硅，氮氧化硅，及其它適當(dāng)?shù)慕殡姴牧习褂糜诖┧硎浇殡娰|(zhì)140的高介電常數(shù)材料?？刂平殡娰|(zhì)160可能會通過大體上來說與穿隧式介電質(zhì)140相同的工藝形成。
控制柵極170包含摻雜多晶硅、金屬、金屬硅化物，或其它導(dǎo)電材料或其化合物。使用于控制柵極170的金屬包含銅、鋁、鎢、鎳、鈷、鉭、鈦、鉑、鉺、釟及/或其它材料?？刂茤艠O170可能使用物理氣相沉積(PVD)，例如濺鍍與蒸鍍、電鍍，或是使用化學(xué)氣相沉積(CVD)，例如等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、大氣壓力化學(xué)氣相沉積(APCVD)、低壓化學(xué)氣相沉積(LPCVD)、高密度等離子體化學(xué)氣相沉積(HDPCVD)及原子層化學(xué)氣相沉積(ALCVD)或其它工藝來加以沉積。
具有穿隧式介電質(zhì)140，浮動?xùn)艠O150，控制介電質(zhì)160，及控制柵極170的柵極結(jié)構(gòu)，可能也具有間隙壁(未表示)。柵極間隙壁包含介電材料，例如氮化硅、氧化硅、碳化硅、氮氧化硅或其化合物。上述這些間隙壁可能也包含多層結(jié)構(gòu)。舉例來說，上述這些間隙壁可能通過沉積介電材料然后進(jìn)行各向異性回蝕刻法來形成。
半導(dǎo)體元件100為非揮發(fā)性內(nèi)存(NVM)元件或其一部分。非揮發(fā)性內(nèi)存元件包含可擦可編程只讀存儲器(EPROM)、電子式可擦可編程只讀存儲器(EEPROM)及閃存。
圖2是根據(jù)本發(fā)明的基板內(nèi)集成電路200的一實(shí)施例的剖面圖。集成電路200是半導(dǎo)體元件100的應(yīng)用范例。集成電路200可能包含基板210且還進(jìn)一步包含外延層212。外延層212所使用的半導(dǎo)體材料，可相同或是不同于使用在基板210的半導(dǎo)體材料。舉例來說，基板210包含硅且外延層212包含鍺、硅鍺或硅鍺碳。成外延層212的范例方法可能包含選擇性外延成長(SEG)工藝。此外，基板可能為半導(dǎo)體覆蓋在絕緣體上，例如絕緣層上覆硅(SOI)?；蹇赡馨趸駥?BOX)。
在一范例中，集成電路200包含多個非揮發(fā)性內(nèi)存元件220，大體上來說與上述圖1的半導(dǎo)體元件100相同。集成電路200還進(jìn)一步包含多個其它半導(dǎo)體元件，例如與非揮發(fā)性內(nèi)存元件220相整合的n型金屬氧化物半導(dǎo)體(NMOS)晶體管及p型金屬氧化物半導(dǎo)體(NMOS)晶體管222。該半導(dǎo)體元件220及222在基板中會被隔離特征230而相互隔離，例如淺溝槽隔離技術(shù)(STI)或區(qū)域性硅氧化技術(shù)(LOCOS)。
集成電路200可能也包含多層內(nèi)連線250，多層內(nèi)連線250延伸穿過介電層240至多個非揮發(fā)性內(nèi)存元件220中的一個或至其它半導(dǎo)體元件，例如金屬氧化物半導(dǎo)體(MOS)晶體管222。此外，半導(dǎo)體元件220的源極，漏極，及控制柵極可能以預(yù)先設(shè)計(jì)的設(shè)置直接連線至多層內(nèi)連線250。多層內(nèi)連線250可能包含接觸窗或中介窗252以及傳導(dǎo)線254，用于連線多個半導(dǎo)體元件220與222中之一個，及/或連接多個半導(dǎo)體元件220與222中的一個到其它元件上以整合至或自該集成電路220分離。內(nèi)連線所用的材料包含銅、鋁、鋁合金、鎢、摻雜多晶硅、鉭、硅化鉭、其它導(dǎo)電材料、碳納米管(CNT)或其化合物。上述這些內(nèi)連線由物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、電鍍、原子層沉積(ALD)及其它工藝包含化學(xué)機(jī)械研磨(CMP)等技術(shù)來形成。
介電層240包含氧化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、低介電常數(shù)材料及/或其它適合的材料，并由化學(xué)氣相沉積(CVD)、旋涂式玻璃(SOG)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其它如同化學(xué)機(jī)械研磨(CMP)技術(shù)來形成。上述這些介電層240的厚度約在500nm與2000nm之間，雖然本發(fā)明的上述這些介電層240的厚度不受特定厚度的范圍限制。
根據(jù)本發(fā)明的各方面來說，每一個非揮發(fā)性內(nèi)存220可能包含與圖1的穿隧式介電質(zhì)140類似的穿隧式介電質(zhì)，包含高介電常數(shù)材料，例如氮化硅、氮氧化硅、氧化鉿、硅化鉿、硅氧化鉿、氮氧硅鉿、氧化鋯、氧化鋁、二氧化鉿與氧化鋁的合金、氧化鉭及/或其化合物。穿隧式介電質(zhì)可能包含多層結(jié)構(gòu)。舉例來說，穿隧式介電質(zhì)可能包含通過熱氧化工藝直接沉積于基板上的氧化硅層，及通過原子層沉積法(ALD)而被覆蓋在氧化硅上的高介電常數(shù)材料層。
每一個非揮發(fā)性內(nèi)存元件220包含浮動?xùn)艠O，類似圖1的浮動?xùn)艠O150，包含硅、鍺、碳、其它適合的材料或其化合物。浮動?xùn)艠O的材料和組成可被調(diào)整而具有低于硅的能隙，以增加穿隧式介電質(zhì)與浮動?xùn)艠O間的能隙差。浮動?xùn)艠O可摻雜磷、硼或其它適合的摻雜物，并具有范例摻雜物濃度范圍約在1×1018atom/cm2到1×1020atom/cm2之間。在一實(shí)施例中，浮動?xùn)艠O的厚度約大于100埃。
浮動?xùn)艠O被設(shè)計(jì)為條狀物并覆蓋在穿隧式介電質(zhì)之上，如所示的非揮發(fā)性內(nèi)存元件220。條狀浮動?xùn)艠O的柵極長度大體上與穿隧式介電質(zhì)相等并且與之對齊。
每一個非揮發(fā)性內(nèi)存元件220還進(jìn)一步包含控制介電質(zhì)及控制柵極。控制介電質(zhì)及控制柵極大體上來說會與圖1的半導(dǎo)體元件100中的材料，結(jié)構(gòu)，及工藝相同。舉例來說，控制介電質(zhì)可能包含氧化硅、氮化硅、氮氧化硅、高介電常數(shù)材料及/或類似其它用于圖1的控制介電質(zhì)160的適當(dāng)介電材料?？刂茤艠O可能包含導(dǎo)電材料和多層結(jié)構(gòu)?？刂茤艠O可能含硅、含鍺、含金屬或其化合物。導(dǎo)電材料包含硅、硅鍺、金屬、金屬硅化物、金屬氮化物、金屬氧化物、碳納米管或其化合物。每一個元件220還進(jìn)一步包含位于該柵極結(jié)構(gòu)的兩側(cè)的間隙壁。上述典型的材料是提供作為一范例，且并不受限制本發(fā)明。
在此敘述的上述這些半導(dǎo)體元件220可能具有加高的結(jié)構(gòu)、多個柵極及/或應(yīng)變通道。上述這些半導(dǎo)體元件220每一個可能是可擦可編程只讀存儲器(EPROM)、電子式可擦可編程只讀存儲器(EEPROM)或閃存單元。上述這些半導(dǎo)體元件220或222可能使用p阱，或雙阱結(jié)構(gòu)，且可能被直接制造在該基板之上或之中。
可理解的是，其它元件及/或?qū)涌赡艹霈F(xiàn)于圖1到圖2中，但為了能夠更清楚說明本發(fā)明而在圖中并不被顯示。此外，所屬技術(shù)領(lǐng)域的技術(shù)人員當(dāng)可理解，上述具有比硅的能隙低的浮動?xùn)艠O，并不受限于非揮發(fā)性內(nèi)存元件，而且可能被用于形成其它晶體管或記憶單元。
雖然本發(fā)明已以一較佳實(shí)施例披露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與改進(jìn)，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，其特征是包含源極與漏極，形成在基板中；穿隧式介電質(zhì)，形成在該基板上，且介于該源極與該漏極之間；以及浮動?xùn)艠O，位于該穿隧式介電質(zhì)上，該浮動?xùn)艠O的能隙低于硅的能隙。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該浮動?xùn)艠O包含鍺。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該浮動?xùn)艠O包含碳。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該浮動?xùn)艠O包含摻雜物，其中該摻雜物的濃度介于1×1018atom/cm2到1×1020atom/cm2之間。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該浮動?xùn)艠O包含磷摻雜物。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該穿隧式介電質(zhì)包含介電常數(shù)大于7的高介電常數(shù)材料。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該穿隧式介電質(zhì)包含氧化鉿、氧化鋁、氧化鉭。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該浮動?xùn)艠O的厚度大于100埃。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是該基板包含應(yīng)變半導(dǎo)體材料、鍺、碳。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征是還進(jìn)一步地包含介電質(zhì)，形成于該浮動?xùn)艠O之上；以及控制柵極，形成于該控制介電質(zhì)之上。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征是該介電質(zhì)包含介電常數(shù)大于7的高介電常數(shù)材料。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征是該控制柵極包含硅、金屬。
全文摘要
一種半導(dǎo)體元件，包含在基板中形成源極與漏極。在基板上的源極與漏極之間形成穿隧式介電質(zhì)。浮動?xùn)艠O位于該穿隧式介電質(zhì)上，且此浮動?xùn)艠O的能隙低于硅的能隙。
文檔編號H01L29/788GK1744330SQ20051009345
公開日2006年3月8日 申請日期2005年8月30日 優(yōu)先權(quán)日2004年9月1日
發(fā)明者劉繼文, 江國慶, 曾鴻輝, 朱文定 申請人:臺灣積體電路制造股份有限公司