專利名稱：晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于半導(dǎo)體裝置，特別是關(guān)于橫向雙重擴散的金屬氧化物半導(dǎo)體(laterally double-diffused metal oxidesemiconductor；LDMOS)晶體管。
背景技術(shù)：
圖1為一剖面圖，是顯示現(xiàn)有的LDMOS晶體管20。LDMOS元件常用于高壓的晶體管，應(yīng)用在功率MOS的領(lǐng)域。LDMOS元件通常與低壓的晶體管形成于同一基底。
在圖1的LDMOS晶體管20中，一P型阱層22是形成于一基底24上。一隔離區(qū)26，包含隔離場氧化物28，定義出LDMOS晶體管20的一主動區(qū)30。阱層22具有一高壓的N型阱區(qū)32與一低壓的P型阱區(qū)33。一阱區(qū)場氧化物34是形成于(例如以熱氧化成長的方法)N型阱區(qū)32上。現(xiàn)有的阱區(qū)場氧化物34通常以相同的制程與隔離場氧化物28形成于同一水平上。一N+漏極區(qū)36是形成于N型阱區(qū)32中，并位于阱區(qū)場氧化物34與隔離場氧化物28之間。一N+源極區(qū)38是形成于P型阱區(qū)33中，并位于一柵介電層40與隔離場氧化物28之間。一P+源極區(qū)42亦形成于P型阱區(qū)33中，并位于N+源極區(qū)38與隔離場氧化物28之間。
阱區(qū)場氧化物34的功能之一，在于降低LDMOS晶體管20的熱載流子效應(yīng)(hot carrier effect)、與提升其打開時的崩潰電壓。在N+漏極區(qū)36與柵極44之間施加較高的電場，會在N+漏極區(qū)36與柵極44之間形成熱載流子，上述熱載流子會穿過柵介電層40與阱區(qū)場氧化物34。上述熱載流子效應(yīng)會降低可靠度、降低柵極氧化層的完整性(gate oxide integrity；GOI)、并在高電壓時呈現(xiàn)非理想的電流-電壓曲線。例如，圖1的LDMOS晶體管20的電流-電壓曲線是繪示于圖2中，其縱坐標(biāo)為圖1的LDMOS晶體管20的漏極-源極間電流(Ids)。圖2的區(qū)域46是顯示在較高的漏極-源極間電壓(Vds)時(例如高于60V)，呈現(xiàn)非理想的電流-電壓曲線。在上述的情況下，以現(xiàn)有100V的LDMOS技術(shù)為例，在較高的漏極-源極間電壓(Vds)時，低電壓的柵極-源極間電壓(Vgs)曲線會呈現(xiàn)異常。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的是提供一種晶體管及其形成方法，可在較高的漏極-源極間電壓(Vds)時(例如高于60V)，呈現(xiàn)更理想的電流-電壓曲線，而提供更具可靠度的性能。
為達成本發(fā)明的上述目的，本發(fā)明是提供一種晶體管，包含一柵極；第一摻雜阱區(qū)于一阱層中；一凹部于上述第一摻雜阱區(qū)中；第一絕緣區(qū)于上述阱層的上表面；第二絕緣區(qū)，其至少一部分于上述凹部中，而使至少一部分的上述第二絕緣區(qū)低于上述第一絕緣區(qū)；以及一漏極區(qū)于上述凹部中，與上述第二絕緣區(qū)相鄰，而使上述第二絕緣區(qū)位于上述柵極與上述漏極區(qū)之間。
本發(fā)明所述的晶體管，至少一部分的該第二絕緣區(qū)低于該第一絕緣區(qū)至少為500。
本發(fā)明所述的晶體管，該凹部的深度至少為500。
本發(fā)明是又提供一種晶體管，包含一阱層于一基底上，上述阱層具有一上表面；第一絕緣區(qū)于上述阱層中，而于上述阱層定義第一主動區(qū)；第一摻雜阱區(qū)于上述阱層的上述第一主動區(qū)中，上述第一摻雜阱區(qū)的至少一部分相鄰于上述晶體管的一柵極；一凹部于上述第一摻雜阱區(qū)中；第二絕緣區(qū)于上述阱層的上表面，并至少部分于上述第一絕緣區(qū)上方；第三絕緣區(qū)，其至少一部分于上述凹部中，而使至少一部分的上述第三絕緣區(qū)低于上述第二絕緣區(qū)；以及一漏極區(qū)于上述凹部中，與上述第三絕緣區(qū)相鄰，而使上述第三絕緣區(qū)位于上述柵極與上述漏極區(qū)之間。
本發(fā)明所述的晶體管，至少一部分的該第三絕緣區(qū)低于該第二絕緣區(qū)至少500。
本發(fā)明所述的晶體管，該凹部的深度至少為500。
本發(fā)明所述的晶體管，更包含一埋藏摻雜層于該阱層的第一主動區(qū)下。
本發(fā)明所述的晶體管，該第一摻雜阱區(qū)的一部分延伸至該柵極下。
本發(fā)明是又提供一種晶體管的形成方法，包含形成第一摻雜阱區(qū)于一阱層的第一主動區(qū)中；形成犧牲場氧化物于上述第一摻雜阱區(qū)；移除上述犧牲場氧化物，以形成一凹部于上述第一摻雜阱區(qū)中；形成一永久場氧化物，其中至少一部分的上述永久場氧化物是形成于上述凹部中；形成一漏極區(qū)于上述凹部中，并在上述第一摻雜阱區(qū)中，與形成于上述凹部中的一部分的上述永久場氧化物相鄰；以及形成一柵極于上述第一主動區(qū)上，而使上述柵極的至少一部分與上述凹部相鄰，其中形成于上述凹部的部分上述永久場氧化物是位于上述柵極與上述漏極區(qū)之間。
本發(fā)明所述的晶體管的形成方法，更包含于該阱層形成一隔離區(qū)，以定義該第一主動區(qū)。
本發(fā)明所述的晶體管的形成方法，形成該隔離區(qū)更包含于該阱層注入離子。
本發(fā)明所述的晶體管的形成方法，更包含形成第二摻雜阱區(qū)于該第一主動區(qū)，并與該第一摻雜阱區(qū)相鄰，其中至少一部分的該第二摻雜阱區(qū)位于該柵極之下。
本發(fā)明所述的晶體管的形成方法，更包含形成一埋藏摻雜層于一基底中；驅(qū)動該埋藏摻雜層的離子，使其進入該基底；以及形成該阱層于該基底，并于該埋藏摻雜層上，其中該第一主動區(qū)是于該埋藏摻雜層上。
本發(fā)明所述的晶體管的形成方法，更包含形成第一圖形化的掩膜于該第一主動區(qū)上，該第一圖形化的掩膜具有至少一第一開口于該第一主動區(qū)上，而通過該開口形成該犧牲場氧化物；以及于形成該犧牲場氧化物之后，移除該第一圖形化的掩膜。
本發(fā)明所述的晶體管的形成方法，該第一圖形化的掩膜更包含一墊氧化層；以及一氮化硅層于該墊氧化層上。
本發(fā)明所述的晶體管的形成方法，該犧牲場氧化物的厚度約為6000。
本發(fā)明所述的晶體管的形成方法，該凹部的深度至少為500。
本發(fā)明是又提供一種晶體管的形成方法，包含以多個第一離子，形成第一摻雜阱區(qū)于一阱層的第一主動區(qū)中；形成犧牲場氧化物于上述第一摻雜阱區(qū)；移除上述犧牲場氧化物，以形成一凹部于上述第一摻雜阱區(qū)中，其中上述凹部的深度至少500；形成一永久場氧化物，其中至少一部分的上述永久場氧化物是形成于上述凹部中；形成一漏極區(qū)于上述凹部中，并在上述第一摻雜阱區(qū)中，與形成于上述凹部中的一部分的上述永久場氧化物相鄰；以及形成一柵極于上述第一主動區(qū)上，而使上述柵極的至少一部分與上述凹部相鄰，其中形成于上述凹部的部分上述永久場氧化物是位于上述柵極與上述漏極區(qū)之間。
本發(fā)明是又提供一種晶體管的形成方法，包含以多個第一離子，形成一埋藏摻雜層于一基底；驅(qū)動上述埋藏摻雜層的離子，使其進入上述基底；形成一阱層于上述基底，并于上述埋藏摻雜層上；以多個第二離子，形成一隔離區(qū)于上述阱層中，以劃分并定義第一主動區(qū)于上述阱層中，上述第一主動區(qū)并位于上述埋藏摻雜層的上方；形成第一圖形化的掩膜層于上述第一主動區(qū)上，上述第一圖形化的掩膜層具有第一開口于上述第一主動區(qū)的第一區(qū)上；以多個第三離子，形成第一摻雜阱區(qū)于上述第一主動區(qū)的上述第一區(qū)；形成一犧牲場氧化物于上述第一主動區(qū)的上述第一區(qū)，上述犧牲場氧化物并位于上述第一摻雜阱區(qū)上；移除上述第一圖形化的掩膜層；形成第二圖形化的掩膜層于上述阱層上，上述第二圖形化的掩膜層具有第二開口于上述第一主動區(qū)的第二區(qū)上；以多個第四離子，形成第二摻雜阱區(qū)于上述第一主動區(qū)的上述第二區(qū)，上述第二區(qū)相鄰于上述第一區(qū)；移除上述第二圖形化的掩膜層；移除上述犧牲場氧化物，以形成一凹部于上述第一摻雜阱區(qū)的上述第一區(qū)中，其中上述凹部的深度至少500；形成一永久場氧化物，其中至少一部分的上述永久場氧化物是形成于上述凹部中；形成一漏極區(qū)于上述凹部中，并在上述第一摻雜阱區(qū)中，與形成于上述凹部中的一部分的上述永久場氧化物相鄰；以及形成一柵極于上述第二摻雜阱區(qū)上，而使上述柵極的至少一部分與上述凹部相鄰，其中形成于上述凹部的部分上述永久場氧化物是位于上述柵極與上述漏極區(qū)之間。
本發(fā)明所述的晶體管的形成方法，該埋藏摻雜層為N型、該阱層為P型、該隔離區(qū)為N型、該第一摻雜阱區(qū)為N型、與該第二摻雜阱區(qū)為P型。
本發(fā)明所述晶體管及其形成方法，通過減少熱載流子效應(yīng)，并提升打開時的崩潰電壓，而提升LDMOS晶體管的性能。亦可提升可靠度、增加?xùn)艠O氧化層的完整性、并在高電壓時得到較理想的電流-電壓曲線。


圖1為一流程圖，是顯示現(xiàn)有的高壓LDMOS晶體管；圖2為圖1所示的晶體管的電流-電壓曲線；圖3至圖16為一系列的剖面圖，是顯示本發(fā)明較佳實施例的晶體管的形成方法的步驟；圖17為一剖面圖，是顯示本發(fā)明較佳實施例的晶體管的結(jié)構(gòu)示意圖；圖18為圖17所示的晶體管的電流-電壓曲線。
具體實施例方式
為了讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉數(shù)個較佳實施例，并配合所附圖示，作詳細說明如下圖3至圖16為一系列的剖面圖，是顯示本發(fā)明較佳實施例的晶體管的形成方法的步驟。請參考圖17，在本發(fā)明的第一實施例中，一高壓LDMOS晶體管50與一低壓晶體管54相鄰，形成于同一個基底52上。上述為較佳的情況，在其它實施例中，本發(fā)明較佳實施例的晶體管亦可以相鄰于其它形式的元件。
請參考圖3，提供一基底52。在第一實施例中，基底52為硅?；?2亦可以為各種適當(dāng)?shù)牟牧?，例?包含但不限于)絕緣層上覆硅(silicon-on-insulator)結(jié)構(gòu)、硅、硅鍺、上述所構(gòu)成的復(fù)合材料、具不同結(jié)晶取向的上述材料、與上述的組合。在第一實施例中，硅基底52例如為P型攙雜的基底，具有<100>的結(jié)晶取向。請參考圖4，可在基底52注入多個第一離子56，以形成一埋藏摻雜層58。本步驟所使用的圖形化的掩膜并未繪示于圖4。在第一實施例中，埋藏摻雜層58例如為N型。在注入第一離子56之后，較好為施以一阱區(qū)驅(qū)入(well drive in)的步驟(例如加熱驅(qū)入)。在其它的實施例中(未繪示)，可以省略埋藏摻雜層58的形成，或是以填入絕緣材料的溝槽來取代。
請參考圖5，一阱層60是形成于基底52上。第一實施例的阱層60為一P型摻雜的硅外延層，在其它實施例中，阱層60的材料及摻雜型式亦可以有所不同。在圖6中，一圖形化的隔離區(qū)掩膜62是形成于阱層60上，其具有開口64。在第一實施例中，圖形化的隔離區(qū)掩膜62為光致抗蝕劑；在其它實施例中，圖形化的隔離區(qū)掩膜62可為各種適用于形成掩膜的材料。接下來，經(jīng)由圖形化的隔離區(qū)掩膜62的開口64，在阱層60注入多個第二離子68，而形成一隔離區(qū)66。隔離區(qū)66是劃分并定義第一主動區(qū)70于阱層60中。在第一實施例中，是例如將隔離區(qū)66摻雜為N型。在形成隔離區(qū)66之后，移除圖形化的隔離區(qū)掩膜62。
在圖7中，第一圖形化掩膜72是形成于阱層60上，其具有第一開口74于第一主動區(qū)70的第一區(qū)76上。第一實施例的第一圖形化掩膜72具有兩層一墊氧化層78與一氮化硅層80(例如為Si3N4)。例如，可使用微影、蝕刻的制程來形成第一圖形化掩膜72?？稍诘谝恢鲃訁^(qū)70的第一區(qū)76注入多個第三離子84，而形成第一摻雜阱區(qū)82。在第一實施例中，第一摻雜阱區(qū)82例如為高電壓的N型阱。
接下來，經(jīng)由第一開口74，在第一摻雜阱區(qū)82形成一犧牲場氧化物86。較好為以熱氧化成長的方式生成犧牲場氧化物86，而可消耗阱區(qū)60中的物質(zhì)。在形成犧牲場氧化物86之后，移除第一圖形化掩膜72，如圖8所示。在第一實施例中，犧牲場氧化物86的最大厚度為約6000，而其最大厚度較好至少為例如1000。在注入第三離子84后(例如形成犧牲場氧化物86之前、形成犧牲場氧化物86之后、或?qū)㈦x子驅(qū)入其它區(qū)域時)，可對第一摻雜阱區(qū)82中的第三離子84再施以一驅(qū)入的步驟。
請參考圖9，在第一主動區(qū)70的第二區(qū)90注入多個第四離子92，而形成第二摻雜阱區(qū)88。在注入第四離子92之前，先形成第二圖形化掩膜94，其具有一開口96位于第二區(qū)90。第二圖形化掩膜94可以是任何適用于形成掩膜的材料，例如光致抗蝕劑。在為高壓晶體管50形成第二摻雜阱區(qū)88時，亦可以使用相同的摻雜制程，在阱層60中形成第一低電壓摻雜區(qū)98。因此，較好為可在某些共享的制程中，一起形成高壓晶體管50與低壓晶體管54。在第一實施例中，第二摻雜阱區(qū)88例如為高電壓的P型阱。在注入第四離子92后(例如形成其它低壓摻雜阱區(qū)之前)，可對第二摻雜阱區(qū)88中的第四離子92再施以一驅(qū)入的步驟。
在圖10中，移除第二圖形化掩膜94，且形成低壓區(qū)100、102。在第一實施例中，通過注入多個第五離子104，而形成第二低電壓摻雜區(qū)100，其例如為低電壓的P型阱。在第一實施例中，亦可以通過注入多個第六離子106，而形成第三低電壓摻雜區(qū)102，其例如為低電壓的N型阱。為了簡化圖式，并未繪示圖10所示步驟所使用的掩膜。
在圖11中，可使用任何適當(dāng)?shù)奈g刻技術(shù)來移除犧牲場氧化物86，而在第一摻雜阱區(qū)82形成一凹部108。例如，在第一實施例中，犧牲場氧化物86的移除是使用具有選擇性而不會蝕刻到硅的濕蝕刻法。在較佳實施例中，凹部108的深度110較好至少為500。然而在其它實施例中，凹部108的深度110可以是例如約1000或更大。例如在第一實施例中，凹部108的深度110為約3000(移除厚約6000的犧牲場氧化物86之后)。
在圖12中，是形成一永久場氧化物(例如以氧化成長或沉積的方法)，為了簡化圖式，其所使用的圖形化掩膜并未繪示。部分的場氧化物，即第一場氧化物114是形成于阱層60上的隔離區(qū)66的上表面112；另一部分的場氧化物，即第二場氧化物116是形成于凹部108內(nèi)。可使用相同材料及/或相同制程同時形成第一場氧化物114與第二場氧化物116。但在另一方面，亦可以使用不同材料及/或不同制程來形成第一場氧化物114與第二場氧化物116。在第一實施例中，是使用相同的熱氧化成長制程來形成圖12所示所有的第一場氧化物114與第二場氧化物116。請注意圖12所示的第一場氧化物114與第二場氧化物116的形狀僅為示意，實際上依據(jù)所使用的制程，其形狀會有不同的變化。形成于凹部108內(nèi)的至少一部分的第二場氧化物116，是低于形成于阱層66的上表面112的第一場氧化物114。將第二場氧化物116形成于凹部108的優(yōu)點則容后再敘述。
在圖13中，是形成高壓晶體管50的柵介電層118的氧化物。第一實施例的高壓柵介電層118是為由沉積所形成的氧化物，而在其它實施例中，亦可以使用其它的方法來形成柵介電層118(例如氧化成長或沉積)。接下來，施以一高壓Vt的注入，以使柵介電層118發(fā)揮作用。為了簡化圖式，并未繪示圖13所示步驟中，用來移除低壓區(qū)54的柵介電層所使用的掩膜。
在圖14中，是形成第一實施例的低壓柵介電層120，并施以一低壓Vt的注入。為了簡化圖式，并未繪示圖14所示步驟中，用來形成低壓柵介電層120所使用的掩膜。在圖15中，柵極材料122是沉積于柵介電層118、120上。在第一實施例中，柵極材料122例如為多晶硅。在圖16所示的較佳實施例中，高壓晶體管50的柵極124與低壓晶體管54的柵極126是使用相同的材料。
在圖15中，可施以一蝕刻的步驟來形成高壓晶體管50的柵極124與低壓晶體管54的柵極126。用來形成柵極124、126的圖形化掩膜并未繪示于圖16。在第一實施例中用以形成柵極124、126的蝕刻步驟為干蝕刻，然而在其它的實施例中亦可以使用其它的蝕刻方式(例如濕蝕刻、反應(yīng)性離子蝕刻)。在上述蝕刻步驟之后，是曝露圖16所示晶體管50、54的源極與漏極。圖16所示的場氧化層114、116的形狀僅為示意，實際上的形狀可以有不同的變化。
在圖17中，以N+與P+的離子注入來形成晶體管50、54的源極與漏極。N+源極區(qū)128與N+漏極區(qū)130是形成于第一實施例的低壓晶體管54；P+源極區(qū)132與N+源極區(qū)134是形成于第一實施例的低壓晶體管50。漏極區(qū)136(第一實施例中為N+)是形成于凹部108中，并在第一摻雜阱區(qū)82中，與第二場氧化物116相鄰。因此，第二場氧化物116是位于柵極124與漏極區(qū)136之間。
請注意圖17為第一實施例的晶體管50的簡化示意圖。本發(fā)明的實施例亦可以更包含其它元件，例如圍繞柵極124的間隔物(未繪示)。
雖然第一實施例為一NMOS晶體管，本發(fā)明的其它實施例亦可以為一PMOS晶體管。因此，如果是PMOS晶體管時，第一摻雜阱區(qū)82為P型、第二摻雜阱區(qū)88為N型、而其它元件的導(dǎo)電型態(tài)均為相反(P型的相反為N型、N型的相反為P型)。上述變化可為發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員，根據(jù)本發(fā)明所揭露的內(nèi)容加以輕易完成。
當(dāng)?shù)诙鲅趸瘜?16形成于N型的第一摻雜阱區(qū)82上時，第一摻雜阱區(qū)82的N摻雜濃度較好為大于隔離區(qū)66的濃度；而當(dāng)?shù)诙鲅趸瘜?16形成于P型的第一摻雜阱區(qū)82上時，第一摻雜阱區(qū)82的P摻雜濃度較好為大于隔離區(qū)66的濃度。盡管第一實施例中是使用場氧化物(例如以區(qū)域氧化的制程所形成，localized oxidation isolation method；LOCOS)，在本發(fā)明其它實施例中，亦可以使用其它形式的隔離結(jié)構(gòu)(例如淺溝槽隔離、絕緣材料的沉積)，部分或完全取代場氧化物。例如，阱層60中的隔離區(qū)66亦可以是填入絕緣材料(未繪示)的淺或深溝槽結(jié)構(gòu)。
例如，在漏極區(qū)136與柵極124間施加高電場時，本發(fā)明的實施例可減少作為功率元件的高壓LDMOS晶體管50的熱載流子效應(yīng)。與現(xiàn)有的晶體管20(請參考圖1)比較，本發(fā)明的實施例將漏極區(qū)136與柵極124的距離拉開，并改變源極區(qū)134與漏極區(qū)136之間電子流的主要路徑。與現(xiàn)有的晶體管20(請參考圖1)比較，本發(fā)明晶體管的結(jié)構(gòu)會釋放(或改變)表面電場，而減少熱載流子效應(yīng)，并提升打開時的崩潰電壓。
因此，圖17所示第一實施例的晶體管50，與現(xiàn)有的晶體管20(請參考圖1)比較，其優(yōu)點在于通過減少熱載流子效應(yīng)，并提升打開時的崩潰電壓，而提升LDMOS晶體管的性能。另外，本發(fā)明的實施例亦在漏極區(qū)136與柵極124間施加高電場時，減少或消除漏極區(qū)136與柵極124間熱載流子的形成。本發(fā)明的實施例亦可提升可靠度、增加?xùn)艠O氧化層的完整性(gate oxideintegrity；GOI)、并在高電壓時得到較理想的電流-電壓曲線。圖17所示的晶體管的電流-電壓曲線是繪示于圖18，在較高的漏極-源極間電壓(Vds)時，呈現(xiàn)更理想的電流-電壓曲線。請注意本發(fā)明第一實施例是改善圖2的區(qū)域46，在較高的漏極-源極間電壓(Vds)時(例如高于60V)的情況(比較圖2與圖18)。因此，本發(fā)明的實施例可提供一LDMOS元件，其在較高的漏極-源極間電壓(Vds)時(例如高于60V)，呈現(xiàn)較理想的電流-電壓曲線，并在此狀態(tài)下提供更具可靠性的效能。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下20LDMOS晶體管22P型阱層24基底26隔離區(qū)28隔離場氧化物30主動區(qū)32高壓的N型阱區(qū)33低壓的P型阱區(qū)34阱區(qū)場氧化物36N+漏極區(qū)38N+源極區(qū)40柵介電層42P+源極區(qū)44柵極46區(qū)域50高壓LDMOS晶體管52基底54低壓LDMOS晶體管
56第一離子58埋藏摻雜層60阱層62隔離區(qū)掩膜64開口66隔離區(qū)68第二離子70第一主動區(qū)72第一圖形化掩膜74第一開口76第一區(qū)78墊氧化層80氮化硅層82第一摻雜阱區(qū)84第三離子86犧牲場氧化物88第二摻雜阱區(qū)90第二區(qū)92第四離子94圖形化掩膜96開口98第一低電壓摻雜區(qū)100第二低電壓摻雜區(qū)102第三低電壓摻雜區(qū)104第五離子106第六離子108凹部
110深度112上表面114第一場氧化物116第二場氧化物118柵介電層120低壓柵介電層122柵極材料124柵極126柵極128N+源極區(qū)130N+漏極區(qū)132P+源極區(qū)134N+源極區(qū)136漏極區(qū)
權(quán)利要求
1.一種晶體管，其特征在于所述晶體管包含一柵極；第一摻雜阱區(qū)于一阱層中；一凹部于該第一摻雜阱區(qū)中；第一絕緣區(qū)于該阱層的上表面；第二絕緣區(qū)，其至少一部分于該凹部中，而使至少一部分的該第二絕緣區(qū)低于該第一絕緣區(qū)；以及一漏極區(qū)于該凹部中，與該第二絕緣區(qū)相鄰，而使該第二絕緣區(qū)位于該柵極與該漏極區(qū)之間。
2.根據(jù)權(quán)利要求1所述的晶體管，其特征在于至少一部分的該第二絕緣區(qū)低于該第一絕緣區(qū)至少為500。
3.根據(jù)權(quán)利要求1所述的晶體管，其特征在于該凹部的深度至少為500。
4.一種晶體管，其特征在于所述晶體管包含一阱層于一基底上，該阱層具有一上表面；第一絕緣區(qū)于該阱層中，而于該阱層定義第一主動區(qū)；第一摻雜阱區(qū)于該阱層的該第一主動區(qū)中，該第一摻雜阱區(qū)的至少一部分相鄰于該晶體管的一柵極；一凹部于該第一摻雜阱區(qū)中；第二絕緣區(qū)于該阱層的上表面，并至少部分于該第一絕緣區(qū)上方；第三絕緣區(qū)，其至少一部分于該凹部中，而使至少一部分的該第三絕緣區(qū)低于該第二絕緣區(qū)；以及一漏極區(qū)于該凹部中，與該第三絕緣區(qū)相鄰，而使該第三絕緣區(qū)位于該柵極與該漏極區(qū)之間。
5.根據(jù)權(quán)利要求4所述的晶體管，其特征在于至少一部分的該第三絕緣區(qū)低于該第二絕緣區(qū)至少500。
6.根據(jù)權(quán)利要求4所述的晶體管，其特征在于該凹部的深度至少為500。
7.根據(jù)權(quán)利要求4所述的晶體管，其特征在于更包含一埋藏摻雜層于該阱層的第一主動區(qū)下。
8.根據(jù)權(quán)利要求4所述的晶體管，其特征在于該第一摻雜阱區(qū)的一部分延伸至該柵極下。
9.一種晶體管的形成方法，其特征在于所述晶體管的形成方法包含形成第一摻雜阱區(qū)于一阱層的第一主動區(qū)中；形成犧牲場氧化物于該第一摻雜阱區(qū)；移除該犧牲場氧化物，以形成一凹部于該第一摻雜阱區(qū)中；形成一永久場氧化物，其中至少一部分的該永久場氧化物是形成于該凹部中；形成一漏極區(qū)于該凹部中，并在該第一摻雜阱區(qū)中，與形成于該凹部中的一部分的該永久場氧化物相鄰；以及形成一柵極于該第一主動區(qū)上，而使該柵極的至少一部分與該凹部相鄰，其中形成于該凹部的部分該永久場氧化物是位于該柵極與該漏極區(qū)之間。
10.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于更包含于該阱層形成一隔離區(qū)，以定義該第一主動區(qū)。
11.根據(jù)權(quán)利要求10所述的晶體管的形成方法，其特征在于形成該隔離區(qū)更包含于該阱層注入離子。
12.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于更包含形成第二摻雜阱區(qū)于該第一主動區(qū)，并與該第一摻雜阱區(qū)相鄰，其中至少一部分的該第二摻雜阱區(qū)位于該柵極之下。
13.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于更包含形成一埋藏摻雜層于一基底中；驅(qū)動該埋藏摻雜層的離子，使其進入該基底；以及形成該阱層于該基底，并于該埋藏摻雜層上，其中該第一主動區(qū)是于該埋藏摻雜層上。
14.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于更包含形成第一圖形化的掩膜于該第一主動區(qū)上，該第一圖形化的掩膜具有至少一第一開口于該第一主動區(qū)上，而通過該開口形成該犧牲場氧化物；以及于形成該犧牲場氧化物之后，移除該第一圖形化的掩膜。
15.根據(jù)權(quán)利要求14所述的晶體管的形成方法，其特征在于該第一圖形化的掩膜更包含一墊氧化層；以及一氮化硅層于該墊氧化層上。
16.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于該犧牲場氧化物的厚度為6000。
17.根據(jù)權(quán)利要求9所述的晶體管的形成方法，其特征在于該凹部的深度至少為500。
18.一種晶體管的形成方法，其特征在于所述晶體管的形成方法包含以多個第一離子，形成第一摻雜阱區(qū)于一阱層的第一主動區(qū)中；形成犧牲場氧化物于該第一摻雜阱區(qū)；移除該犧牲場氧化物，以形成一凹部于該第一摻雜阱區(qū)中，其中該凹部的深度至少為500；形成一永久場氧化物，其中至少一部分的該永久場氧化物是形成于該凹部中；形成一漏極區(qū)于該凹部中，并在該第一摻雜阱區(qū)中，與形成于該凹部中的一部分的該永久場氧化物相鄰；以及形成一柵極于該第一主動區(qū)上，而使該柵極的至少一部分與該凹部相鄰，其中形成于該凹部的部分該永久場氧化物是位于該柵極與該漏極區(qū)之間。
19.一種晶體管的形成方法，其特征在于所述晶體管的形成方法包含以多個第一離子，形成一埋藏摻雜層于一基底；驅(qū)動該埋藏摻雜層的離子，使其進入該基底；形成一阱層于該基底，并于該埋藏摻雜層上；以多個第二離子，形成一隔離區(qū)于該阱層中，以劃分并定義第一主動區(qū)于該阱層中，該第一主動區(qū)并位于該埋藏摻雜層的上方；形成第一圖形化的掩膜層于該第一主動區(qū)上，該第一圖形化的掩膜層具有第一開口于該第一主動區(qū)的第一區(qū)上；以多個第三離子，形成第一摻雜阱區(qū)于該第一主動區(qū)的該第一區(qū)；形成一犧牲場氧化物于該第一主動區(qū)的該第一區(qū)，該犧牲場氧化物并位于該第一摻雜阱區(qū)上；移除該第一圖形化的掩膜層；形成第二圖形化的掩膜層于該阱層上，該第二圖形化的掩膜層具有第二開口于該第一主動區(qū)的第二區(qū)上；以多個第四離子，形成第二摻雜阱區(qū)于該第一主動區(qū)的該第二區(qū)，該第二區(qū)相鄰于該第一區(qū)；移除該第二圖形化的掩膜層；移除該犧牲場氧化物，以形成一凹部于該第一摻雜阱區(qū)的該第一區(qū)中，其中該凹部的深度至少為500；形成一永久場氧化物，其中至少一部分的該永久場氧化物是形成于該凹部中；形成一漏極區(qū)于該凹部中，并在該第一摻雜阱區(qū)中，與形成于該凹部中的一部分的該永久場氧化物相鄰；以及形成一柵極于該第二摻雜阱區(qū)上，而使該柵極的至少一部分與該凹部相鄰，其中形成于該凹部的部分該永久場氧化物是位于該柵極與該漏極區(qū)之間。
20.根據(jù)權(quán)利要求19所述的晶體管的形成方法，其特征在于該埋藏摻雜層為N型、該阱層為P型、該隔離區(qū)為N型、該第一摻雜阱區(qū)為N型、與該第二摻雜阱區(qū)為P型。
全文摘要
本發(fā)明提供一種晶體管及其形成方法。第一摻雜阱區(qū)形成于一阱層的第一主動區(qū)中；至少一部分的上述第一摻雜阱區(qū)相鄰于上述晶體管的一柵極；一凹部形成于上述第一摻雜阱區(qū)中，上述凹部的深度較好為至少500；第一隔離區(qū)形成于上述阱層的上表面，并至少部分位于一隔離區(qū)上；至少一部分的第二隔離區(qū)形成于上述凹部中；一部分的上述第二隔離區(qū)低于上述第一隔離區(qū)；一漏極區(qū)形成于上述凹部中；上述第二隔離區(qū)是位于上述柵極與上述漏極區(qū)之間。本發(fā)明所述晶體管及其形成方法，通過減少熱載流子效應(yīng)，并提升打開時的崩潰電壓，而提升LDMOS晶體管的性能，亦可提升可靠度、增加?xùn)艠O氧化層的完整性、并在高電壓時得到較理想的電流－電壓曲線。
文檔編號H01L21/336GK1734786SQ20051009016
公開日2006年2月15日 申請日期2005年8月11日 優(yōu)先權(quán)日2004年8月11日
發(fā)明者伍佑國, 姜安民, 許順良 申請人:臺灣積體電路制造股份有限公司