專利名稱：半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法，特別是有關(guān)具有金屬-絕緣層-金屬電容器的金屬柵極及其制造方法。
背景技術(shù)：
一般來說，存儲(chǔ)單元包括一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS-FET)作為一開關(guān)元件，其和一電容器連接以作為數(shù)字?jǐn)?shù)據(jù)存取元件，此元件一般稱為1T-RAM元件。一稱為金屬-絕緣層-金屬(MIM)電容器的結(jié)構(gòu)具有較佳的介面與較佳的特性，因此MIM電容器成為許多存儲(chǔ)器技術(shù)研究的主題。Leung在0-7803-65984/00，IEEE第32至36頁所發(fā)表的“The ideal SoCMemory1T-RAM”，是在此供作參考。另外，Tsu所發(fā)明的美國專利第6096597號(hào)，Ma所發(fā)明的美國專利第6329324號(hào)，Tu所發(fā)明的美國專利第6271084號(hào)，亦在此作為參考。
MOS晶體管的柵極是為存儲(chǔ)器元件的一部分。當(dāng)半導(dǎo)體元件尺寸持續(xù)的縮小，需要盡可能的減少柵極線的電阻，而現(xiàn)有的柵極材料已經(jīng)不能達(dá)到元件的需求。特別是，由于柵電極需作為源/漏極的對(duì)位，其所組成的材料具有相當(dāng)?shù)南拗?，例如多晶硅，其可以承受?漏極退火的高溫且避免摻雜物和其下硅基板的溝道區(qū)域反應(yīng)。然而，多晶硅柵極具有多晶硅消耗、電壓流失和高阻值的缺點(diǎn)?，F(xiàn)所采用的金屬或耐火合金供作柵電極的材料。金屬材料由于具有低阻值且較可符合MOS技術(shù)的需求，具有較多晶硅為佳的特性。美國專利第6001716號(hào)“金屬柵極的制造方法”，在此是供作參考，其揭示一包括多個(gè)氮化鈦層的金屬柵極。

發(fā)明內(nèi)容
因此，本發(fā)明的實(shí)施例提供1T-RAM的元件和制造方法，可使金屬柵極和MIM電容器的上電極以金屬材料形成，以改進(jìn)電特性和簡化制程。在本發(fā)明的特定實(shí)施例的優(yōu)點(diǎn)為，金屬柵極和鑲嵌在絕緣結(jié)構(gòu)中的MIM電容器的上電極采用相同的金屬材料。此外，柵極介電層和鑲嵌在絕緣結(jié)構(gòu)中的MIM電容器的電容介電采用相同的介電材料。
本發(fā)明提供一種半導(dǎo)體元件，所述半導(dǎo)體元件包括一基板，具有一第一區(qū)域和一第二區(qū)域；至少一絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一電容器，嵌入在該絕緣結(jié)構(gòu)中，其中該電容器包括一下電極層、一電容器介電層形成在該下電極層上，及一上電極層形成在該電容器介電層上；及至少一第一晶體管，形成在該基板的第二區(qū)域，其中該第一晶體管包括一第一柵極介電層和一第一柵極層形成在該第一柵極介電層上；其中該上電極層和該第一柵極層是由相同的金屬材料形成。
本發(fā)明所述的半導(dǎo)體元件，該電容器介電層和該第一柵極介電層是由相同材料組成。
本發(fā)明所述的半導(dǎo)體元件，該半導(dǎo)體元件包括一第一絕緣結(jié)構(gòu)和一第二絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一第一電容器和一第二電容器，分別嵌入該第一絕緣結(jié)構(gòu)和該第二絕緣結(jié)構(gòu)中；其中，該第一電容器包括一第一下電極層和一第一上電極層；其中，該第二電容器包括一第二下電極層和一第二上電極層；其中該第一上電極層是經(jīng)由一穿過該第一下電極層的上部和該第二下電極層的上部的接觸墊電性連接該第二上電極層；及其中該連接墊是和該第一上電極層和該第二上電極層由相同材料所組成。
本發(fā)明所述的半導(dǎo)體元件，該上電極層是和該第一柵極層共面。
本發(fā)明所述的半導(dǎo)體元件，該基板包括一外圍電路區(qū)域和一存儲(chǔ)單元區(qū)域，且該第一區(qū)域和該第二區(qū)域是定義在該存儲(chǔ)單元區(qū)域中，且該半導(dǎo)體元件，更包括至少一第二晶體管形成在該外圍電路區(qū)域和該基板中，其中該第二晶體管包括一第二柵極介電層和一第二柵極層形成在該第二柵極介電層上。
本發(fā)明所述的半導(dǎo)體元件，該第二柵極層和該上電極層是由相同金屬材料形成，或該第二柵極介電層和該電容器介電層是由相同介電材料形成。
本發(fā)明所述的半導(dǎo)體元件，該基板包括至少一絕緣結(jié)構(gòu)于該存儲(chǔ)單元陣列區(qū)域中；該基板包括至少一絕緣結(jié)構(gòu)于該外圍陣列區(qū)域中；且形成在該存儲(chǔ)單元陣列區(qū)域中的絕緣結(jié)構(gòu)的深度和形成在該外圍陣列區(qū)域中的絕緣結(jié)構(gòu)的深度相同，或形成在該存儲(chǔ)單元陣列區(qū)域中的絕緣結(jié)構(gòu)的深度大于形成在該外圍陣列區(qū)域中的絕緣結(jié)構(gòu)的深度。
本發(fā)明還提供一種半導(dǎo)體元件，所述半導(dǎo)體元件包括一基板，包括一溝槽；一電容器形成在該基板中且包括一下電極層、一電容器介電層形成在該下電極層上及一上電極層形成在該電容器介電層上；一晶體管形成在位于該溝槽外的該基板中，其中該晶體管包括一柵極介電層和一柵極層形成在該柵極介電層上；其中，該上電極層和該柵極層是由相同金屬材料所形成；及其中，該電容器介電層和該柵極介電層是由相同介電材料形成。
本發(fā)明所述的半導(dǎo)體元件，該下電極層是形成在該溝槽的側(cè)壁和底層；該電容器介電層是形成在該下電極層上；該上電極層是形成在該電容器介電層上，以填入該溝槽；及該上電極層和該柵極層大體上共面。
本發(fā)明所述的半導(dǎo)體元件，該基板包括一絕緣結(jié)構(gòu)于該溝槽中，且該電容器是形成在該絕緣結(jié)構(gòu)上，該柵極介電層包圍該柵極層的底部和側(cè)壁。
本發(fā)明所述的半導(dǎo)體元件，更包括一介電層，形成在該基板上，且在該溝槽外至少包括一開口；其中，該柵極介電層是形成在該開口的側(cè)壁和底部上；及其中，該柵極層是形成在柵極介電層上，以填入該開口。
本發(fā)明另提供一種半導(dǎo)體元件，所述半導(dǎo)體元件包括一基板，具有一第一區(qū)域和一第二區(qū)域；至少一絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一電容器，嵌入在該絕緣結(jié)構(gòu)中，其中該電容器包括一下電極層、一電容器介電層形成在該下電極層上，及一上電極層形成在該電容器介電層上；及至少一第一晶體管，形成在該基板的第二區(qū)域，其中該第一晶體管包括一柵極介電層和一柵極層形成在該柵極介電層上；其中，該上電極層是和該柵極層同時(shí)形成，且由相同的材料形成。
本發(fā)明所述的半導(dǎo)體元件，該電容器介電層和該柵極介電層大體上是由相同材料組成，該半導(dǎo)體元件，更包括一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一第一電容器和一第二電容器，分別嵌入該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)中；其中，該第一電容器包括一第一下電極層和一第一上電極層；其中，該第二電容器包括一第二下電極層和一第二上電極層；其中該第一上電極層是經(jīng)由一穿過該第一下電極層的上部和該第二下電極層的上部的接觸墊電性連接該第二上電極層其中該連接墊是和該第一上電極層和該第二上電極層由相同材料所組成。
本發(fā)明另又提供一種半導(dǎo)體元件的制造方法，所述半導(dǎo)體元件的制造方法包括提供一基板，具有一第一區(qū)域和一第二區(qū)域；形成一第一介電層于該基板上；形成一第一溝槽和一第二溝槽，穿過該第一介電層及該第一區(qū)域上該基板的一部分；形成一第一金屬層，分別沿著該第一構(gòu)槽和該第二構(gòu)槽的側(cè)壁和底部；形成至少一開口，穿過該第一介電層，以暴露該第二區(qū)域的該基板；形成一第二介電層，于該第一金屬層、該開口的底部和側(cè)壁上；及形成一第二金屬層，于該第二介電層上，以填入該第一溝槽、該第二溝槽及該開口。
本發(fā)明所述的半導(dǎo)體元件的制造方法，更包括形成至少一連接溝槽，于該第一金屬層和該第一介電層中，以穿過該第一溝槽的上部及該第二溝槽的上部；其中，填入該第二金屬層的步驟是將該連接溝槽填入該第二金屬層。
本發(fā)明所述的半導(dǎo)體元件的制造方法，更包括形成一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)，于該第一區(qū)域的基板中；其中，該第一溝槽穿過該第一介電層和該第一溝槽絕緣結(jié)構(gòu)的一部分；及其中，該第二溝槽穿過該第一介電層和該第二溝槽絕緣結(jié)構(gòu)的一部分。
本發(fā)明所述的半導(dǎo)體元件的制造方法，更包括平坦化該第二金屬層，直到在該第一溝槽和該第二溝槽中剩余的第二金屬層和開口中剩余的第二金屬層共面。
本發(fā)明又提供一種半導(dǎo)體元件的制造方法，所述半導(dǎo)體元件的制造方法包括提供一基板，包括一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)；形成至少一晶體管，于該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)外的基板上，其中該晶體管包括一仿制柵極介電層和一形成在該仿制柵極介電層上的仿制柵極層；形成一第一介電層，于該基板上以覆蓋該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)，且包圍該晶體管；形成一第一溝槽和一第二溝槽，穿過該第一介電層，至該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)的一部分；形成一第一金屬層，分別于該第一溝槽和該第二溝槽的側(cè)壁和底部上；移除該仿制柵極層和該仿制柵極介電層，以于該第一介電層中形成一開口；形成一第二介電層，于該基板上以覆蓋該第一金屬層及該開口的側(cè)壁和底部；形成一第二金屬層，于該第二介電層上以填入該第一溝槽、該第二溝槽及該開口；及移除部分的該第二金屬層和第二介電層直到剩余在該第一溝槽和該第二溝槽中的第二金屬層和開口中剩余的第二金屬層共面；其中，開口中剩余的第二金屬層是作為自對(duì)準(zhǔn)柵極。
本發(fā)明所述的半導(dǎo)體元件的制造方法，更包括形成至少一連接溝槽，于該第一金屬層和該第一介電層中，以穿過該第一溝槽的上部及該第二溝槽的上部；其中，填入該第二金屬層的步驟是將該連接溝槽填入該第二金屬層；其中形成該晶體管包括形成一間隙壁，沿著該仿制柵極層的側(cè)壁；形成一源/漏極區(qū)域，側(cè)向鄰接該仿制柵極層的該基板；及其中形成該第一溝槽和該第二溝槽的步驟暴露該源/漏極區(qū)域和鄰接該第一溝槽和該第二溝槽基板的部分。
本發(fā)明所述半導(dǎo)體元件及其制造方法，可節(jié)省成本，且具有可圖形化、低阻值、良好熱可靠度、良好電流動(dòng)及較少電壓消耗的優(yōu)點(diǎn)。


圖1至圖6、圖8和圖11至圖14是為本發(fā)明實(shí)施例的金屬柵極和嵌入式MIM電容器的剖面圖；圖7、圖9至圖10和圖15是為本發(fā)明實(shí)施例的金屬柵極和嵌入式MIM電容器的三維圖；圖16是為一適用于金屬柵極制程的雙STI設(shè)計(jì)的1T-RAM的剖面圖。
具體實(shí)施例方式
本發(fā)明提供適用于金屬柵極制程的1T-RAM技術(shù)，其可克服上述現(xiàn)有技術(shù)使用多晶硅柵極的問題。特別是，本發(fā)明的金屬柵極制程相容于嵌入式MIM電容器。在本發(fā)明的一實(shí)施例，金屬柵極是和嵌入式MIM電容器的頂部柵極在相同的沉積和圖形化過程中是為相同的材料。金屬柵極和嵌入式MIM電容器的整合制程可廣泛的應(yīng)用在許多制造和工業(yè)上，特別是半導(dǎo)體元件的高頻RF電路、靜態(tài)存儲(chǔ)器SRAM和隨機(jī)動(dòng)態(tài)存儲(chǔ)器DRAM。
以下將以圖1至圖6、圖8和圖11至圖14的剖面圖及圖7、圖9至圖10和圖15的三維圖揭示本發(fā)明實(shí)施例的1T-RAM技術(shù)結(jié)合金屬柵極制程。
請(qǐng)參照?qǐng)D1。一基板10具有一存儲(chǔ)單元陣列區(qū)域12和周邊電路區(qū)域14，其分別以淺溝槽結(jié)構(gòu)(STI)16、18隔絕。在以下所揭示中，基板10可為任何支撐結(jié)構(gòu)，例如半導(dǎo)體基板、半導(dǎo)體晶圓或是任何包括半導(dǎo)體層的結(jié)構(gòu)。存儲(chǔ)單元陣列區(qū)域12是供作1T-RAM單元應(yīng)用，而外圍區(qū)域14是為用做I/O電路的邏輯區(qū)域。在一實(shí)施例中，存儲(chǔ)單元陣列區(qū)域12上的STI結(jié)構(gòu)16的深度d1是相當(dāng)于外圍區(qū)域STI結(jié)構(gòu)18的深度d2。d1可介于約2500～4500埃，而d2可介于約2500～4500埃。STI結(jié)構(gòu)16、18可由下列方法形成首先，在基板中蝕刻以形成溝槽。其后，沉積隔絕材料(例如氧化物、氮化物或其組合)于溝槽中。后續(xù)，磨除多余的隔絕材料及平坦化溝槽以供之后制程進(jìn)行。
如下所述，仿制晶體管是形成在存儲(chǔ)單元陣列區(qū)域12和周邊電路區(qū)域14上。在一實(shí)施例中，仿制柵極22、24是形成在相對(duì)應(yīng)的仿制柵極介電層20上，且進(jìn)行整合制程以形成間隙壁26、輕摻雜區(qū)LDD 28、源/漏極區(qū)30和金屬硅化物層34。用以形成仿制柵極22、24的材料包括例如多晶硅、金屬、金屬合金和其它導(dǎo)電材料。此外，罩幕材料一般是用作離子布植對(duì)準(zhǔn)，其包括SiN、SiON或SiC，此種材料亦可用作形成仿制柵極層22、24。仿制柵極介電層20可包括氧化硅、氮化硅、氮氧化硅、碳化硅或其它適合介電材料。間隙壁26可包括例如氧化硅、氮化硅、氮氧化硅或上述的組合。金屬硅化物層34可包括WSi、CoSi、NiSi或TiSi。圖1所示的晶體管可采用現(xiàn)有的方法制造，在此不詳細(xì)描述。
如圖2所示，在基板10上沉積一第一介電層36以填入相鄰仿制晶體管間的區(qū)域，其可使用低壓化學(xué)氣相沉積法(LPCVD)、常壓化學(xué)氣相沉積法(APCVD)、等離子化學(xué)氣相沉積法(PECVD)、旋轉(zhuǎn)涂布或是更先進(jìn)的沉積技術(shù)。第一介電層36可包括氧化硅、氮化硅、氮氧化硅、低介電材料或上述的組合。之后，進(jìn)行一非等向性蝕刻制程，例如回蝕刻制程或是化學(xué)機(jī)械研磨制程(CMP)，以移除第一介電層36多余的部分，直到第一介電層36和仿制柵極層22、24的表面約略切齊。
如圖3和圖4所示，通過微影、罩幕和干蝕刻技術(shù)，可蝕刻形成電容器溝槽于存儲(chǔ)單元陣列區(qū)域12的STI結(jié)構(gòu)16中。第一光致抗蝕劑層38是位于第一介電層36上，以完全覆蓋外圍電路區(qū)域14，但僅覆蓋部分存儲(chǔ)單元陣列區(qū)域12。更詳細(xì)的，第一光致抗蝕劑層38具有第一開口39，以定義相對(duì)應(yīng)的存儲(chǔ)單元陣列區(qū)域12上的電容器溝槽圖案。之后，進(jìn)行干蝕刻制程，例如反應(yīng)離子蝕刻(RIE)，以形成電容器溝槽40，如圖4所示。移除位于第一開口39下的部分的第一介電層36和STI結(jié)構(gòu)16直到STI結(jié)構(gòu)的底部厚度T約為500～3000埃。后續(xù)移除第一介電層36上的第一光致抗蝕劑層38。因此，電容器溝槽40暴露STI結(jié)構(gòu)16和鄰近源/漏極區(qū)域30基板10的一部分。電容器溝槽40開口的直徑是依產(chǎn)品需求和設(shè)計(jì)而決定。
經(jīng)由金屬沉積和回蝕刻技術(shù)，一下電極42a是形成在電容器溝槽40的底部和側(cè)壁上，如圖5和圖6所示。請(qǐng)參照?qǐng)D5，通過順應(yīng)性沉積，第一金屬層42是順應(yīng)性的形成在基板10上。第一金屬層42可包括單一金屬層、雙層金屬堆疊層或是多層金屬堆疊層，并且其可由下列材料組成WWN、Ti、TiW、TiN、Ta、TaN、Al、Cu、Mo或其組合。上述的沉積方法可包括化學(xué)氣相沉積法CVD、物理氣相沉積法PVD、原子層沉積法ALD或其組合。第一金屬層42的沉積條件可在電容器溝槽40側(cè)壁上連續(xù)的沉積，而其不影響沉積中或其后的電子特性。第一金屬層42的厚度可介于50～500埃。請(qǐng)參照?qǐng)D6，采用CMP或是回蝕刻技術(shù)，以移除電容器溝槽40外的第一金屬層42，因此僅保留電容器溝槽40側(cè)壁和底部的第一金屬層42，以作為一下電極42a。圖7是為一三維圖，其揭示形成在相對(duì)應(yīng)的電容器溝槽40的下電極42a陣列。圖6是沿圖7的6-6剖面線的剖面圖。
將下電極42a予以圖形化之后，進(jìn)行一微溝槽制程以使相鄰電容器連接，如圖8至圖11所示。圖8是沿圖9的8-8剖面線的剖面圖。圖11是沿圖10的11-11剖面線的剖面圖。
請(qǐng)參照?qǐng)D8和圖9，一第二光致抗蝕劑層44是形成在基板10上，其提供一第二開口45以在存儲(chǔ)單元陣列區(qū)域12上定義至少一微溝槽圖案。在一實(shí)施例中，每一下電極42a包括兩非連續(xù)部分42b和42c，且第二開口45暴露兩非連續(xù)部分42b和42c和其間的第一介電層36，如此在相鄰電容器間形成第一連接路徑。第二開口45的剖面和大小是依照MIM電容器的電連接路徑。第二開口45可以為長條型、弧狀、鋸齒狀或是其它平行、垂直、非相交或交錯(cuò)的開口。在如圖9所示的實(shí)施例中，第二開口45包括長條型開口且每一長條型開口穿過多個(gè)電容器溝槽40，且長條型開口是沿仿制柵極層22的方向延伸。之后，如圖10所示，進(jìn)行干蝕刻制程(例如反應(yīng)離子蝕刻法或是其它蝕刻制程)，以使微構(gòu)槽圖案43形成在非連續(xù)部分(42b和42c)和其間的第一介電層36，至一預(yù)定深度d4和預(yù)定寬度w。之后，移除基板10上的第二光致抗蝕劑層44。深度d4可介于0.05?！?.3埃，且寬度w可介于100?！?500埃。微溝槽圖案43的尺寸和輪廓和數(shù)量是依照產(chǎn)品需求和制程限制條件而決定。形成微溝槽圖案43的目的是為形成在后續(xù)制程中完成一連接構(gòu)槽以跨越相鄰上電極的上部部分。
在形成MIM電容器的電容器介電層和上電極之前，是通過微影、罩幕、干蝕刻或是其它選擇性蝕刻制程(其是依照所蝕刻的層22、24和20所決定)，以成功的從存儲(chǔ)單元陣列區(qū)域12和周邊電路區(qū)域14移除仿制柵極層22、24和仿制柵極介電層20。因此，如圖12所示，形成由間隙壁26和第一介電層36包圍的第三開口46以暴露基板10。第三開口46是定義在存儲(chǔ)單元陣列區(qū)域12和周邊電路區(qū)域14上的自對(duì)準(zhǔn)金屬柵極。
圖13至圖15是揭示包括電容介電層和上電極的MIM電容器制程。如圖13所示，一第二介電層48是順應(yīng)性的沉積在基板10上，其可采用以下的沉積技術(shù)，例如CVD、LPCVD、APCVD、PECVD或ALD。特別是，第二介電層48覆蓋下電極42a、微溝槽圖案43和第三開口46。用以形成第三介電層48的材料包括高介電材料。高介電一般是指介電常數(shù)高于4，較佳者約介于8～50。高介電材料可包括雙金屬氧化物例如Ta2O5、HfO2、Al2O3InO2、La2O3、ZrO2、TaO2；鋁酸鹽、硅化物、上述雙金屬氧化物的氮氧化物、鈦鈣型氧化物或上述的組合。第二介電層48的厚度較佳為10～250埃。較佳者，第二介電層48是為Ta2O5層。
在第二介電層48上形成第二金屬層50，以填滿第三開口46、電容器溝槽40和微溝槽圖案43。第二金屬層50可以是單一金屬層、雙金屬結(jié)構(gòu)或多金屬結(jié)構(gòu)，其可為W、WNx、Ti、TiWx、TiNx、Ta、TaNx、Mo、Al、Cu或其組合。上述的x可依柵極的功函數(shù)調(diào)整。此外，第二金屬層50可采用CVD、PVD、電化學(xué)電鍍、蒸鍍、濺鍍、反應(yīng)共濺鍍或上述的組合的沉積方法形成，但本發(fā)明不限于此。在較佳實(shí)施例中，第二金屬層50是為TiN/W/Cu的多層結(jié)構(gòu)。在另一較佳實(shí)施例中，第二金屬層50是為TiN/W的雙層結(jié)構(gòu)。
如圖14所示，進(jìn)行一回蝕刻或是CMP制程，以移除部分的第二金屬層50和第二介電層48，其持續(xù)到暴露第一介電層36的頂部，使第一介電層36和第二金屬層50的表面切齊。因此，在電容器溝槽40中剩下的第二金屬層50的一部分50a是作為上電極50a，且在下電極42a和上電極50a間的第二介電層48的一部分48a是供作電容介電層48a。因此，在相對(duì)應(yīng)的STI結(jié)構(gòu)16中形成MIM電容器52，其稱為嵌入在絕緣結(jié)構(gòu)中的MIM電容器。此外，在第三開口46中的第二金屬層的部分50I和50II是分別供作自對(duì)準(zhǔn)金屬柵極50I和50II。圍繞金屬柵極50I和50II的第二介電層48的部分48”是分別供作柵極介電。因此，在存儲(chǔ)單元陣列區(qū)域12和周邊電路區(qū)域14，分別完成金屬柵極50I和50II和高介電柵極介電48”。此外，在微溝槽圖案43中的部分50b是作為連接墊50b，其可連接相鄰上電極50a的上部，如圖15所示。
圖15是為一三維圖，其揭示相鄰MIM電容器52間上電極50a的連接。為簡化，圖15未繪示電容介電層48a。圖14是為沿圖15的14-14剖面線的剖面圖。舉例來說，沿一條線的MIM電容器的上電極50a可經(jīng)由連接墊50b連接。連接墊50b可以和上電極和金屬柵極50I和50II共面。
因此，上述的形成1T-RAM的方法，可使金屬柵極和MIM電容器的上電極具有相同的材料，并且柵極介電層和電容器介電層可同為高介電材料。因此，MIM電容器可完全和金屬柵極制程整合以節(jié)省成本。此外，本發(fā)明的方法形成連接墊在相鄰MIM電容器的微溝槽圖案中，如此相對(duì)應(yīng)的上電極可以彼此電性連接。更甚者，在存儲(chǔ)單元陣列區(qū)域和周邊電路區(qū)域上的金屬柵極相較于多晶硅柵極具有可圖形化、低阻值、良好熱可靠度、良好電流動(dòng)及較少電壓消耗的優(yōu)點(diǎn)。
本發(fā)明的實(shí)施例是提供MIM電容器，其具有嵌入在STI結(jié)構(gòu)的較低部分，且較高部分是大致和金屬柵極共面。MIM電容器的溝槽設(shè)計(jì)可應(yīng)用在高密集的存儲(chǔ)單元陣列?？商岣唠娙萁殡妼拥慕殡姵?shù)、使電容介電層的面積增加或使電容介電層厚度較薄，以增加電容器的電容。在本發(fā)明的一范例中，一增加電容器電容的方法為借著增加電容器溝槽的深度以增加電容介電層的面積。舉例來說，STI結(jié)構(gòu)16的深度d1可增加，以使電容溝槽40延伸至更深的部位。
圖16是為一剖面圖，其揭示一1T-RAM技術(shù)適用于金屬柵極制程的雙STI設(shè)計(jì)。其和圖1至圖15相類似的部分是省略之。和周邊電路區(qū)域的STI結(jié)構(gòu)18比較，在存儲(chǔ)單元陣列區(qū)域12的STI結(jié)構(gòu)16”具有較深的深度。舉例來說，STI結(jié)構(gòu)16”具有一深度D，而其較STI結(jié)構(gòu)18的深度d2為深。深度D可介于5000～9000埃，且STI結(jié)構(gòu)16”的底部厚度T介于500～3000埃。因此，電容介電層48a具有較大的面積，以增加MIM電容器52的電容。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡單說明如下10基板 12存儲(chǔ)單元陣列區(qū)域
14周邊電路區(qū)域16、18淺溝槽結(jié)構(gòu)20仿制柵極介電層22、24仿制柵極26間隙壁28輕摻雜區(qū)30源/漏極區(qū)34金屬硅化物層36第一介電層38第一光致抗蝕劑層39第一開口40電容器溝槽42第一金屬層42a下電極42b、42c下電極非連續(xù)部分43微構(gòu)槽圖案44第二光致抗蝕劑層45第二開口46第三開口48第二介電層48”第二介電層部分48a電容介電層50第二金屬層50a上電極50b連接墊50I、50II自對(duì)準(zhǔn)金屬柵極
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于所述半導(dǎo)體元件包括一基板，具有一第一區(qū)域和一第二區(qū)域；至少一絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一電容器，嵌入在該絕緣結(jié)構(gòu)中，其中該電容器包括一下電極層、一電容器介電層形成在該下電極層上，及一上電極層形成在該電容器介電層上；及至少一第一晶體管，形成在該基板的第二區(qū)域，其中該第一晶體管包括一第一柵極介電層和一第一柵極層形成在該第一柵極介電層上；其中該上電極層和該第一柵極層是由相同的金屬材料形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于該電容器介電層和該第一柵極介電層是由相同材料組成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于該半導(dǎo)體元件包括一第一絕緣結(jié)構(gòu)和一第二絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一第一電容器和一第二電容器，分別嵌入該第一絕緣結(jié)構(gòu)和該第二絕緣結(jié)構(gòu)中；其中，該第一電容器包括一第一下電極層和一第一上電極層；其中，該第二電容器包括一第二下電極層和一第二上電極層；其中該第一上電極層是經(jīng)由一穿過該第一下電極層的上部和該第二下電極層的上部的接觸墊電性連接該第二上電極層；及其中該連接墊是和該第一上電極層和該第二上電極層由相同材料所組成。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于該上電極層是和該第一柵極層共面。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于該基板包括一外圍電路區(qū)域和一存儲(chǔ)單元區(qū)域，且該第一區(qū)域和該第二區(qū)域是定義在該存儲(chǔ)單元區(qū)域中，且該半導(dǎo)體元件，更包括至少一第二晶體管形成在該外圍電路區(qū)域和該基板中，其中該第二晶體管包括一第二柵極介電層和一第二柵極層形成在該第二柵極介電層上。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于該第二柵極層和該上電極層是由相同金屬材料形成，或該第二柵極介電層和該電容器介電層是由相同介電材料形成。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體元件，其特征在于該基板包括至少一絕緣結(jié)構(gòu)于該存儲(chǔ)單元陣列區(qū)域中；該基板包括至少一絕緣結(jié)構(gòu)于該外圍陣列區(qū)域中；且形成在該存儲(chǔ)單元陣列區(qū)域中的絕緣結(jié)構(gòu)的深度和形成在該外圍陣列區(qū)域中的絕緣結(jié)構(gòu)的深度相同，或形成在該存儲(chǔ)單元陣列區(qū)域中的絕緣結(jié)構(gòu)的深度大于形成在該外圍陣列區(qū)域中的絕緣結(jié)構(gòu)的深度。
8.一種半導(dǎo)體元件，其特征在于所述半導(dǎo)體元件包括一基板，包括一溝槽；一電容器形成在該基板中且包括一下電極層、一電容器介電層形成在該下電極層上及一上電極層形成在該電容器介電層上；一晶體管形成在位于該溝槽外的該基板中，其中該晶體管包括一柵極介電層和一柵極層形成在該柵極介電層上；其中，該上電極層和該柵極層是由相同金屬材料所形成；及其中，該電容器介電層和該柵極介電層是由相同介電材料形成。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件，其特征在于該下電極層是形成在該溝槽的側(cè)壁和底層；該電容器介電層是形成在該下電極層上；該上電極層是形成在該電容器介電層上，以填入該溝槽；及該上電極層和該柵極層共面。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件，其特征在于該基板包括一絕緣結(jié)構(gòu)于該溝槽中，且該電容器是形成在該絕緣結(jié)構(gòu)上，該柵極介電層包圍該柵極層的底部和側(cè)壁。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體元件，其特征在于更包括一介電層，形成在該基板上，且在該溝槽外至少包括一開口；其中，該柵極介電層是形成在該開口的側(cè)壁和底部上；及其中，該柵極層是形成在柵極介電層上，以填入該開口。
12.一種半導(dǎo)體元件，其特征在于所述半導(dǎo)體元件包括一基板，具有一第一區(qū)域和一第二區(qū)域；至少一絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一電容器，嵌入在該絕緣結(jié)構(gòu)中，其中該電容器包括一下電極層、一電容器介電層形成在該下電極層上，及一上電極層形成在該電容器介電層上；及至少一第一晶體管，形成在該基板的第二區(qū)域，其中該第一晶體管包括一柵極介電層和一柵極層形成在該柵極介電層上；其中，該上電極層是和該柵極層同時(shí)形成，且由相同的材料形成。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其特征在于該電容器介電層和該柵極介電層是由相同材料組成，該半導(dǎo)體元件，更包括一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)，形成在該基板的第一區(qū)域中；一第一電容器和一第二電容器，分別嵌入該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)中；其中，該第一電容器包括一第一下電極層和一第一上電極層；其中，該第二電容器包括一第二下電極層和一第二上電極層；其中該第一上電極層是經(jīng)由一穿過該第一下電極層的上部和該第二下電極層的上部的接觸墊電性連接該第二上電極層其中該連接墊是和該第一上電極層和該第二上電極層由相同材料所組成。
14.一種半導(dǎo)體元件的制造方法，其特征在于所述半導(dǎo)體元件的制造方法包括提供一基板，具有一第一區(qū)域和一第二區(qū)域；形成一第一介電層于該基板上；形成一第一溝槽和一第二溝槽，穿過該第一介電層及該第一區(qū)域上該基板的一部分；形成一第一金屬層，分別沿著該第一構(gòu)槽和該第二構(gòu)槽的側(cè)壁和底部；形成至少一開口，穿過該第一介電層，以暴露該第二區(qū)域的該基板；形成一第二介電層，于該第一金屬層、該開口的底部和側(cè)壁上；及形成一第二金屬層，于該第二介電層上，以填入該第一溝槽、該第二溝槽及該開口。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件的制造方法，其特征在于更包括形成至少一連接溝槽，于該第一金屬層和該第一介電層中，以穿過該第一溝槽的上部及該第二溝槽的上部；其中，填入該第二金屬層的步驟是將該連接溝槽填入該第二金屬層。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件的制造方法，其特征在于更包括形成一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)，于該第一區(qū)域的基板中；其中，該第一溝槽穿過該第一介電層和該第一溝槽絕緣結(jié)構(gòu)的一部分；及其中，該第二溝槽穿過該第一介電層和該第二溝槽絕緣結(jié)構(gòu)的一部分。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件的制造方法，其特征在于更包括平坦化該第二金屬層，直到在該第一溝槽和該第二溝槽中剩余的第二金屬層和開口中剩余的第二金屬層共面。
18.一種半導(dǎo)體元件的制造方法，其特征在于所述半導(dǎo)體元件的制造方法包括提供一基板，包括一第一溝槽絕緣結(jié)構(gòu)和一第二溝槽絕緣結(jié)構(gòu)；形成至少一晶體管，于該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)外的基板上，其中該晶體管包括一仿制柵極介電層和一形成在該仿制柵極介電層上的仿制柵極層；形成一第一介電層，于該基板上以覆蓋該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)，且包圍該晶體管；形成一第一溝槽和一第二溝槽，穿過該第一介電層，至該第一溝槽絕緣結(jié)構(gòu)和該第二溝槽絕緣結(jié)構(gòu)的一部分；形成一第一金屬層，分別于該第一溝槽和該第二溝槽的側(cè)壁和底部上；移除該仿制柵極層和該仿制柵極介電層，以于該第一介電層中形成一開口；形成一第二介電層，于該基板上以覆蓋該第一金屬層及該開口的側(cè)壁和底部；形成一第二金屬層，于該第二介電層上以填入該第一溝槽、該第二溝槽及該開口；及移除部分的該第二金屬層和第二介電層直到剩余在該第一溝槽和該第二溝槽中的第二金屬層和開口中剩余的第二金屬層共面；其中，開口中剩余的第二金屬層是作為自對(duì)準(zhǔn)柵極。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體元件的制造方法，其特征在于更包括形成至少一連接溝槽，于該第一金屬層和該第一介電層中，以穿過該第一溝槽的上部及該第二溝槽的上部；其中，填入該第二金屬層的步驟是將該連接溝槽填入該第二金屬層；其中形成該晶體管包括形成一間隙壁，沿著該仿制柵極層的側(cè)壁；形成一源/漏極區(qū)域，側(cè)向鄰接該仿制柵極層的該基板；及其中形成該第一溝槽和該第二溝槽的步驟暴露該源/漏極區(qū)域和鄰接該第一溝槽和該第二溝槽基板的部分。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件及其制造方法，其是適用于金屬柵極制程的單晶體管存儲(chǔ)器技術(shù)，其是在制作金屬柵極和嵌入在絕緣結(jié)構(gòu)的MIM電容器的上電極采用同一種金屬材料。一柵極介電層是和嵌入在絕緣結(jié)構(gòu)的MIM電容器的電容器介電層采用相同的高介電材料。本發(fā)明所述半導(dǎo)體元件及其制造方法，可節(jié)省成本，且具有可圖形化、低阻值、良好熱可靠度、良好電流動(dòng)及較少電壓消耗的優(yōu)點(diǎn)。
文檔編號(hào)H01L21/8239GK1725495SQ200510079729
公開日2006年1月25日 申請(qǐng)日期2005年6月24日 優(yōu)先權(quán)日2004年7月22日
發(fā)明者徐國基, 曾國權(quán), 陳宗毅, 沈建宇, 陳椿瑤, 李祥帆 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司