專利名稱：非易失性半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲器件及其制造方法。更加具體而言，本發(fā)明涉及一種改進(jìn)浮柵電極和控制柵電極在頂端相互層疊的層疊柵構(gòu)造中的隧道絕緣膜和電極間絕緣膜的非易失性半導(dǎo)體存儲器件和非易失性半導(dǎo)體存儲器件的制造方法。
背景技術(shù)：
具有層疊柵構(gòu)造(stacked gate configuration)的MOS結(jié)構(gòu)已被用于NAND非易失性半導(dǎo)體存儲器件中的存儲單元。具有層疊柵構(gòu)造的MOS結(jié)構(gòu)是這樣一種結(jié)構(gòu)，即，通過隧道絕緣膜在半導(dǎo)體襯底上形成浮柵電極(floating gate electrode)，并通過電極間絕緣膜(或互聚(interpoly)絕緣膜)在浮柵電極上形成控制柵電極。在這種類型的存儲單元中，為了得到浮柵電極與控制電極的電容比，已將介電常數(shù)(permittivity)比氧化硅膜高的SiO2/SiN/SiO2膜(以下稱為ONO膜)用作互聚絕緣膜(參見日本專利申請公開公報No.6-151830)。
隨著存儲單元的小型化，已開始試驗(yàn)將介電常數(shù)比ONO膜高的材料用作互聚絕緣膜。在高介電膜中，氧化鋁(Al2O3)膜特別具有較高的熱穩(wěn)定性，因此不易與多晶硅發(fā)生反應(yīng)。因此，氧化鋁膜與NAND半導(dǎo)體元件的制造工序具有良好的兼容性，在不久的將來是用于隧道絕緣膜和互聚絕緣膜的有開發(fā)前景的膜(參見日本專利申請公開公報No.2002-539637)。
但是，當(dāng)將氧化鋁膜用作互聚絕緣膜時，出現(xiàn)以下問題當(dāng)將較高的電場施加到互聚絕緣膜時，不能將泄漏程度(leakage level)抑制在存儲器保持特性以下。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含通過隧道絕緣膜在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成的浮柵電極；在浮柵電極上形成并由由兩種或更多種類型的高介電材料形成的三層或更多層的層疊結(jié)構(gòu)膜形成的電極間絕緣膜；和通過電極間絕緣膜在浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在襯底的主面上形成，使得在源區(qū)和漏區(qū)之間配置柵電極部分。
根據(jù)本發(fā)明的第二方面，提供一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成并由兩種或更多種類型的高介電材料的三層或更多層的層疊結(jié)構(gòu)膜形成的隧道絕緣膜；在隧道絕緣膜上形成的浮柵電極；和通過電極間絕緣膜在浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在襯底的主面上形成，使得在源區(qū)和漏區(qū)之間配置柵電極部分。
根據(jù)本發(fā)明的第三方面，提供一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含
通過隧道絕緣膜在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成的浮柵電極；由包含沿膜厚方向連續(xù)變化且對稱分布的至少兩種類型的金屬元素和氧(O)的高介電膜形成的電極間絕緣膜；和在電極間絕緣膜上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在襯底的主面上形成，使得在源區(qū)和漏區(qū)之間配置柵電極部分。
根據(jù)本發(fā)明的第四方面，提供一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成并由包含沿膜厚方向連續(xù)變化且對稱分布的至少兩種類型的金屬元素和氧(O)的高介電膜形成的隧道絕緣膜；在隧道絕緣膜上形成的浮柵電極；和通過電極間絕緣膜在浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在襯底的主面上形成，使得在源區(qū)和漏區(qū)之間配置柵電極部分。


圖1是用于解釋各種類型的絕緣膜的介電常數(shù)和勢壘高度之間的關(guān)系的特性圖；圖2是用于表示為了各類絕緣膜的計算得到的電壓-電流特性的特性圖；圖3A-3C用于解釋將正電場和負(fù)電場施加到絕緣膜的兩層結(jié)構(gòu)時的帶結(jié)構(gòu)；圖4A-4C用于解釋將正電場和負(fù)電場施加到絕緣膜的三層結(jié)構(gòu)時的帶結(jié)構(gòu)；圖5是表示在氧化鋁膜和氧化鉿膜的兩層結(jié)構(gòu)的情況下的負(fù)電場電壓-電流特性的特性圖；
圖6是表示在氧化鋁膜和氧化鉿膜的兩層結(jié)構(gòu)的情況下的氧化鋁膜的比例和泄漏電流之間的關(guān)系的特性圖；圖7是表示在氧化鋁膜和氧化鉿膜的兩層結(jié)構(gòu)的情況下的正電場電壓-電流特性的特性圖；圖8是表示在氧化鋁膜和氧化鉿膜的兩層結(jié)構(gòu)的情況下的氧化鋁膜的比例和泄漏電流之間的關(guān)系的特性圖；圖9是表示在氧化鋁膜/氧化鉿膜/氧化鋁膜的三層結(jié)構(gòu)的情況下的電壓-電流特性的特性圖；圖10是表示在氧化鋁膜/氧化鉿膜/氧化鋁膜的三層結(jié)構(gòu)的情況下的氧化鋁膜的比例和泄漏電流之間的關(guān)系的特性圖；圖11是表示在氧化鉿膜/氧化鋁膜/氧化鉿膜的三層結(jié)構(gòu)的情況下的電壓-電流特性的特性圖；圖12是表示在氧化鉿膜/氧化鋁膜/氧化鉿膜的三層結(jié)構(gòu)的情況下的氧化鋁膜的比例和泄漏電流之間的關(guān)系的特性圖；圖13是表示根據(jù)本發(fā)明的第一實(shí)施例的非易失性半導(dǎo)體存儲器件的示意構(gòu)造的斷面圖；圖14A-14D是用于解釋第一實(shí)施例的非易失性半導(dǎo)體存儲器件的制造步驟的斷面圖；圖15是示意性表示用于沉積高介電膜的濺射裝置的構(gòu)造的示意圖；圖16是用于解釋根據(jù)本發(fā)明的第二實(shí)施例的非易失性半導(dǎo)體存儲器件的毫微層疊一起的氧化鋁膜和氧化鉿膜的斷面圖；圖17是表示用于解釋第二實(shí)施例的非易失性半導(dǎo)體存儲器件的、沉積氧化鋁膜和氧化鉿膜特定次數(shù)的例子的斷面圖；圖18是表示用于解釋本發(fā)明的第三實(shí)施例的非易失性半導(dǎo)體存儲器件的、關(guān)于膜厚方向形成鋁和鉿的對稱成分的例子的斷面圖；圖19表示用作互聚絕緣膜的高介電膜中的泄漏電流的估算結(jié)果；圖20表示在氧化鉿膜的單層的情況下的晶體結(jié)構(gòu)的斷面的顯微照片；以及圖21表示在氧化鉿膜/氧化鋁膜/氧化鉿膜的三層結(jié)構(gòu)的情況下的晶體結(jié)構(gòu)的斷面的顯微照片。
具體實(shí)施例方式
在解釋本發(fā)明的實(shí)施例之前，對本發(fā)明的基本原理進(jìn)行解釋。在以下的解釋中，介電常數(shù)是指相對介電常數(shù)。泄漏電流較小意思是泄漏電流的絕對值較小。
本發(fā)明的發(fā)明人通過使用介電常數(shù)較高的氧化鉿膜代替常規(guī)的氧化鋁膜制成了存儲單元。在這種情況下，由于氧化鉿膜具有較高的介電常數(shù)，因此理論上可以抑制泄漏電流。但事實(shí)上，泄漏電流增加，并且，發(fā)現(xiàn)氧化鉿膜不能用作互聚絕緣膜。雖然泄漏電流增加的原因不清楚，但可以認(rèn)為，氧化鉿膜中的缺陷中流動的泄漏電流和由氧化鉿膜的結(jié)晶導(dǎo)致的表面粗糙性與泄漏電流的增加有關(guān)。
如上所述，已發(fā)現(xiàn)，即使當(dāng)將氧化鋁膜用作具有層疊柵構(gòu)造的存儲單元的互聚絕緣膜時，也會出現(xiàn)以下問題不能充分降低互聚絕緣膜所需的高電場中的泄漏電流。在單個氧化鉿膜中，在計算中即使在低電場和高電場中也應(yīng)抑制泄漏電流。但事實(shí)上，泄漏電流通過氧化鉿膜中的缺陷產(chǎn)生，并且，表面上由由結(jié)晶導(dǎo)致的表面粗糙性導(dǎo)致的泄漏電流出現(xiàn)。因此，發(fā)現(xiàn)存在這樣一種問題，即，即使當(dāng)使用單個氧化鉿膜時，也不能將其用作互聚絕緣膜。
為了克服這些問題，發(fā)明人進(jìn)行了研究并得到以下知識，由此完成本發(fā)明。
當(dāng)將高介電膜用作互聚絕緣膜時，在元件的程序操作過程中，施加非常高的電場。當(dāng)施加這樣的高電場時，必須將互聚絕緣層中流動的泄漏電流抑制到隧道絕緣膜中流動的泄漏電流的十分之一或更低。例如，當(dāng)隧道絕緣膜的膜厚為0.75nm且隧道絕緣膜與互聚絕緣膜的耦合比是0.58時，施加到互聚絕緣膜的電場高達(dá)18MV/cm。此時互聚絕緣膜中的容許泄漏電流為約1×10-6A/cm2。
在保持(retain)存儲器的過程中，必須抑制在控制柵電極中聚集的電子以泄漏電流的形式流入互聚絕緣膜。特別地，例如，在如上所述的相同的器件條件下，當(dāng)施加到互聚絕緣膜的電場為4MV/cm時，要求互聚絕緣膜的泄漏程度等于或低于1×10-16A/cm2。當(dāng)擦除元件時，施加負(fù)的高電場(-16MV/cm)。此時，必須將流入互聚絕緣膜中流動的泄漏電流抑制到1×10-6A/cm2或更低。
如上所述，在非易失性半導(dǎo)體存儲器件中所用的互聚絕緣膜中，不但要降低各正負(fù)高電場中的泄漏電流，還要降低低電場中的泄漏電流。類似地，在隧道絕緣膜中，不但要降低各正負(fù)高電場中的泄漏電流，還要降低低電場中的泄漏電流。
一般地，高介電膜中流動的泄漏電流對于電場的依賴性由所選的高介電常數(shù)材料的勢壘(barrier)高度和介電常數(shù)確定。勢壘高度和介電常數(shù)的關(guān)系是，介電常數(shù)越高，則勢壘高度傾向于越小。
如圖1所示，氧化硅膜(SiO2)的介電常數(shù)為3.9，勢壘高度為3.2eV。與此相比，已報道，氮化硅膜(SiN)的介電常數(shù)為8，勢壘高度為2.1eV；氧化鋁膜(Al2O3)的介電常數(shù)為9-11，勢壘高度為2.0-2.5eV；氧化鉿膜(HfO2)的介電常數(shù)為25，勢壘高度為1.0-1.5eV；氧化鉭膜(Ta2O5)的介電常數(shù)為28，勢壘高度為0.2eV。
雖然沒有示出，但已報道，氧化釔膜(Y2O3)的介電常數(shù)為15，勢壘高度為2.3eV；氧化鋯膜(ZrO2)的介電常數(shù)為25，勢壘高度為1.4eV；氧化鈦膜(TiO2)的介電常數(shù)為80，勢壘高度為0.2eV；氧化鑭膜(La2O5)的介電常數(shù)為30，勢壘高度為2.3eV。
如果介電常數(shù)較高，那么，當(dāng)氧化物膜等同膜厚恒定時，物理膜厚變得較大，結(jié)果使泄漏電流降低。另一方面，如果介電常數(shù)較高，則勢壘高度降低。當(dāng)勢壘高度變小時，從比費(fèi)米能級更高的能級隧穿的可能性或電子越過勢壘并流入導(dǎo)體的可能性變大，結(jié)果隧道電流密度增加。即，膜中流動的泄漏電流由由較高的介電常數(shù)導(dǎo)致的泄漏電流的降低和由較低的勢壘高度導(dǎo)致的泄漏電流的增加確定。
為了估算使用各上述材料時流動的泄漏電流，通過使用采用WKB近似的理論計算方法，計算直隧道電流(direct tunnel current)和福勒-諾德海姆(FN)隧道電流中的泄漏電流。計算結(jié)果與互聚絕緣膜所允許的泄漏程度的比較結(jié)果如圖2所示。
在計算中，假定氧化物膜等同膜厚為7nm，有效質(zhì)量為0.46m，溫度為85℃。圓點(diǎn)標(biāo)識的三個點(diǎn)表示互聚絕緣膜允許的泄漏程度。將這三個點(diǎn)與計算結(jié)果相比，可以看出，當(dāng)將氧化鋁膜用作互聚絕緣膜時，在低電場(4MV/cm)區(qū)中，泄漏電流被抑制在允許的泄漏程度以下，即，低于所需的存儲器保持特性。但是，在高電場(18MV/cm)區(qū)中，在寫操作中不能將泄漏電流抑制在允許的泄漏程度以下。實(shí)際上，試驗(yàn)測得的氧化鋁膜的泄漏電流特性與計算結(jié)果十分一致。
另一方面，當(dāng)將氧化鉿膜用作互聚絕緣膜時，由于其介電常數(shù)比氧化鋁膜高，因此可以將其物理膜厚度制成比氧化鋁膜大。從計算結(jié)果可以看出，在高電場(18MV/cm)中，可以有效地將泄漏電流抑制在寫操作中所需的泄漏程度以下。在低電場(4MV/cm)區(qū)中，泄漏電流也大致處于所需的泄漏程度。
但是，僅使用氧化鉿膜實(shí)際進(jìn)行的測量的結(jié)果表明，泄漏電流增加幾個數(shù)量級。其原因似乎在于，除了在計算中假定的隧道泄漏電流外，泄漏電流還通過缺陷流動。并且，可以想到，在膜形成后，作為熱處理的結(jié)果出現(xiàn)結(jié)晶，并且，大晶粒生長，導(dǎo)致表面粗糙，由于在晶界上出現(xiàn)電場集中，因此這種表面粗糙性可使泄漏電流增加。因此，不可能僅將氧化鉿膜施加到互聚絕緣膜上。
并且，發(fā)明人進(jìn)行的試驗(yàn)表明，由于以下原因，兩種類型的介電膜的兩層結(jié)構(gòu)不充分的。在兩層結(jié)構(gòu)的情況下，當(dāng)從介電常數(shù)較高的膜注入電子時，可以抑制泄漏電流。但是，當(dāng)從介電常數(shù)較低的膜注入電子時，不能抑制泄漏電流。這是因?yàn)椋瑢⒏唠妶鍪┘拥降徒殡姵?shù)膜上，并且，電子隧穿(tunnel through)低介電常數(shù)膜的三角電位(triangular potential)，這使電流直接流入兩層互聚絕緣膜，而不受高介電常數(shù)膜的影響。
圖3A-3C表示示意性地解釋上述概念的帶圖。由于在寫操作和擦除操作中將正的和負(fù)的高電場施加到互聚絕緣膜，因此必須抑制正的和負(fù)的泄漏特性。但是，在兩層結(jié)構(gòu)中，由于泄漏電流在正電場和負(fù)電場中的一個中總可以增加，因此抑制泄漏電流的效果不充分。
特別地，假定在控制柵(CG)和浮柵(FG)之間放置絕緣膜(I1)和絕緣膜(I2)。當(dāng)CG側(cè)是負(fù)(-)時，如圖3A所示通過I1和I2的勢壘抑制泄漏電流。當(dāng)CG側(cè)是正(+)并低于低電場時，如圖3B中所示通過I1和I2抑制泄漏電流。但是，當(dāng)CG側(cè)是正(+)并低于高電場時，如圖3C所示I2沒有起勢壘的作用。因此，當(dāng)CG側(cè)是正(+)并低于高電場時，不能得到兩層結(jié)構(gòu)的優(yōu)點(diǎn)。
為了克服這個問題，發(fā)明人想到將使用兩種或更多種類型的高介電膜并具有三層或更多層的層疊結(jié)構(gòu)的高介電層疊結(jié)構(gòu)用作互聚絕緣膜。該結(jié)構(gòu)由高介電膜A、B和C的層疊層構(gòu)成。高介電膜A、B、C的介電常數(shù)分別是ε1、ε2、ε3，勢壘高度是1、2、3，氧化物膜等同膜厚是EOT1、EOT2、EOT3。高介電膜A的材料與高介電膜C相同。因此，ε1＝ε3，1＝3，EOT1＝EOT3。
圖4A-4C示意地表示這種情況下的帶圖。在三層結(jié)構(gòu)的情況下，期望泄漏電流在正電場和負(fù)電場中都得到抑制。特別地，當(dāng)CG側(cè)是負(fù)(-)時，如圖4A所示由勢壘I3以及勢壘I1和I2抑制泄漏電流。當(dāng)CG側(cè)是正(+)并低于低電場時，如圖4B所示由I3以及I1和I2抑制泄漏電流。當(dāng)CG側(cè)是(+)并低于高電場時，如圖4C所示I1和I3起勢壘的作用，這樣產(chǎn)生抑制泄漏電流的效果。這里，使I1等于I3，可以實(shí)現(xiàn)關(guān)于厚膜方向?qū)ΨQ的絕緣膜結(jié)構(gòu)，使得不管CG側(cè)是正(+)還是負(fù)(-)，都可以用相同的勢壘結(jié)構(gòu)有效地抑制泄漏電流。
作為具體例子，圖5-8示出使用氧化鋁膜和氧化鉿膜時正電場和負(fù)磁場中的膜中的泄漏電流的計算結(jié)果。氧化鉿膜被用作下層，氧化鋁膜被用作上層。然后，當(dāng)上層上的柵電極是正和負(fù)時，進(jìn)行計算。該膜的介電常數(shù)和勢壘高度與上面解釋的膜相同。在計算中，使用的有效質(zhì)量為0.46，溫度為85℃?？偟难趸锬さ韧ず窆潭?nm。圖5和圖6表示將負(fù)(-)電場施加到CG側(cè)的情況。圖7和圖8表示將正(-)電場施加到CG側(cè)的情況。圖5和圖7以氧化鋁的成分(0-100％)的形式表示柵電場中的泄漏電流。圖6和圖8在橫坐標(biāo)上表示氧化鋁等同膜厚所占的總的等同膜厚(7nm)的百分比。
從圖6的結(jié)果可以看出，當(dāng)將負(fù)電場施加到CG側(cè)(柵-)時，在90％或更低的氧化鋁膜的情況下可以實(shí)現(xiàn)所需的泄漏程度。相反，從圖8的結(jié)果可以看出，當(dāng)將正電場施加到CG側(cè)(柵+)時，只有氧化鋁膜在總的膜厚中的百分比是百分之幾或更低時，才可以抑制泄漏電流，因此泄漏電流取決于電場是正還是負(fù)。上層和下層互換的情況對應(yīng)于電場的方向互換的情況。
圖9-12表示在三層層疊結(jié)構(gòu)的情況下的計算結(jié)果。圖9和圖10表示氧化鉿膜垂直地夾在氧化鋁膜之間的情況。相反，圖11和圖12表示在假定上層的膜厚和下層的膜厚恒定時氧化鋁膜垂直地夾在氧化鉿膜之間的情況。在這種情況下，總的氧化物膜等同膜厚也固定為7nm。
從這些圖中可以看出，當(dāng)鉿垂直地夾在氧化鋁膜之間時，僅當(dāng)總的上下氧化鋁膜是7％或更低時，泄漏電流才滿足要求。另一方面，當(dāng)氧化鋁膜垂直地夾在氧化鉿膜之間時，僅當(dāng)氧化鋁膜的百分比是70％或更低時，泄漏電流才滿足要求。
如上所述，即使使用泄漏電流在正電場或負(fù)電場中增加的兩種類型的膜的組合，也可以通過使用三層結(jié)構(gòu)，抑制正電場和負(fù)電場的每一個中的泄漏電流。即，可以組合一個膜的較高的介電常數(shù)和另一個膜的較高的勢壘高度，即，兩個膜的優(yōu)點(diǎn)。另外，兩種或更多種類型的膜的層疊層膜使得不僅可以抑制氧化鉿膜中出現(xiàn)結(jié)晶(crystallization)，也可以抑制由結(jié)晶導(dǎo)致的泄漏電流。并且，可抑制泄漏電流的成分的區(qū)域根據(jù)三層結(jié)構(gòu)中的組合而不同。從這一點(diǎn)上可以看出，存在三層的最佳膜厚比的最佳條件范圍。
為了通過增加物理膜厚降低泄漏電流，第一和第二高介電膜厚必須具有8或更高的介電常數(shù)。從組合一個膜的較高的介電常數(shù)和另一個膜的較高的勢壘高度即兩個膜的優(yōu)點(diǎn)的角度，要求第一高介電膜應(yīng)具有相對較高的勢壘高度，且第二高介電膜應(yīng)具有比第一高介電膜足夠高的介電常數(shù)，雖然其勢壘高度可能會較低。
以下，用本發(fā)明的實(shí)施例詳細(xì)解釋本發(fā)明。
(第一實(shí)施例)圖13是示意地表示根據(jù)本發(fā)明的第一實(shí)施例的非易失性半導(dǎo)體存儲器件的構(gòu)造的斷面圖。
在p型Si襯底10上，通過熱氧化通過隧道氧化物膜(或隧道絕緣膜11形成由多晶硅制成的浮柵電極12。然后，在浮柵電極12上，通過互聚絕緣膜(或電極間絕緣膜)13形成由多晶硅制成的控制柵電極14。這里，互聚絕緣膜13具有在氧化鋁膜(Al2O3)13a、13c之間夾有氧化鉿膜(HfO2)13b的三層結(jié)構(gòu)。氧化鉿膜13b的膜厚是30nm，各氧化鋁膜13a、13c是1nm。
圖14A-14D是用于解釋第一實(shí)施例的非易失性半導(dǎo)體存儲器件的制造步驟的斷面圖。圖14A-14C表示沿隧道寬度方向的MOSFET的斷面圖，圖14D表示沿隧道長度方向的MOSFET的斷面圖。該圖基于假定NAND單元由串聯(lián)的多個存儲單元構(gòu)成。另外，使用濺射方法作為形成多個高介電膜的方法。
首先，如圖14A所示，在p型Si襯底10的主面上形成隧道氧化物膜11、形成浮柵電極12的多晶硅膜、SiN膜21、TEOS膜22。然后，用光致抗蝕劑圖案23作為掩模，選擇性地蝕刻膜22、21、12、11。在該步驟中，蝕刻多晶硅膜，以沿字線方向在相鄰的各單元之間分開浮柵電極12。
特別地，當(dāng)在Si襯底10的表面上形成厚度為7.3nm的隧道氧化物膜11后，通過CVD技術(shù)在隧道氧化物膜11上形成厚度為60nm的形成浮柵電極12的多晶硅膜12。然后，在多晶硅膜上，通過LPCVD技術(shù)形成厚度為150nm的SiN膜21。在SiN膜上，使用TEOS通過LPCVD技術(shù)沉積厚度為150nm的SiO2膜22，然后進(jìn)行熱處理。然后，在SiO2膜22上，形成光致抗蝕劑圖案23。
然后，用光致抗蝕劑圖案23作為掩模，通過反應(yīng)離子蝕刻蝕刻SiO2膜22。然后，用SiO2膜22作為掩模，通過反應(yīng)離子蝕刻蝕刻SiN膜21。然后，用SiN膜21作為掩模，通過反應(yīng)離子蝕刻蝕刻形成浮柵電極12的多晶硅膜。然后，通過反應(yīng)離子蝕刻蝕刻隧道氧化物膜11。
然后，如圖14B所示，在用SiN膜21作為掩模選擇性地蝕刻襯底10從而制成元件隔離槽后，形成SiO2膜24，使得其被埋入槽中。更加具體而言，在通過CVD技術(shù)在襯底的整個表面上沉積SiO2膜24后，通過CMP技術(shù)蝕刻SiO2膜24，直到露出SiN膜21的表面。然后，通過濕蝕刻去除SiN膜21。
然后，如圖14C所示，通過后面解釋的濺射方法，沉積三層互聚絕緣膜13。在互聚絕緣膜13上，沉積厚度為200nm的形成控制柵電極14的多晶硅膜。
然后，如圖14D所示，使用掩模(未示出)，將制成控制柵電極14的多晶硅膜和浮柵電極12選擇性地蝕刻為字線圖案。然后，用例如40KeV的加速電壓將磷以2×1015cm-2的劑量離子注入到Si襯底10中，由此形成高雜質(zhì)濃度n+型源漏區(qū)15。這樣完成了NAND非易失性存儲單元。
在第一實(shí)施例中，按以下步驟形成互聚絕緣膜13。首先，要抑制低介電常數(shù)界面層的生長，進(jìn)行稀釋氫氟酸拋光的預(yù)處理。然后，根據(jù)條件，在表面上蒸鍍諸如鋁(Al)、氮化鈦(TiN)、鉬(Mo)或鎢(W)的金屬。
然后，使用如圖15中所示的濺射裝置，通過濺射技術(shù)在預(yù)處理的襯底上形成互聚絕緣膜。特別地，將表面上沉積作為浮柵電極的多晶硅膜的試樣(specimen)31引入濺射裝置的室32內(nèi)，并將其定位在環(huán)形燈加熱器33之上。放置多個靶(target)34、35，使其到試樣31的傾角為45°，同時對其進(jìn)行設(shè)置。例如，使用氧化鋁膜作為靶34，使用氧化鉿膜作為靶35。
在本實(shí)施例中，當(dāng)使用氧化鋁膜靶和氧化鉿膜靶時，可以通過使用諸如鋁靶或鉿靶的金屬靶的濺射方法和氧的氧化反應(yīng)，形成各個膜。另外，可以通過使用預(yù)合金化的一種或更多種類型的HfAlOx靶，形成各個膜。作為替代方案，可以在氧氣氣氛中形成各個膜。
并且，可以在使用單個靶形成膜的過程中控制環(huán)境氣體流速，形成具有不同成分的層疊結(jié)構(gòu)。并且，除了具有三種或更多種類型的不同成分的層疊結(jié)構(gòu)，可以形成成分連續(xù)變化的膜結(jié)構(gòu)。
圖19表示用作在第一實(shí)施例中形成的互聚絕緣膜的高介電膜中的泄漏電流的估算結(jié)果。圖19還表示氧化鋁膜和氧化鉿膜的兩層結(jié)構(gòu)。從圖19可以看出，在兩層結(jié)構(gòu)的情況下，在負(fù)電場中泄漏電流得到抑制，但在正電場中泄漏電流急劇增加。相反，當(dāng)形成具有三層結(jié)構(gòu)的互聚絕緣膜時，不管電場是正還是負(fù)，泄漏電流都得到抑制。
并且，驗(yàn)證了使用層疊結(jié)構(gòu)使氧化鉿膜的結(jié)晶溫度升高，這樣抑制了結(jié)晶。圖20和21表示這些效果。圖20表示氧化鉿膜的單層結(jié)構(gòu)的斷面的顯微照片。圖21表示氧化鋁膜/氧化鉿膜/氧化鋁膜的三層結(jié)構(gòu)的斷面的顯微照片。在氧化鉿膜的單層的情況下，觀察到如圖20所示的由結(jié)晶導(dǎo)致的表面粗糙現(xiàn)象。但是，如圖21所示，使用氧化鋁膜的三層層疊結(jié)構(gòu)明顯抑制了表面粗糙現(xiàn)象。
在鉿濃度梯度和鋁濃度梯度對稱的膜的情況下，也驗(yàn)證了在正電場和負(fù)電場中該膜中的泄漏電流都得到抑制，并且結(jié)晶溫度升高。
根據(jù)第一實(shí)施例，在具有層疊柵構(gòu)造的非易失性半導(dǎo)體存儲器件中，形成互聚絕緣膜，以使其具有氧化鋁膜和氧化鉿膜的層疊結(jié)構(gòu)，即，由氧化鉿膜夾在氧化鋁膜之間構(gòu)成的三層結(jié)構(gòu)。該三層結(jié)構(gòu)使得可以組合氧化鉿膜的較高的介電常數(shù)和氧化鋁膜的較高的勢壘高度，即，組合兩種膜的優(yōu)點(diǎn)。這使得在正的和負(fù)的高電場中都使泄漏電流降低，并使在從低電場到高電場的較寬的高電場區(qū)中，都使泄漏電流得到抑制，在單個高介電膜中這是很困難的。結(jié)果，可以有助于實(shí)現(xiàn)具有良好的漏特性并可以應(yīng)付將來的小型化的高可靠性的非易失性半導(dǎo)體存儲器件。
并且，在第一實(shí)施例中，在氧化鋁膜13a、13b之間夾有氧化鉿膜13b，并且在互聚絕緣膜13的頂端和底端與多晶硅電極12、14接觸的部分由氧化鋁膜制成。因此，互聚絕緣膜13不會與多晶硅電極12、14發(fā)生反應(yīng)。另外，互聚絕緣膜13中的氧化鋁膜的總的膜厚的百分比為約6％，滿足產(chǎn)生充分的泄漏電流降低效果的圖8中所示的7％或更低的條件。
(第二實(shí)施例)在第一實(shí)施例中，通過使用濺射裝置形成互聚絕緣膜，但也可以以類似的方式用ALD裝置形成互聚絕緣膜。
在本發(fā)明的第二實(shí)施例中，可以如圖16所示形成這樣一種多層結(jié)構(gòu)，即，在浮柵電極12上，通過在原子層水平重復(fù)膜形成和氧化工藝，交替沉積氧化鋁膜61和氧化鉿膜62。
并且，如圖17所示，當(dāng)在原子層水平重復(fù)膜形成和氧化工藝時，沉積氧化鋁膜61特定的次數(shù)，然后沉積氧化鉿膜62特定的次數(shù)，然后沉積氧化鋁膜61特定的次數(shù)。作為這些沉積過程的結(jié)果，基本形成三層層疊結(jié)構(gòu)。
即使具有這種構(gòu)造，也可以組合氧化鉿膜62的較高的介電常數(shù)和氧化鋁膜61的較高的勢壘高度，即，組合兩種膜的優(yōu)點(diǎn)，由此產(chǎn)生與第一實(shí)施例相同的效果。
(第三實(shí)施例)在第一和第二實(shí)施例中，互聚絕緣膜具有層疊結(jié)構(gòu)，但可以使用成分連續(xù)變化的膜作為互聚絕緣膜。
特別地，如圖18所示，通過使用ALD裝置，以特定的比例形成氧化鋁膜和氧化鉿膜。在形成膜的過程中改變鋁(Al)與鉿(Hf)的比，這使得可以連續(xù)變化沿膜厚方向的膜中的濃度。特別地，通過使用ALD裝置在原子水平形成該膜，這樣實(shí)現(xiàn)成分基本連續(xù)變化的HfAlOx膜63。另外，使用CVD裝置可以形成類似的互聚絕緣膜。
即使使用這種構(gòu)造，也可以組合氧化鉿膜的較高的介電常數(shù)和氧化鋁膜的較高的勢壘高度，即，組合兩種膜的優(yōu)點(diǎn)，由此產(chǎn)生與第一由發(fā)明人進(jìn)行的試驗(yàn)表明，如果浮柵電極12和控制柵電極14的各界面上的鋁濃度是70％或更高，并且HfAlOx膜63中的平均鉿濃度是30％或更高，則得到良好的泄漏電流特性。
(變更方式)本發(fā)明不限于以上實(shí)施例。在這些實(shí)施例中，在氧化鋁膜之間夾有氧化鉿膜，但可以在氧化鉿膜之間夾有氧化鋁膜。在這種情況下，如圖12所示，氧化鋁膜的膜厚百分比可以較大為70％或更低，這樣更容易增加設(shè)計余量。
在這些實(shí)施例中，形成具有層疊結(jié)構(gòu)或允許成分連續(xù)變化的電極間絕緣膜，但可以代替柵間絕緣膜形成具有這種構(gòu)造的隧道絕緣膜。隧道絕緣膜可以形成為，具有三層或更多層的層疊結(jié)構(gòu)或具有與膜厚方向?qū)ΨQ的膜內(nèi)濃度梯度的結(jié)構(gòu)，這些結(jié)構(gòu)產(chǎn)生與上述實(shí)施例相同的效果。并且，電極間絕緣膜和隧道絕緣膜都可以形成為具有層疊結(jié)構(gòu)或允許其成分連續(xù)變化。使用這種膜，可望得到更好的泄漏電流降低效果。當(dāng)將本發(fā)明的層疊層膜同時應(yīng)用于電極間絕緣膜和隧道絕緣膜時，隧道絕緣膜應(yīng)具有通過在介電常數(shù)的基礎(chǔ)上將膜厚轉(zhuǎn)換為氧化硅膜的膜厚得到的6nm或更薄的等同膜厚，并且，電極間絕緣膜應(yīng)具有通過在介電常數(shù)的基礎(chǔ)上將膜厚轉(zhuǎn)換為氧化硅膜的膜厚得到的10nm或更薄的等同膜厚。
并且，構(gòu)成電極間絕緣膜或隧道絕緣膜的層疊結(jié)構(gòu)膜不限于氧化鋁膜或氧化鉿膜。例如，可以使用氧化釔膜、氧化鋯膜、氧化鉭膜、氧化鈦膜或氧化鑭膜。并且，本發(fā)明不限于兩種類型的這種高介電膜。例如，可以在頂端相互層疊三種或更多種類型的高介電膜。
另外，當(dāng)連續(xù)改變高介電膜的成分時，構(gòu)成該膜的元素不限于第三實(shí)施例中所述的材料。這些元素只須包含氧(O)和以下金屬元素的至少兩種鋁(Al)、鉿(Hf)、釔(Y)、鋯(Zr)、鉭(Ta)、鈦(Ti)、鑭(La)和硅(Si)。
本領(lǐng)域技術(shù)人員產(chǎn)很容易想到其它優(yōu)點(diǎn)和變更方式。因此，更寬方面的本發(fā)明不限于這里給出和說明的特定細(xì)節(jié)和典型的實(shí)施例。因此，在不背離由所附的權(quán)利要求書和它們的等同物規(guī)定的一般發(fā)明概念的精神或范圍的情況下，可以進(jìn)行各種修改。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含通過隧道絕緣膜在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成的浮柵電極；在所述浮柵電極上形成并由由兩種或更多種類型的高介電材料形成的三層或更多層的層疊結(jié)構(gòu)膜形成的電極間絕緣膜；和通過所述電極間絕緣膜在所述浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在所述襯底的所述主面上形成，所述柵電極部分設(shè)置在所述源區(qū)和漏區(qū)之間。
2.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜由至少一個介電常數(shù)為8或更高的第一高介電膜和至少一個介電常數(shù)比所述第一高介電膜高且勢壘高度比所述第一高介電膜低的第二高介電膜的層疊膜形成。
3.根據(jù)權(quán)利要求2的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有所述第一高介電膜夾在均由所述第二高介電膜形成的兩個第二高介電膜之間的結(jié)構(gòu)。
4.根據(jù)權(quán)利要求2的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有所述第二高介電膜夾在均由所述第一高介電膜形成的兩個第一高介電膜之間的結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜由氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鉭膜、氧化鈦膜和氧化鑭膜中的至少兩個的層疊膜形成。
6.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有氧化鋁膜夾在氧化鉿膜之間的層疊結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6的非易失性半導(dǎo)體存儲器件，其中，所述氧化鋁膜的厚度為整個膜厚的70％或更低。
8.根據(jù)權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有氧化鉿膜夾在氧化鋁膜之間的層疊結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8的非易失性半導(dǎo)體存儲器件，其中，所述氧化鋁膜的總體膜厚為所述層疊結(jié)構(gòu)膜的整個膜厚的7％或更低。
10.一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成并由兩種或更多種類型的高介電材料的三層或更多層的層疊結(jié)構(gòu)膜形成的隧道絕緣膜；在所述隧道絕緣膜上形成的浮柵電極；和通過電極間絕緣膜在浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在所述襯底的所述主面上形成，所述柵電極部分設(shè)置在所述源區(qū)和漏區(qū)之間。
11.根據(jù)權(quán)利要求10的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜由至少一個介電常數(shù)為8或更高的第一高介電膜和至少一個介電常數(shù)比所述第一高介電膜高且勢壘高度比所述第一高介電膜低的第二高介電膜的層疊膜形成。
12.根據(jù)權(quán)利要求11的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有所述第一高介電膜夾在均由所述第二高介電膜形成的兩個第二高介電膜之間的結(jié)構(gòu)。
13.根據(jù)權(quán)利要求11的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有所述第二高介電膜夾在均由所述第一高介電膜形成的兩個第一高介電膜之間的結(jié)構(gòu)。
14.根據(jù)權(quán)利要求10的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜由氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鉭膜、氧化鈦膜和氧化鑭膜中的至少兩個的層疊膜形成。
15.根據(jù)權(quán)利要求10的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有氧化鋁膜夾在氧化鉿膜之間的層疊結(jié)構(gòu)。
16.根據(jù)權(quán)利要求15的非易失性半導(dǎo)體存儲器件，其中，所述氧化鋁膜的厚度為整個膜厚的70％或更低。
17.根據(jù)權(quán)利要求10的非易失性半導(dǎo)體存儲器件，其中，所述層疊結(jié)構(gòu)膜具有氧化鉿膜夾在氧化鋁膜之間的層疊結(jié)構(gòu)。
18.根據(jù)權(quán)利要求17的非易失性半導(dǎo)體存儲器件，其中，所述氧化鋁膜的總體膜厚為所述層疊結(jié)構(gòu)膜的整個膜厚的7％或更低。
19.一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含通過隧道絕緣膜在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成的浮柵電極；由包含沿膜厚方向連續(xù)變化并對稱分布的至少兩種類型的金屬元素和氧(O)的高介電膜形成的電極間絕緣膜；和在所述電極間絕緣膜上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在所述襯底的所述主面上形成，所述柵電極部分設(shè)置在所述源區(qū)和漏區(qū)之間。
20.根據(jù)權(quán)利要求19的非易失性半導(dǎo)體存儲器件，其中，所述高介電膜包含選自鋁(Al)、鉿(Hf)、釔(Y)、鋯(Zr)、鉭(Ta)、鈦(Ti)、鑭(La)和硅(Si)的至少兩種的金屬元素。
21.一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分包含在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成并由包含沿膜厚方向連續(xù)變化并對稱分布的至少兩種類型的金屬元素和氧(O)的高介電膜形成的隧道絕緣膜；在所述隧道絕緣膜上形成的浮柵電極；和通過電極間絕緣膜在所述浮柵電極上形成的控制柵電極；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在所述襯底的所述主面上形成，所述柵電極部分設(shè)立在所述源區(qū)和漏區(qū)之間。
22.根據(jù)權(quán)利要求21的非易失性半導(dǎo)體存儲器件，其中，所述高介電膜包含選自鋁(Al)、鉿(Hf)、釔(Y)、鋯(Zr)、鉭(Ta)、鈦(Ti)、鑭(La)和硅(Si)的至少兩種的金屬元素。
全文摘要
提供一種非易失性半導(dǎo)體存儲器件，該非易失性半導(dǎo)體存儲器件包括柵電極部分，該柵電極部分由通過隧道絕緣膜在第一導(dǎo)電類型的半導(dǎo)體襯底的主面上形成的浮柵電極、在浮柵電極上形成并由兩種或更多種類型的高介電材料形成的三層或更多層的層疊結(jié)構(gòu)膜形成的電極間絕緣膜、和通過電極間絕緣膜在浮柵電極上形成的控制柵電極構(gòu)成；和第二導(dǎo)電類型的源區(qū)和漏區(qū)，該源區(qū)和漏區(qū)在襯底的主面上形成，使得在源區(qū)和漏區(qū)之間配置柵電極部分。
文檔編號H01L29/792GK1713386SQ20051007795
公開日2005年12月28日 申請日期2005年6月15日 優(yōu)先權(quán)日2004年6月15日
發(fā)明者奈良明子, 小池正浩, 三谷祐一郎 申請人:株式會社東芝