專利名稱：功率集成電路及其靜電放電(esd)防護(hù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率集成電路(Power IC)，尤其涉及一種功率集成電路的靜電放電(ESD)防護(hù)裝置及防護(hù)方法。
背景技術(shù)：
靜電放電(Electrostatic Discharge，ESD)是造成大多數(shù)電子元件或電子系統(tǒng)受到過度電性應(yīng)力(Electrical Overstress，EOS)破壞的主要因素。這種破壞會導(dǎo)致半導(dǎo)體元件以及計(jì)算機(jī)系統(tǒng)等形成永久性的破壞，進(jìn)而影響集成電路(Integrated Circuits，ICs)的電路功能，使得電子產(chǎn)品無法正常工作。
在模擬功率集成電路中，由于電路的設(shè)計(jì)極為精簡，整體電路中所使用的電路元件很少，因此能夠用來設(shè)置ESD防護(hù)線路的位置本來就很少。
由于模擬式功率集成電路的輸出腳位通常連接于具有大電流驅(qū)動能力的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOS)，因此，一般并不會將ESD防護(hù)線路直接設(shè)置于該輸出腳位；這是因?yàn)镋SD防護(hù)線路的電流驅(qū)動能力相較于輸出腳位的金屬氧化物半導(dǎo)體場效應(yīng)晶體管實(shí)在太小，若是靜電流產(chǎn)生時(shí)會直接流入具有大電流驅(qū)動能力的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的所在路徑，因此在模擬式功率集成電路的輸出腳位接上ESD防護(hù)線路將是完全沒有作用的。
傳統(tǒng)上，由二極管(diode)所構(gòu)成的ESD防護(hù)線路是常用的手段；然而，在模擬式功率集成電路中卻不會使用這種結(jié)構(gòu)的ESD防護(hù)線路，而是直接利用具有大電流驅(qū)動能力的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的輸出腳位來當(dāng)作ESD防護(hù)線路。然而，這種作法的缺點(diǎn)如下(1)為了使得位于輸出腳位的金屬氧化物半導(dǎo)體場效應(yīng)晶體管具有良好的ESD防護(hù)能力，便必須在制作集成電路的同時(shí)針對制造過程參數(shù)作一些調(diào)整，也要加大金屬氧化物半導(dǎo)體場效應(yīng)晶體管的散熱面積，但這卻會使得整個芯片的面積增大；以及(2)由于必須加大位于輸出腳位的金屬氧化物半導(dǎo)體場效應(yīng)晶體管的散熱面積，因此很容易產(chǎn)生金屬氧化物半導(dǎo)體場效應(yīng)晶體管的寄生雙極型晶體管(BJT)路徑的效應(yīng)，使得靜電電流燒毀位于電流路徑末端的功率接腳(PowerPad)。
美國專利第6,775,112、5,485,109、5,334,928以及5,274,323號等案件所提出的技術(shù)都是針對功率集成電路的ESD防護(hù)能力所作的改善，然而其所能達(dá)到的改善效果也極為有限。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種功率集成電路，另一目的是提供該功率集成電路的靜電放電防護(hù)方法，將制造過程中可以產(chǎn)生的各種限流元件設(shè)置于功率集成電路的輸出端功率晶體管的功率接腳與接地端之間，以限制該輸出端功率晶體管的寄生雙極型晶體管效應(yīng)所產(chǎn)生的大電流，防止功率集成電路發(fā)生過大的靜電放電電流，提升功率集成電路的靜電放電防護(hù)能力。
基于本發(fā)明的一個目的，提供一種功率集成電路，包括一參考電壓源，用以提供一參考電壓；一誤差放大器，其反向輸入端連接于該參考電壓源，該誤差放大器用以根據(jù)該參考電壓而提供一誤差放大信號；一驅(qū)動電路，至少包含一第一功率晶體管(Power MOS)，該第一功率晶體管具有一功率接腳(Power Pad)，該驅(qū)動電路耦接于該誤差放大器的非反向輸入端及輸出端，并且該驅(qū)動電路基于該誤差放大信號而在該功率接腳提供一輸出；以及至少一限流元件，其一端連接于一地端(Ground)，另一端串聯(lián)連接于該功率接腳，該限流元件用以限制該第一功率晶體管的寄生雙極型晶體管(BJT)效應(yīng)的電流，以防止該功率集成電路發(fā)生過大的靜電放電(ESD)電流。
本發(fā)明所述的該功率集成電路，其中該功率集成電路為一調(diào)節(jié)器(Regulator)；該第一功率晶體管的柵極端(Gate)連接于該誤差放大器的輸出端，該第一功率晶體管的襯底(Substrate)連接于其源極端(Source)，該第一功率晶體管的漏極端(Drain)構(gòu)成該功率接腳；及/或該驅(qū)動電路還包括一第一電阻及一第二電阻，該第一電阻的一端連接于該功率接腳，其另一端連接于該誤差放大器的非反向輸入端及該第二電阻的一端，該第二電阻的另一端連接于該限流元件。
本發(fā)明所述的該功率集成電路，其中該功率集成電路為一檢測器(Detector)；該驅(qū)動電路還包括一第三電阻、一第四電阻、一第五電阻、一反相器及一第二功率晶體管；該誤差放大器的非反向輸入端連接于該第三電阻的一端及該第四電阻的一端，該第五電阻的一端連接于該第四電阻的另一端，該第五電阻的另一端連接于該限流元件；該反相器的輸入端連接于該誤差放大器的輸出端，該反相器的輸出端連接于該第一功率晶體管的柵極端；該第一功率晶體管的襯底連接于其源極端，該第一功率晶體管的漏極端構(gòu)成該功率接腳；及/或該第二功率晶體管的柵極端連接于該反相器的輸出端及該第一功率晶體管的柵極端，該第二功率晶體管的襯底連接于其源極端及該功率接腳，該第二功率晶體管的漏極端連接于該第三電阻及該第四電阻。
本發(fā)明所述的該功率集成電路，其中該限流元件為電阻。
本發(fā)明所述的該功率集成電路，其中該限流元件為柵極端連接于該地端的晶體管。
基于本發(fā)明的另一目的，提供一種功率集成電路的靜電放電防護(hù)方法，該功率集成電路至少包括一功率晶體管，該功率晶體管具有作為該功率集成電路的輸出端的一功率接腳，該靜電放電防護(hù)方法包括在一地端與該功率接腳之間提供至少一限流元件，以限制該功率晶體管的寄生雙極型晶體管效應(yīng)的電流，防止該功率集成電路發(fā)生過大的靜電放電電流。
本發(fā)明所述的該靜電放電防護(hù)方法，其中該功率集成電路為一調(diào)節(jié)器或一檢測器。
本發(fā)明所述的該靜電放電防護(hù)方法，其中該限流元件為電阻。
本發(fā)明所述的該靜電放電防護(hù)方法還包括以離子注入方式或以離子擴(kuò)散方式形成該電阻。
本發(fā)明所述的該靜電放電防護(hù)方法，其中該限流元件為柵極端連接于該地端的晶體管。


圖1是使用本發(fā)明靜電放電防護(hù)方法的功率集成電路一實(shí)施例的電路圖(調(diào)節(jié)器)；以及圖2是使用本發(fā)明靜電放電防護(hù)方法的功率集成電路另一實(shí)施例的電路圖(檢測器)。
圖中標(biāo)號說明10調(diào)節(jié)器11、21限流元件20檢測器Vref、VREF參考電壓源AMP誤差放大器REV反相器MOS、MOS’功率晶體管R1～R5電阻VIN輸入電壓VOUT功率接腳GND地端具體實(shí)施方式
(1)調(diào)節(jié)器(Regulator)的制作方法請參閱圖1，其為使用本發(fā)明靜電放電防護(hù)方法的功率集成電路一實(shí)施例的電路圖，其中功率集成電路為一調(diào)節(jié)器10。而調(diào)節(jié)器10包括參考電壓源Vref、誤差放大器AMP、功率晶體管MOS及電阻R1和R2所構(gòu)成的驅(qū)動電路、以及限流元件11。
在圖1中，誤差放大器AMP的反向輸入端連接于參考電壓源Vref以接收一參考電壓，非反向輸入端連接于電阻R1和R2的接點(diǎn)，輸出端則連接于功率晶體管MOS的柵極端(Gate)并根據(jù)該參考電壓而提供一誤差放大信號。
功率晶體管MOS的源極端(Source)連接于輸入電壓VIN，襯底(Substrate)連接于其源極端，其漏極端(Drain)則構(gòu)成輸出端VOUT的功率接腳(PowerPad)并連接于電阻R1的一端。
電阻R2的一端連接于電阻R1的另一端，電阻R2的另一端則連接于參考電壓源Vref及限流元件11。
本發(fā)明應(yīng)用在圖1的技術(shù)特征在地端GND通往功率接腳VOUT的路徑上連接至少一限流元件11，使得該限流元件11限制功率晶體管MOS的寄生雙極型晶體管(BJT)效應(yīng)所產(chǎn)生的大電流，以防止功率集成電路10產(chǎn)生過大的靜電放電(ESD)電流，同時(shí)也無須增加功率晶體管MOS的面積。其中，限流元件11可以是在集成電路制造過程中利用離子注入或擴(kuò)散所構(gòu)成的電阻元件，也可以是柵極端接地的晶體管元件。而限流元件11的位置是在地端GND附近通往功率接腳VOUT的路徑上。限流元件11的數(shù)目可以是一個或多個，只要每條地端GND附近通往功率接腳VOUT的路徑上都具有即可。
(2)檢測器(Detector)的制作方法請參閱圖2，其為使用本發(fā)明靜電放電防護(hù)方法的功率集成電路一實(shí)施例的電路圖，其中功率集成電路為一檢測器20。而檢測器20包括參考電壓源VREF、誤差放大器AMP、反相器REV、兩個功率晶體管MOS和MOS’以及電阻R3～R5所構(gòu)成的驅(qū)動電路、以及限流元件21。
在圖2中，誤差放大器AMP的反向輸入端連接于參考電壓源VREF以接收一參考電壓，非反向輸入端連接于電阻R3和R4的接點(diǎn)，輸出端則連接于反相器REV的輸入端并根據(jù)該參考電壓而提供一誤差放大信號，而反相器REV的輸出端則連接于兩個功率晶體管MOS和MOS’的柵極端。
功率晶體管MOS的源極端連接于功率晶體管MOS’的源極端、電阻R5及限流元件21，功率晶體管MOS的襯底連接于其源極端，其漏極端則構(gòu)成輸出端VOUT的功率接腳。而功率晶體管MOS’的漏極端則連接于電阻R4和R5的接點(diǎn)。
電阻R3的一端連接于輸入電壓VDD，另一端依序串聯(lián)連接于電阻R4及R5。
本發(fā)明應(yīng)用在圖2的技術(shù)特征也在地端GND通往功率接腳VOUT的路徑上連接至少一限流元件11，使得該限流元件21限制功率晶體管MOS的寄生雙極型晶體管(BJT)效應(yīng)所產(chǎn)生的大電流，以防止功率集成電路20產(chǎn)生過大的靜電放電電流，同時(shí)也無須增加功率晶體管MOS的面積。和第一實(shí)施例相同，限流元件21可以是在集成電路制造過程中利用離子注入或擴(kuò)散所構(gòu)成的電阻元件，也可以是柵極端接地的晶體管元件。而限流元件21的位置是在地端GND附近通往功率接腳VOUT的路徑上。限流元件21的數(shù)目可以是一個或多個，只要每條地端GND附近通往功率接腳VOUT的路徑上都具有即可。
綜上所述，本發(fā)明所提出的功率集成電路及其靜電放電防護(hù)方法，利用簡單的限流元件形成等效電阻串聯(lián)在功率接腳上，使得功率晶體管的寄生雙極型晶體管效應(yīng)路徑與限流元件所形成的電阻串聯(lián)，以限制通過該路徑的電流流量，防止靜電放電電流過大而燒毀功率接腳，可有效提升集成電路的靜電放電防護(hù)能力，同時(shí)也無須增加輸出端具大流驅(qū)動能力的晶體管的面積。
本發(fā)明可經(jīng)由本領(lǐng)域的技術(shù)人員進(jìn)行各種修改，且都不會超出所附權(quán)利要求所要保護(hù)的范圍。
權(quán)利要求
1.一種功率集成電路，包括一參考電壓源，用以提供一參考電壓；一誤差放大器，其反向輸入端連接于該參考電壓源，該誤差放大器用以根據(jù)該參考電壓而提供一誤差放大信號；一驅(qū)動電路，至少包含一第一功率晶體管，該第一功率晶體管具有一功率接腳，該驅(qū)動電路耦接于該誤差放大器的非反向輸入端及輸出端，并且該驅(qū)動電路基于該誤差放大信號而在該功率接腳提供一輸出；以及至少一限流元件，其一端連接于一地端，另一端串聯(lián)連接于該功率接腳，所述限流元件用以限制該第一功率晶體管的寄生雙極型晶體管效應(yīng)的電流，以防止該功率集成電路發(fā)生過大的靜電放電電流。
2.如權(quán)利要求1所述的功率集成電路，其中該功率集成電路為一調(diào)節(jié)器；該第一功率晶體管的柵極端連接于該誤差放大器的輸出端，該第一功率晶體管的襯底連接于其源極端，該第一功率晶體管的漏極端構(gòu)成該功率接腳；及/或該驅(qū)動電路還包括一第一電阻及一第二電阻，該第一電阻的一端連接于該功率接腳，其另一端連接于該誤差放大器的非反向輸入端及該第二電阻的一端，該第二電阻的另一端連接于所述限流元件。
3.如權(quán)利要求1所述的功率集成電路，其中該功率集成電路為一檢測器；該驅(qū)動電路還包括一第三電阻、一第四電阻、一第五電阻、一反相器及一第二功率晶體管；該誤差放大器的非反向輸入端連接于該第三電阻的一端及該第四電阻的一端，該第五電阻的一端連接于該第四電阻的另一端，該第五電阻的另一端連接于所述限流元件；該反相器的輸入端連接于該誤差放大器的輸出端，該反相器的輸出端連接于該第一功率晶體管的柵極端；該第一功率晶體管的襯底連接于其源極端，該第一功率晶體管的漏極端構(gòu)成該功率接腳；及/或該第二功率晶體管的柵極端連接于該反相器的輸出端及該第一功率晶體管的柵極端，該第二功率晶體管的襯底連接于其源極端及該功率接腳，該第二功率晶體管的漏極端連接于該第三電阻及該第四電阻。
4.如權(quán)利要求1所述的功率集成電路，其中所述限流元件為電阻。
5.如權(quán)利要求1所述的功率集成電路，其中所述限流元件為柵極端連接于該地端的晶體管。
6.一種功率集成電路的靜電放電防護(hù)方法，該功率集成電路至少包括一功率晶體管，該功率晶體管具有作為該功率集成電路的輸出端的一功率接腳，該靜電放電防護(hù)方法包括在一地端與該功率接腳之間提供至少一限流元件，以限制該功率晶體管的寄生雙極型晶體管效應(yīng)的電流，防止該功率集成電路發(fā)生過大的靜電放電電流。
7.如權(quán)利要求6所述的靜電放電防護(hù)方法，其中該功率集成電路為一調(diào)節(jié)器或一檢測器。
8.如權(quán)利要求6所述的靜電放電防護(hù)方法，其中所述限流元件為電阻。
9.如權(quán)利要求8所述的靜電放電防護(hù)方法還包括以離子注入方式或以離子擴(kuò)散方式形成所述電阻。
10.如權(quán)利要求6所述的靜電放電防護(hù)方法，其中所述限流元件為柵極端連接于該地端的晶體管。
全文摘要
本發(fā)明提供一種功率集成電路及其靜電放電防護(hù)方法，包括參考電壓源；誤差放大器，其反向輸入端連接于該參考電壓源，用以根據(jù)該參考電壓提供誤差放大信號；驅(qū)動電路，至少包含第一功率晶體管，該第一功率晶體管具有功率接腳，該驅(qū)動電路耦接于該誤差放大器，并基于該誤差放大信號而在該功率接腳提供一輸出；以及至少一限流元件，其一端連接于地端，另一端串聯(lián)連接于該功率接腳。本發(fā)明將制造過程中產(chǎn)生的各種限流元件設(shè)置于該功率集成電路輸出端的該功率晶體管的功率接腳與接地端之間，以限制該輸出端功率晶體管的寄生雙極型晶體管效應(yīng)的電流，防止功率集成電路產(chǎn)生過大的靜電放電電流，從而提升功率集成電路的靜電放電防護(hù)能力。
文檔編號H01L23/60GK1881126SQ20051007794
公開日2006年12月20日 申請日期2005年6月15日 優(yōu)先權(quán)日2005年6月15日
發(fā)明者張?zhí)賹? 鄧志輝 申請人:盛群半導(dǎo)體股份有限公司