專利名稱：半導(dǎo)體元件及其制造方法與記憶體元件及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地是有關(guān)于改進(jìn)一p通道記憶體元件的程式化效率的方法，并且更具體地說，是有關(guān)于一方法，此方法是為含有次閘極的p通道非揮發(fā)性(non-volatile)記憶體元件，改進(jìn)其能帶至能帶穿隧引起的熱電子注入(band-to-band tunneling induced hot electron，BTBTHE)的效率。
背景技術(shù)：
用于非揮發(fā)性資訊儲存的記憶體元件已得到廣泛的應(yīng)用。這樣的記憶體元件的例子，包括只讀記憶體(read only memory，ROM)、可編程只讀記憶體(programmable ROM，PROM)、可抹除的可編程只讀記憶體(erasableprogrammable ROM，EPROM)，可電性抹除的可編程只讀記憶體(electrically erasable programmable ROM，EEPROM)，以及快閃可電性抹除的可編程只讀記憶體(flash EEPROM)?？扉W記憶體(flash memory)通常稱作快閃可電性抹除的可編程只讀記憶體，其可按資料塊為單位來抹除，而不是每次抹除一位元組。
快閃記憶體元件通常包括一個(gè)陣列的記憶胞，這些記憶胞排列成許多行和列。每個(gè)記憶胞包括金屬氧化物半導(dǎo)體(MOS)晶體管結(jié)構(gòu)，此結(jié)構(gòu)含有閘極、汲極、源極，以及界定在此汲極和源極之間的通道。此閘極對應(yīng)于一字元線，而此汲極或源極對應(yīng)于記憶體陣列的一位元線。傳統(tǒng)的快閃記憶體通常包括捕陷層(trapping layer)，它提供在此閘極和此通道之間。此捕陷層可以是浮動閘極，其由多晶硅(polysilicon)，或者例如硅氮化物(silicon.nitride)的電介質(zhì)所形成。當(dāng)此記憶胞的閘極、汲極，和源極被適當(dāng)?shù)仄珘簳r(shí)，電荷載體(電子或電洞)可被強(qiáng)制地穿過或注入到捕陷層中，而捕陷層則捕陷這些電荷載體。結(jié)果，此記憶胞就被程式化或被抹除了。此記憶胞可通過對其閘極、汲極，和源極施加不同的偏壓而讀取或抹除。

發(fā)明內(nèi)容
與本發(fā)明的實(shí)施例相一致，這里提供半導(dǎo)體元件，其包括具有第一傳導(dǎo)性型的半導(dǎo)體基板。此半導(dǎo)體基板包括第一擴(kuò)散區(qū)域、第二擴(kuò)散區(qū)域以及通道區(qū)域。其中第一擴(kuò)散區(qū)域具有第一傳導(dǎo)性型，而第二擴(kuò)散區(qū)域也具有第一傳導(dǎo)性型以及通道區(qū)域位于第一擴(kuò)散區(qū)域和第二擴(kuò)散區(qū)域之間。此半導(dǎo)體元件還包括控制閘極以及至少一次閘極(sub-gate)，控制閘極位于通道區(qū)域的上面，而至少一次閘極(sub-gate)，其位于第一和第二擴(kuò)散區(qū)域的上面。
與本發(fā)明的實(shí)施例相一致，這里也提供有記憶體元件，其包括具有第一傳導(dǎo)性型的半導(dǎo)體基板，還包括多個(gè)記憶胞，這些記憶胞排列成許多的行和許多的列，每一行對應(yīng)于多個(gè)字元線的其中之一，而每一列對應(yīng)于多個(gè)位元線的其中之一。每個(gè)記憶胞在此半導(dǎo)體基板中包括第一擴(kuò)散區(qū)域，其具有第一傳導(dǎo)性型，每個(gè)記憶胞在此半導(dǎo)體基板中也包括一第二擴(kuò)散區(qū)域，其也具有第一傳導(dǎo)性型，每個(gè)記憶胞還包括一通道區(qū)域，它作為此半導(dǎo)體基板的一部分，并位于此第一和第二擴(kuò)散區(qū)域之間，每個(gè)記憶胞還包括控制閘極，其位于這通道區(qū)域的上面，每個(gè)記憶胞也還包括至少一次閘極，其位于此第一和第二擴(kuò)散區(qū)域的上面，其中，此控制閘極連接到這些字元線中對應(yīng)的其中之一。此元件更包括多個(gè)第三擴(kuò)散區(qū)域，其具有一第二傳導(dǎo)性型，其中每條位元線包括其中兩個(gè)這些第三擴(kuò)散區(qū)域在相對應(yīng)位元線的末端。
與本發(fā)明的實(shí)施例相一致，這里也提供記憶胞的操作方法，此方法包括如下步驟的至少其中之一，即復(fù)位此記憶胞、抹除此記憶胞、程式化此記憶胞，以及讀取此記憶胞。此記憶胞是在n-半導(dǎo)體基板上而構(gòu)成，并在此半導(dǎo)體基板上包括第一n-擴(kuò)散區(qū)域以及第二n-擴(kuò)散區(qū)域，此記憶胞在此半導(dǎo)體基板中還包括一通道區(qū)域，其位于此第一n-擴(kuò)散區(qū)域以及此第二n-擴(kuò)散區(qū)域之間，此記憶胞還包括控制閘極，其位于通道區(qū)域的上面，此記憶胞也還包括至少一次閘極，其位于此第一和第二n-擴(kuò)散區(qū)域的上面，其中此第一和第二n-擴(kuò)散區(qū)域，具有比n-半導(dǎo)體基板更高的摻雜濃度。
與本發(fā)明的實(shí)施例相一致，這里也提供有一記憶體元件的操作方法，其中此記憶體元件是在n-半導(dǎo)體基板上構(gòu)成，并包括多個(gè)記憶胞，這些記憶胞排列成許多的行和許多的列，每一行對應(yīng)于多個(gè)字元線的其中之一，而每一列則對應(yīng)于多個(gè)位元線的其中之一。此方法包括如下操作的至少其中之一，即復(fù)位此記憶體元件、抹除此記憶體元件、程式化選中的記憶胞，以及讀取選中的記憶胞。每個(gè)記憶胞在此半導(dǎo)體基板上包括第一n-擴(kuò)散區(qū)域以及第二n-擴(kuò)散區(qū)域，此記憶胞還包括通道區(qū)域，其界定為此半導(dǎo)體基板的一部分，并位于此第一和第二n-擴(kuò)散區(qū)域之間，此記憶胞還包括控制閘極，其位于這通道區(qū)域的上面，此記憶胞也還包括至少一次閘極，其位于此第一和第二擴(kuò)散區(qū)域的上面，其中此第一和第二n-擴(kuò)散區(qū)域，具有比這半導(dǎo)體基板更高的摻雜濃度，并且其中每條字元線連接到同一行中的記憶胞的控制閘極。此記憶體元件也包括多個(gè)p+擴(kuò)散區(qū)域，其中每一條位元線在其對應(yīng)的末端，包括其中兩個(gè)這些p+擴(kuò)散區(qū)域。
與本發(fā)明的實(shí)施例相一致，這里更提供有一半導(dǎo)體元件的制造方法，此方法包括提供一半導(dǎo)體基板，其有第一傳導(dǎo)性型，此方法還包括在這半導(dǎo)體基板上構(gòu)成控制閘極，此方法也還包括通過離子注入(ionimplantation)，在此半導(dǎo)體基板上，構(gòu)成至少一擴(kuò)散區(qū)域，而此擴(kuò)散區(qū)域具有第一傳導(dǎo)性型，此方法還包括將這控制閘極用作為一遮罩，此方法也還包括在至少的一擴(kuò)散區(qū)域的上面構(gòu)成至少一次閘極。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1繪示p型記憶胞的結(jié)構(gòu)。
圖2繪示包括次閘極的記憶胞的結(jié)構(gòu)。
圖3A-3D說明圖2所示的記憶胞的操作。
圖4繪示記憶胞的結(jié)構(gòu)，此記憶胞與本發(fā)明的第一實(shí)施例相一致。
圖5A-5D說明圖4所示的記憶胞的操作。
圖6A繪示記憶體陣列的平面視圖，此記憶體陣列與本發(fā)明的第二實(shí)施例相一致。
圖6B繪示圖6A所示的記憶體陣列沿著線6B-6B’的橫截面視圖。
圖6C-6G說明圖6A和6B所示的記憶體陣列的操作，此記憶體陣列與本發(fā)明的第二實(shí)施例相一致。
圖7繪示記憶胞的橫截面視圖，此記憶胞與本發(fā)明的第三實(shí)施例相一致。
圖8A繪示記憶體陣列的平面視圖，此記憶體陣列與本發(fā)明的第四實(shí)施例相一致。
圖8B繪示圖8A所示的記憶體陣列沿著線8B-8B’的橫截面視圖。
圖9A-9E說明此記憶胞的制造方法，此記憶胞與本發(fā)明的第一實(shí)施例相一致。
100，200，400，700，4001，4002，4003，7001，7002，7003記憶胞102，202，402，702n型半導(dǎo)體基板104，106，704，706p型擴(kuò)散區(qū)域108，226，412，712通道區(qū)域110，210，416，714第一絕緣層112，212，418，716捕陷層114，214，420，718第二絕緣層116，216，422，724控制閘極104，106，204，206，404，406，602，604，704，706，802，804p+型擴(kuò)散區(qū)域
208，414閘極結(jié)構(gòu)218，424，702，722次閘極224，225反轉(zhuǎn)區(qū)域220，426電介質(zhì)222，428絕緣間隔228，229，430，432淺p型反轉(zhuǎn)區(qū)域230p型金屬氧化物半導(dǎo)體晶體管408，410，708，710n-擴(kuò)散區(qū)域434金屬氧化物半導(dǎo)體晶體管436元件隔離區(qū)域438光電阻材料式樣WL(WL1，WL2，WL3，…)字元線BL(BL1，BL2，BL3，…)，6B，6B’，8B，8B’位元線B1第一位元B2第二位元B3第三位元B4第四位元600，800記憶體陣列700多位元記憶胞720第一次閘極722第二次閘極416’第一氧化物層418’氮化物層420’第二氧化物層具體實(shí)施方式
以下，將對本發(fā)明的實(shí)施例作詳細(xì)的說明，并配合所附圖式對其例子作說明。只要可能，相同的參考標(biāo)號在全部的圖式中都始終指定相同的或類似的部分。
在采用電荷載體的穿隧方式而程式化和抹除操作的記憶體元件中，已證明電子穿隧方式比電洞穿隧方式更為有效。因此，由一p型金屬氧化物半導(dǎo)體晶體管構(gòu)成的一記憶胞，其采用能帶至能帶穿隧引起的熱電子注入(BTBTHE)，在程式化期間，這記憶胞通常比由一n型金屬氧化物半導(dǎo)體晶體管構(gòu)成的一記憶胞更快，并需要較少的電能。一個(gè)這樣的采用能帶至能帶穿隧引起的熱電子注入的一p型記憶體元件，在圖1作出說明。
圖1中，記憶胞100在n型半導(dǎo)體基板102上構(gòu)成，并包括有兩個(gè)p型擴(kuò)散區(qū)域104和106、一個(gè)位于擴(kuò)散區(qū)域104和106之間的通道區(qū)域108、第一絕緣層110、捕陷層112、第二絕緣層114，以及控制閘極116。記憶體元件100是p型金屬氧化物半導(dǎo)體晶體管，在其中，擴(kuò)散區(qū)域104和106分別起到此源極和汲極的作用。通過對控制閘極116、n型半導(dǎo)體基板102以及擴(kuò)散區(qū)域104和106施加適當(dāng)?shù)钠珘海娮涌纱┧磉M(jìn)入到捕陷層112，以及穿隧從捕陷層112出來，結(jié)果，記憶胞100就可被程式化或被抹除。
捕陷層112是由電介質(zhì)所構(gòu)成，比如硅氮化物。這樣，當(dāng)電子穿隧進(jìn)入到捕陷層112時(shí)，這些電子就變得相對的穩(wěn)定。通過控制在控制閘極116、源極104和汲極106上面的偏壓，就可能控制這些電子所穿隧進(jìn)入到捕陷層112的哪一部分。因此，捕陷層112可被分成兩部分，相鄰源極104的第一位元，以及相鄰汲極106的第二位元，每部分作為一位元資訊的儲存單位。此第一位元和第二位元可分別地被程式化、讀取，或一起抹除。例如，此第一位元可通過如下操作而被程式化，即對控制閘極116施加5伏特的電壓、對源極104施加-5伏特的電壓，以及對汲極106施加0伏特的電壓。
記憶胞100的擴(kuò)散區(qū)域104和106是p+區(qū)域，在記憶胞100的制造過程中，這些擴(kuò)散區(qū)域的形成可能難于控制。比如，當(dāng)通道108很短時(shí)，硼離子的側(cè)面擴(kuò)散(lateral diffusion of boron ions)可降低記憶胞100的性能。
為防止硼離子的側(cè)面擴(kuò)散，擴(kuò)散區(qū)域104和106可用由一次閘極控制的反轉(zhuǎn)區(qū)域而代替。圖2繪示記憶胞200的結(jié)構(gòu)，此記憶胞包括控制反轉(zhuǎn)區(qū)域的次閘極。
記憶胞200在n-半導(dǎo)體基板202上構(gòu)成，并包括有p+型擴(kuò)散區(qū)域204和206。記憶胞200包括多層閘極結(jié)構(gòu)208，其在半導(dǎo)體基板202上構(gòu)成。閘極結(jié)構(gòu)208位于擴(kuò)散區(qū)域204和206之間，并和此兩擴(kuò)散區(qū)域分隔開。閘極結(jié)構(gòu)208包括第一絕緣層210、捕陷層212、第二絕緣層214，以及控制閘極216。第一絕緣層210、捕陷層212，以及第二絕緣層214組成氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)結(jié)構(gòu)，其中第一絕緣層210包括硅二氧化物，捕陷層212包括硅氮化物，而第二絕緣層214包括硅二氧化物。控制閘極216可包括多晶硅、金屬、或金屬硅化物，或它們的組合。例如，控制閘極216可包括多晶硅和鎢硅化物(WSi)。
記憶胞200包括兩個(gè)反轉(zhuǎn)區(qū)域224和225以及通道區(qū)域226。反轉(zhuǎn)區(qū)域224界定為半導(dǎo)體基板202上位于閘極結(jié)構(gòu)208和擴(kuò)散區(qū)域204之間的部分，而反轉(zhuǎn)區(qū)域225界定為半導(dǎo)體基板202上位于閘極結(jié)構(gòu)208和擴(kuò)散區(qū)域206之間的部分，而通道區(qū)域226則界定為半導(dǎo)體基板202上位于反轉(zhuǎn)區(qū)域224和225之間的部分，即位于閘極結(jié)構(gòu)208的下面。
記憶胞200還包括次閘極218，其提供在位于反轉(zhuǎn)區(qū)域224和225以及閘極結(jié)構(gòu)208的上面。次閘極218包括多晶硅、金屬、或金屬硅化物，或它們的組合。次閘極218通過一層閘極電介質(zhì)220而和反轉(zhuǎn)區(qū)域224和225電性地絕緣，并通過絕緣間隔222而和閘極結(jié)構(gòu)208電性地絕緣。閘極電介質(zhì)220可包括氧化物。絕緣間隔222可包括氧化物或氧化物-氮化物-氧化物(ONO)層。
通過對次閘極218和半導(dǎo)體基板202施加適當(dāng)?shù)钠珘?，在反轉(zhuǎn)區(qū)域224和225中，可形成由反轉(zhuǎn)而產(chǎn)生的淺p型區(qū)域。例如，在圖3A，半導(dǎo)體基板202是接地的，而次閘極218被放射-10伏特的電壓。如果這金屬氧化物半導(dǎo)體結(jié)構(gòu)包括次閘極218、閘極電介質(zhì)220，而且半導(dǎo)體基板202有臨界電壓VT0(標(biāo)記為負(fù)的)，那么，當(dāng)在次閘極218上的偏壓比在半導(dǎo)體基板202上的偏壓低于一大于|VT0|的值時(shí)，反轉(zhuǎn)就會在反轉(zhuǎn)區(qū)域224和225中發(fā)生。在此情況下，電洞就在靠近n型半導(dǎo)體基板202的表面的反轉(zhuǎn)區(qū)域224和225之中積聚，而且淺p型區(qū)域228和229就形成了(圖3A)。依賴于對次閘極218和半導(dǎo)體基板202的偏壓，淺p型區(qū)域228和229里電洞的濃度可得以控制。特別地，對次閘極218更多的負(fù)偏壓，導(dǎo)致在p型區(qū)域228和229中較高的電洞濃度。
如圖3A所示，p型區(qū)域228和229以及閘極結(jié)構(gòu)208共同地組成p型金屬氧化物半導(dǎo)體晶體管230，其中淺p型區(qū)域228和229是金屬氧化物半導(dǎo)體晶體管230的源極和汲極。由于捕陷層212處在閘極結(jié)構(gòu)208里頭，因此金屬氧化物半導(dǎo)體晶體管230可用于儲存2個(gè)位元的資訊。例如，如圖3B所示，通過對控制閘極216施加高的負(fù)電壓，比如-20伏特，并將半導(dǎo)體基板202接地，就可以抹除或復(fù)位記憶胞200。作為抹除或重定的結(jié)果，金屬氧化物半導(dǎo)體晶體管230的臨界電壓可以例如是4伏特。如圖3C所示，記憶胞200中對應(yīng)于反轉(zhuǎn)區(qū)域228的第一位元，可通過如下操作而程式化，即對次閘極218偏壓到負(fù)電壓，比如-10伏特，對控制閘極216偏壓到正電壓，比如6伏特，對擴(kuò)散區(qū)域204偏壓到負(fù)電壓，比如-6伏特，并對擴(kuò)散區(qū)域206和半導(dǎo)體基板202都偏壓至例如是0伏特。在已程式化的狀態(tài)下，此金屬氧化物半導(dǎo)體晶體管230的臨界電壓可以例如是6伏特。如圖3D所示，記憶胞200的第一位元，可通過如下操作而讀取，即對次閘極218偏壓至例如是-10伏特，對控制閘極216偏壓至例如是5伏特，對擴(kuò)散區(qū)域204偏壓至例如是0伏特，并對擴(kuò)散區(qū)域206偏壓至例如是-1.6伏特，而對半導(dǎo)體基板202偏壓至例如是0伏特；并通過測量流過通道區(qū)域226的電流。在重定或抹除的狀態(tài)下(4伏特)，因?yàn)樵竭^控制閘極216和p型反轉(zhuǎn)區(qū)域228的偏壓，比這金屬氧化物半導(dǎo)體晶體管230的臨界電壓大，但在已程式化的狀態(tài)下(6伏特)，卻比后者小，因此，如果這記憶胞200的第一位元已被程式化，就可檢測到一電流，而如果這記憶胞200的第一位元未被程式化或處于重定模式，就檢測不到電流。此外，如果對擴(kuò)散區(qū)域228和229的偏壓在圖3C和圖3D轉(zhuǎn)換，記憶胞200的第二位元可分別地被程式化和讀取。
與本發(fā)明的第一實(shí)施例相一致，這里提供新穎的記憶體元件，和記憶胞200相比，在程式化的過程中，其有較高的熱電子注入效率。圖4繪示記憶胞400的結(jié)構(gòu)，它是與本發(fā)明的第一實(shí)施例相一致的記憶體元件。
記憶胞400在n型半導(dǎo)體基板402上構(gòu)成。半導(dǎo)體基板402包括有p+擴(kuò)散區(qū)域404和406，它們互相分隔開，基板402還包括有n-擴(kuò)散區(qū)域408和410，它們也互相分隔開。N-擴(kuò)散區(qū)域408和410與n-半導(dǎo)體基板402相比，具有較高的n型摻雜物濃度。N-擴(kuò)散區(qū)域408和410位于p+擴(kuò)散區(qū)域404和406之間，其中n-擴(kuò)散區(qū)域408鄰近p+擴(kuò)散區(qū)域404，而n-擴(kuò)散區(qū)域410鄰近p+擴(kuò)散區(qū)域406。通道區(qū)域412限定在n-擴(kuò)散區(qū)域408和410之間。
記憶胞400包括多層閘極結(jié)構(gòu)414，其在通道區(qū)域412上構(gòu)成。閘極結(jié)構(gòu)414包括第一絕緣層416、位于第一絕緣層416上面的捕陷層418、位于捕陷層418上面的第二絕緣層420，以及位于第二絕緣層420上面的控制閘極422。第一絕緣層416、捕陷層418，以及第二絕緣層420組成氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)，其中第一絕緣層416包括硅二氧化物，捕陷層418包括硅氮化物，而第二絕緣層420包括硅二氧化物。控制閘極422可包括多晶硅、金屬、或金屬硅化物，或它們的組合。例如，控制閘極422可包括多晶硅和鎢硅化物(WSi)的組合。
記憶胞400還包括次閘極424，其提供在n-擴(kuò)散區(qū)域408和410的上面。次閘極424包括多晶硅、金屬、或金屬硅化物，或它們的組合。次閘極424通過一層閘極電介質(zhì)426而和n-擴(kuò)散區(qū)域408和410電性地絕緣，并通過絕緣間隔428而和閘極結(jié)構(gòu)414電性地絕緣。閘極電介質(zhì)426可包括氧化物。絕緣間隔428可包括氧化物或氧化物-氮化物-氧化物(ONO)的氮化物。
通過對次閘極424和半導(dǎo)體基板402施加適當(dāng)?shù)钠珘海趎-擴(kuò)散區(qū)域408和410中，可形成淺p型區(qū)域。例如，在圖5A，半導(dǎo)體基板402是接地的，而次閘極424被偏壓到-10伏特的電壓。如果這金屬氧化物半導(dǎo)體結(jié)構(gòu)包括次閘極424、閘極電介質(zhì)426，而且n-擴(kuò)散區(qū)域408或410有一臨界電壓VTH(標(biāo)記為負(fù)的)，那么，當(dāng)在次閘極424上的偏壓比在半導(dǎo)體基板402上的偏壓低于一大于|VTH|的值時(shí)，反轉(zhuǎn)就會在n-擴(kuò)散區(qū)域408和410中發(fā)生，這發(fā)生在靠近閘極電介質(zhì)426以及n-擴(kuò)散區(qū)域408和410之間的接觸面，而且淺p型反轉(zhuǎn)區(qū)域430和432就形成了。
如圖5A所示，p型反轉(zhuǎn)區(qū)域430和432以及閘極結(jié)構(gòu)414組成了金屬氧化物半導(dǎo)體晶體管434，其中p型反轉(zhuǎn)區(qū)域430和432分別起到源極和汲極的作用。由于金屬氧化物半導(dǎo)體晶體管434包括捕陷層418，記憶胞400可作為2位元的記憶胞而運(yùn)作，其中兩個(gè)位元的資訊儲存在捕陷層418相對面的兩邊。記憶胞400的此運(yùn)作，將在下面詳細(xì)討論。
如圖5B所示，記憶胞400可通過對控制閘極422施加高的負(fù)電壓，比如-20伏特，并將半導(dǎo)體基板402接地，就可以抹除或復(fù)位記憶胞400。這使得一強(qiáng)的垂直電場橫過閘極結(jié)構(gòu)414而形成，在此電場下，電子從控制閘極422穿隧，經(jīng)過第二絕緣層420，進(jìn)入到捕陷層418中，并從捕陷層418，經(jīng)過第一絕緣層416，再進(jìn)入到半導(dǎo)體基板402中。當(dāng)動態(tài)的平衡達(dá)到時(shí)，記憶胞400就被復(fù)位了。在重定模式下，捕陷層418中電子的濃度可以是這樣一種情況，以致金屬氧化物半導(dǎo)體晶體管434的臨界電壓VTH-R是正的，比如4伏特。換句話說，當(dāng)沒有施加偏壓時(shí)，金屬氧化物半導(dǎo)體晶體管434是平靜的。
如圖5C所示，記憶胞400可通過如下操作而程式化，即對次閘極424偏壓到-10伏特，對控制閘極422偏壓到6伏特，對擴(kuò)散區(qū)域404偏壓到-6伏特，并對擴(kuò)散區(qū)域406和半導(dǎo)體基板402都偏壓到0伏特。這樣，n-擴(kuò)散區(qū)域408也可認(rèn)為被偏壓到0伏特。由于p型反轉(zhuǎn)區(qū)域430和432是導(dǎo)電的，因而p型反轉(zhuǎn)區(qū)域430和432也可認(rèn)為分別被偏壓到-6伏特和0伏特。從而，此位于p型反轉(zhuǎn)區(qū)域430和n-擴(kuò)散區(qū)域408之間的p-n接合被高反轉(zhuǎn)偏壓(-6伏特)，并且產(chǎn)生一縱深的空乏區(qū)(depletion junction)。電子穿遂橫過此縱深的空乏區(qū)，從p型區(qū)域430的價(jià)電子帶(valence band)，進(jìn)入到n-擴(kuò)散區(qū)域408的傳導(dǎo)帶。此能帶至能帶穿隧引起的熱電子注入(BTBTHE)，由于對擴(kuò)散區(qū)域406和404偏壓的不同而沿著通道區(qū)域412獲得能量，并由于對控制閘極422的正偏壓而產(chǎn)生的垂直電場，進(jìn)一步穿隧通過第一電介質(zhì)層416，進(jìn)入到捕陷層418中。這樣，當(dāng)記憶胞400在已程式化狀態(tài)時(shí)，在通道區(qū)域412中的電洞濃度，比記憶胞400在重定模式下要高，而且金屬氧化物半導(dǎo)體晶體管434在已程式化狀態(tài)下的臨界電壓VTH-P，比它在重定模式下的臨界電壓VTH-R要高。例如VTH-P大約在6～7伏特之間。
與本發(fā)明相一致，n-擴(kuò)散區(qū)域408和410比半導(dǎo)體基板402具有較高的摻雜濃度。因此，位于p型區(qū)域430和n-擴(kuò)散區(qū)域408之間的空乏區(qū)，在記憶胞200的此第一位元已程式化時(shí)，對比位于記憶胞200的p型區(qū)域228和n-半導(dǎo)體基板202之間的接合，有一較窄的寬度以及一較強(qiáng)的電場。因此，記憶胞400的這能帶至能帶穿隧引起的熱電子注入(BTBTHE)的注入效率和程式化效率，都比記憶胞200的這些效率要高。
如圖5D所示，記憶胞400可通過如下操作而讀取，即對次閘極424偏壓到，比如-10伏特，對控制閘極422偏壓到，比如5伏特，對擴(kuò)散區(qū)域404偏壓到，比如0伏特，對擴(kuò)散區(qū)域406偏壓到，比如-1.6伏特，并對半導(dǎo)體基板402偏壓到，比如0伏特，并通過測量流過通道區(qū)域412的一電流。由于VTH-R＜5伏特＜VTH-P，因此，如果記憶胞400已按照圖5所示的模式被程式化，就可檢測到電流，而如果記憶胞400未被程式化或處于重定模式，就檢測不到電流。
在圖5所示的偏壓模式下，那些加速的電子在p型反轉(zhuǎn)區(qū)域430的附近獲得它們大部分的能量，并穿遂通過第一電介質(zhì)層416，進(jìn)入到捕陷層418的左邊部分之中，這部分和p型反轉(zhuǎn)區(qū)域430相鄰接。結(jié)果，通道區(qū)域412左邊部分中的電洞濃度，比記憶胞400在重定模式時(shí)要高。換句話說，只是金屬氧化物半導(dǎo)體晶體管434的臨界電壓，受到圖5C所示的偏壓條件的影響。類似地，圖5D所示的偏壓條件，只允許作為確定金屬氧化物半導(dǎo)體晶體管434是否已經(jīng)在圖5C所示的偏壓條件下而被程式化。從而，記憶胞400就可能運(yùn)作而用以儲存兩位元的資訊，其中第一位元對應(yīng)于p型反轉(zhuǎn)區(qū)域430，而第二位元對應(yīng)于p型反轉(zhuǎn)區(qū)域432。此第一位元可如以上討論那樣被程式化或讀取，而這第二位元可通過分別轉(zhuǎn)換對圖5C和圖5D中的p型反轉(zhuǎn)區(qū)域430和432的偏壓而被程式化或讀取。
與本發(fā)明的第二實(shí)施例相一致，多個(gè)記憶胞400可排列而構(gòu)成記憶體陣列。圖6A是記憶體陣列600的平面視圖，它由多個(gè)記憶胞400(4001，4002，4003，…)而構(gòu)成，這些記憶胞排列成許多的行和許多的列，每一行對應(yīng)到一字元線WL(WL1，WL2，WL3，…)，每一列對應(yīng)到一位元線BL(BL1，BL2，BL3，…)。圖6B是記憶體陣列600沿著線6B-6B’的橫截面視圖。這些記憶胞400的閘極結(jié)構(gòu)414在同一行中是連接在一起的，并包括此對應(yīng)的字元線WL。每一位元線在其末端，包括有兩個(gè)p+型擴(kuò)散區(qū)域602和604，并在同一列中，包括有記憶胞400的n-擴(kuò)散區(qū)域408和410。如圖6A和6B所示，記憶體陣列600的所有記憶胞400共用一次閘極424。
圖6C-6G說明記憶體陣列600的運(yùn)作。圖6C中，記憶體陣列600通過如下操作而復(fù)位或抹除，即對字元線WL偏壓到負(fù)電壓，比如-18伏特，而半導(dǎo)體基板402則是接地的或偏壓到正電壓(沒有繪示)。位元線BL的擴(kuò)散區(qū)域602和604，以及次閘極424都是接地的。圖6D中，記憶胞4003的第一位元通過如下操作而程式化，即對應(yīng)字元線WL1偏壓到，比如6伏特，對應(yīng)位元線BL3的擴(kuò)散區(qū)域602偏壓至例如是-6伏特，對所有其他位元線BL的擴(kuò)散區(qū)域602，以及所有位元線BL的擴(kuò)散區(qū)域604都偏壓到例如是，比如0伏特，對所有其他字元線WL都偏壓到例如是，比如-5伏特，并對次閘極424偏壓到例如是，比如-10伏特。圖6E中，記憶胞4003的第二位元通過如下操作而程式化，即對應(yīng)字元線WL1偏壓到，比如6伏特，對應(yīng)位元線BL3的擴(kuò)散區(qū)域604偏壓至例如是到，比如-6伏特，對所有其他位元線BL的擴(kuò)散區(qū)域604，以及所有位元線BL的擴(kuò)散區(qū)域602都偏壓至例如是到，比如0伏特，對所有其他字元線WL都偏壓到例如是，比如-5伏特，并對次閘極424偏壓到例如是，比如-10伏特。在圖6F中，記憶胞4003的第一位元通過如下操作而讀取，即對應(yīng)字元線WL1偏壓到例如是，比如5伏特，對應(yīng)位元線BL3的擴(kuò)散區(qū)域604偏壓到例如是-2伏特，對所有其他位元線BL的擴(kuò)散區(qū)域604，以及所有位元線BL的擴(kuò)散區(qū)域602都偏壓到例如是0伏特，還有對所有其他字元線WL以及次閘極424都偏壓到例如是-5伏特，并測量(沒有繪示)對應(yīng)的位元線BL3的擴(kuò)散區(qū)域602和604之間的電流。圖6G中，記憶胞4003的第二位元通過如下操作而讀取，即對應(yīng)字元線WL1偏壓到例如是5伏特，對應(yīng)位元線BL3的擴(kuò)散區(qū)域602偏壓到例如是-2伏特，對所有其他位元線BL的擴(kuò)散區(qū)域602，以及所有位元線BL的擴(kuò)散區(qū)域604都偏壓到例如是0伏特，對所有其他字元線WL以及次閘極424都偏壓到例如是-5伏特，并測量(沒有繪示)對應(yīng)的位元線BL3的擴(kuò)散區(qū)域602和604之間的電流。
與本發(fā)明的第三實(shí)施例相一致，這里提供有多位元記憶胞(multi-bitmemory cell)。圖7繪示多位元記憶胞700，其在n-半導(dǎo)體基板702上構(gòu)成，并包括互相分隔開的p型擴(kuò)散區(qū)域704和706。半導(dǎo)體基板702也包括兩個(gè)n-擴(kuò)散區(qū)域708和710，它們互相分隔開，并位于p型擴(kuò)散區(qū)域704和706之間。N-擴(kuò)散區(qū)域708和710比n-半導(dǎo)體基板702具有較高濃度的n型摻雜劑。一個(gè)通道區(qū)域712界定在n-擴(kuò)散區(qū)域708和710之間。第一絕緣層714、捕陷層716以及第二絕緣層718順序地提供在半導(dǎo)體基板702上。第一絕緣層714可包括硅二氧化物，捕陷層716可包括硅氮化物，而第二絕緣層718可包括硅二氧化物。第一次閘極720在第二絕緣層718上構(gòu)成并位于n-擴(kuò)散區(qū)域708的上面。而第二次閘極722在第二絕緣層718上構(gòu)成并位于n-擴(kuò)散區(qū)域710的上面。次閘極720和722可包括多晶硅、金屬、或金屬硅化物，或它們的一組合?？刂崎l極724在第二絕緣層718上構(gòu)成，并位于第一次閘極720和第二次閘極722之間?？刂崎l極724可包括多晶硅、金屬、或金屬硅化物，或它們的組合。例如，控制閘極724可包括多晶硅和鎢硅化物(WSi)的組合。次閘極720和722通過絕緣間隔726電性地和控制閘極724絕緣。
如圖4和圖7所示，記憶胞700與記憶胞400有兩方面的不同第一，記憶胞400的閘極電介質(zhì)426現(xiàn)在被第一絕緣層714、捕陷層716，以及第二絕緣層718所代替；第二，次閘極424現(xiàn)在分成兩個(gè)次閘極720和722。以圖7所示的配置，記憶胞700可運(yùn)作用以儲存多于兩個(gè)位元的資訊。
一方面，第一位元B1可儲存在控制閘極724下面的捕陷層716的左邊部分，第二位元B2可儲存在控制閘極724下面的捕陷層716的右邊部分，第三位元B3可儲存在第一次閘極720下面的捕陷層716的左邊部分，第四位元B4可儲存在第一次閘極720下面的捕陷層716的右邊部分。至此，熟知本領(lǐng)域的技藝者，應(yīng)該會贊賞記憶胞700的運(yùn)作，即對記憶胞700的第一到第四位元的讀取、程式化，和抹除。例如，要讀取此第二位元B2，擴(kuò)散區(qū)域706被接地，擴(kuò)散區(qū)域704將偏壓到比如說-2伏特，控制閘極724偏壓到比如說3伏特，并且次閘極720和722都偏壓到比如是-5伏特。為對第三位元B3程式化，控制閘極724和第二次閘極722都偏壓到比如是-5伏特，第一次閘極720偏壓到比如是6伏特，擴(kuò)散區(qū)域704將偏壓到比如是-6伏特，而擴(kuò)散區(qū)域706則被接地。為抹除記憶胞700，將對控制閘極724、次閘極720以及722都施加高的負(fù)電壓，比如是-18伏特，而基板702則被接地或偏壓到正電壓。
與本發(fā)明的第四實(shí)施例相一致，多個(gè)記憶胞700(7001，7002，7003，…)可排列而構(gòu)成一記憶體陣列，例如圖8A和圖8B所示的記憶體陣列。圖8A是記憶體陣列800的平面視圖，而圖8B是記憶體陣列800沿著圖8A的線8B-8B’的橫截面視圖。如圖8A所示，記憶體陣列800有許多的行和許多的列，每一行對應(yīng)到一字元線WL(WL1，WL2，WL3，…)，每一列對應(yīng)到一位元線BL(BL1，BL2，BL3，…)。這些記憶胞700的控制閘極724在同一行中是連接在一起的，并包括此對應(yīng)的字元線WL。每一位元線在其末端，包括有兩個(gè)p+型擴(kuò)散區(qū)域802和804，并在同一列中，包括有記憶胞700的n-擴(kuò)散區(qū)域708和710。與記憶體陣列600不同，在記憶體陣列800同一列上的這些記憶胞700的次閘極720和722并不連接在一起。與記憶體陣列600相比，記憶體陣列800有較高的儲存密度。
與本發(fā)明的實(shí)施例相一致的記憶體元件，可采用典型的金屬氧化物半導(dǎo)體的制造技術(shù)。一種制造記憶胞400的方法，以圖9A-9C的繪示而描述。
首先，圖9A中，在元件隔離區(qū)域436(只繪示出其中之一)，比如淺溝道隔離形成之后，此隔離是用以界定各元件區(qū)域，然后第一氧化物層416’，氮化物層418’，以及第二氧化物層420’連續(xù)地沉淀在硅基板402上面。一層多晶硅或金屬沉淀在第二氧化物層420’的上面，并按式樣塑造以形成控制閘極422。
在圖9B，第一氧化物層416’，氮化物層418’，以及第二氧化物層420’被蝕刻，由此形成氧化物-氮化物-氧化物結(jié)構(gòu)，此結(jié)構(gòu)由第一氧化物層416，氮化物層418，以及第二氧化物層420所組成，并以控制閘極422作為一遮罩。從而，就形成了閘極結(jié)構(gòu)414。
在圖9C，執(zhí)行離子注入，由此在半導(dǎo)體基板402中形成n-擴(kuò)散區(qū)域408和410，并利用控制閘極422和此氧化物-氮化物-氧化物結(jié)構(gòu)作為一遮罩。如果需要，可采用比如光電阻材料(photoresist)式樣438的其他遮罩式樣。
在圖9D，在光電阻材料式樣438移動去后，一層氧化物沉淀下來，由此形成閘極電介質(zhì)426。而絕緣間隔428可同時(shí)形成?；蛘?，絕緣間隔428可在另一方法的步驟中，作為氮化物而形成。
在圖9E，一層多晶硅或金屬沉淀下來，并按式樣塑造以形成次閘極424，接著完成離子注入及其擴(kuò)散，由此形成p+擴(kuò)散區(qū)域404和406。
或者，n-擴(kuò)散區(qū)域408和410可在第一氧化物層416’、氮化物層418’，以及第二氧化物層420’被蝕刻之前形成。特別地，離子注入可利用控制閘極422作為一遮罩而執(zhí)行，而且這些離子可通過第一氧化物層416’、氮化物層418’，以及第二氧化物層420’注入到基板402中。
記憶胞700的制造方法是以上面描述的制造記憶胞400的方法相類似，熟知本領(lǐng)域的技藝者應(yīng)清楚此方法，因此將不在這對其描述。
與本發(fā)明的實(shí)施例相一致的記憶體元件，具有比傳統(tǒng)記憶體元件的優(yōu)勢，這是因?yàn)楹休^高n型摻雜劑濃度的n-擴(kuò)散區(qū)域產(chǎn)生在此半導(dǎo)體基板中，而p型反轉(zhuǎn)區(qū)域則產(chǎn)生在這些n-擴(kuò)散區(qū)域中，由此使得位于這些p型反轉(zhuǎn)區(qū)域和這些n-擴(kuò)散區(qū)域之間的空乏區(qū)是狹窄的，并具有一強(qiáng)的電場，以此把電子從p型反轉(zhuǎn)區(qū)域掃進(jìn)這些n-擴(kuò)散區(qū)域之中，從而提升熱電子的注入效率和程式化效率。同樣，在短通道金屬氧化物半導(dǎo)體中，與離子注入和硼擴(kuò)散(boron diffusion)相關(guān)的問題也消除了。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于其包括一半導(dǎo)體基板，具有一第一傳導(dǎo)性型，該半導(dǎo)體基板包括一第一擴(kuò)散區(qū)域，具有該第一傳導(dǎo)性型；一第二擴(kuò)散區(qū)域，具有該第一傳導(dǎo)性型；以及一通道區(qū)域，其位于該第一擴(kuò)散區(qū)域和該第二擴(kuò)散區(qū)域之間；一控制閘極，其位于該通道區(qū)域的上面；以及至少一次閘極，其位于該第一和第二擴(kuò)散區(qū)域的上面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的第一傳導(dǎo)性型是n型。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的第一擴(kuò)散區(qū)域和該第二擴(kuò)散區(qū)域，比該半導(dǎo)體基板具有較高的摻雜濃度。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其更包括一反轉(zhuǎn)區(qū)域，具有一第二傳導(dǎo)性型，其位于該第一和該第二擴(kuò)散區(qū)域的其中之一，其中該半導(dǎo)體基板更包括一第三擴(kuò)散區(qū)域，具有該第二傳導(dǎo)性型，其中該反轉(zhuǎn)區(qū)域連接至該第三擴(kuò)散區(qū)域，用以接收一電壓偏壓。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的控制閘極包括多晶硅、一金屬、或一金屬硅化物，或其一組合。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其更包括一第一絕緣層，位于該通道區(qū)域的上面；一捕陷層，在該第一絕緣層的上面；以及一第二絕緣層，在該捕陷層的上面，其中該控制閘極位于該第二絕緣層的上面。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的至少一次閘極，包括多晶硅、一金屬、或一金屬硅化物，或其一組合。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其更包括一閘極電介質(zhì)層，其位于該至少一次閘極以及該第一和第二擴(kuò)散區(qū)域之間。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其中所述的至少一次閘極，包括一次閘極，位于該第一擴(kuò)散區(qū)域、該第二擴(kuò)散區(qū)域，以及該控制閘極的上面。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于其更包括一第一絕緣層，位于該通道區(qū)域以及該第一和第二擴(kuò)散區(qū)域的上面；一捕陷層，在該第一絕緣層的上面；以及一第二絕緣層，在該捕陷層的上面，其中該至少一次閘極，包括一第一次閘極，位于該第一擴(kuò)散區(qū)域的上面，以及一第二次閘極位于該第二擴(kuò)散區(qū)域的上面，且其中該第一次閘極、該第二次閘極，以及該控制閘極都位于該第二絕緣層的上面。
11.一種記憶體元件，其特征在于其包括一半導(dǎo)體基板，具有一第一傳導(dǎo)性型；多個(gè)記憶胞，它們排列成多個(gè)行和多個(gè)列，每一行相對應(yīng)于多個(gè)字元線的其中之一，而每一列相對應(yīng)于多個(gè)位元線的其中之一，每個(gè)記憶胞包括一第一擴(kuò)散區(qū)域，具有該第一傳導(dǎo)性型在該半導(dǎo)體基板；一第二擴(kuò)散區(qū)域，具有該第一傳導(dǎo)性型在該半導(dǎo)體基板；一通道區(qū)域，作為該半導(dǎo)體基板的一部分，并位于該第一和第二擴(kuò)散區(qū)域之間，一控制閘極，其位于該通道區(qū)域的上面；以及至少一次閘極，其位于該第一和第二擴(kuò)散區(qū)域的上面，其中該控制閘極連接到相對應(yīng)的該些字元線的其中之一；以及多個(gè)第三擴(kuò)散區(qū)域，具有一第二傳導(dǎo)性型，其中每條位元線包括其中兩個(gè)該些第三擴(kuò)散區(qū)域在該相對應(yīng)位元線的末端。
12.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中所述的第一傳導(dǎo)性型是n型，以及該第二傳導(dǎo)性型是p型。
13.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞的該第一擴(kuò)散區(qū)域和該第二擴(kuò)散區(qū)域，比該半導(dǎo)體基板具有較高的摻雜濃度。
14.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中該些記憶胞的該些控制閘極包括多晶硅、一金屬、或一金屬硅化物，或其一組合。
15.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞更包括一第一絕緣層，位于該通道區(qū)域的上面；一捕陷層，在該第一絕緣層的上面；以及一第二絕緣層，在該捕陷層的上面，其中，該控制閘極位于該第二絕緣層的上面。
16.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中所述的記憶胞的該至少一次閘極，包括多晶硅、一金屬、或一金屬硅化物，或其一組合。
17.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞更包括一閘極電介質(zhì)層，其位于該至少一次閘極以及該第一和第二擴(kuò)散區(qū)域之間。
18.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞/的該至少的一次閘極，包括一次閘極，其位于該第一和第二擴(kuò)散區(qū)域的上面。
19.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中該些記憶胞中每一列的該些次閘極，都電性地相互連接，而且每個(gè)記憶胞能夠儲存兩個(gè)位元的資訊。
20.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每一列中相鄰的該些記憶胞，共用該至少一次閘極。
21.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中在同一位元線中相鄰的該些記憶胞，共用該第一和第二擴(kuò)散區(qū)域的其中之一。
22.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞更包括一第一絕緣層，位于該通道區(qū)域以及該第一和第二擴(kuò)散區(qū)域的上面；一捕陷層，在該第一絕緣層的上面；以及一第二絕緣層，在該捕陷層的上面，其中該至少一次閘極，包括位于該第一擴(kuò)散區(qū)域上面的一第一次閘極，以及包括位于該第二擴(kuò)散區(qū)域上面的一第二次閘極，并且，其中該第一次閘極、該第二次閘極，以及該控制閘極都位于該第二絕緣層的上面。
23.根據(jù)權(quán)利要求11所述的記憶體元件，其特征在于其中每個(gè)記憶胞中該至少一次閘極，包括位于該對應(yīng)的第一擴(kuò)散區(qū)域上面的一第一次閘極，以及包括位于該對應(yīng)的第二擴(kuò)散區(qū)域上面的一第二次閘極，并且，其中每個(gè)記憶胞能夠儲存四個(gè)位元的資訊。
24.一種記憶胞的操作方法，其特征在于其中該記憶胞在一n-半導(dǎo)體基板上構(gòu)成，該記憶胞包括一第一n-擴(kuò)散區(qū)域以及一第二n-擴(kuò)散區(qū)域在該半導(dǎo)體基板中，該記憶胞更包括一通道區(qū)域在該半導(dǎo)體基板中，其位于該第一n-擴(kuò)散區(qū)域以及該第二n-擴(kuò)散區(qū)域之間，該記憶胞更包括一控制閘極，其位于該通道區(qū)域的上面，該記憶胞更包括至少一次閘極，其位于該第一和第二n-擴(kuò)散區(qū)域的上面，其中該第一和第二n-擴(kuò)散區(qū)域，具有比該n-半導(dǎo)體基板更高的摻雜濃度，該記憶胞的操作方法包括以下操作的至少其中之一，即復(fù)位該記憶胞，抹除該記憶胞，程式化該記憶胞，以及讀取該記憶胞。
25.根據(jù)權(quán)利要求24所述的記憶胞的操作方法，其特征在于其中的復(fù)位和抹除該記憶胞包括對該控制閘極施加一負(fù)電壓；以及將該半導(dǎo)體基板接地或?qū)ζ涫┘右徽妷骸?br> 26.根據(jù)權(quán)利要求24所述的記憶胞的操作方法，其特征在于其中所述的記憶胞更包括，在該第一n-擴(kuò)散區(qū)域中的一第一反轉(zhuǎn)區(qū)域，以及在該第二n-擴(kuò)散區(qū)域中的一第二反轉(zhuǎn)區(qū)域，該記憶胞更包括一第一位元區(qū)域和一第二位元區(qū)域，每一區(qū)域用以儲存一位元的資訊，該第一位元區(qū)域?qū)?yīng)于該第一反轉(zhuǎn)區(qū)域，而該第二位元區(qū)域?qū)?yīng)于該第二反轉(zhuǎn)區(qū)域，其中對該記憶胞的程式化包括程式化該第一位元區(qū)域或該第二位元區(qū)域，其中對該第一位元的程式化包括對該控制閘極施加一正電壓；對該第一反轉(zhuǎn)區(qū)域施加一第一負(fù)電壓；以及將該第二反轉(zhuǎn)區(qū)域和該半導(dǎo)體基板接地；以及其中對該第二位元的程式化包括對該控制閘極施加一正電壓；對該第二反轉(zhuǎn)區(qū)域施加一第一負(fù)電壓；以及將該第一反轉(zhuǎn)區(qū)域和該半導(dǎo)體基板接地。
27.根據(jù)權(quán)利要求26所述的記憶胞的操作方法，其特征在于其更包括對該至少一次閘極，施加一第二負(fù)電壓，由此，在該第一和第二n-擴(kuò)散區(qū)域中，分別地產(chǎn)生該第一和第二反轉(zhuǎn)區(qū)域。
28.根據(jù)權(quán)利要求24所述的記憶胞的操作方法，其特征在于其中所述的記憶胞更包括，在該第一n-擴(kuò)散區(qū)域中的一第一反轉(zhuǎn)區(qū)域，以及在該第二n-擴(kuò)散區(qū)域中的一第二反轉(zhuǎn)區(qū)域，該記憶胞更包括一第一位元區(qū)域和一第二位元區(qū)域，每一區(qū)域用以儲存一位元的資訊，該第一位元區(qū)域?qū)?yīng)于該第一反轉(zhuǎn)區(qū)域，而該第二位元區(qū)域?qū)?yīng)于該第二反轉(zhuǎn)區(qū)域，其中對該記憶胞的讀取包括讀取該第一位元區(qū)域或該第二位元區(qū)域，其中對該第一位元的讀取包括對該控制閘極施加一正電壓；對該第二反轉(zhuǎn)區(qū)域施加一第一負(fù)電壓；以及將該第一反轉(zhuǎn)區(qū)域和該半導(dǎo)體基板接地；以及其中對該第二位元的讀取包括對該控制閘極施加一正電壓；對該第一反轉(zhuǎn)區(qū)域施加一第一負(fù)電壓；以及將該第二反轉(zhuǎn)區(qū)域和該半導(dǎo)體基板接地。
29.根據(jù)權(quán)利要求28所述的記憶胞的操作方法，其特征在于其更包括對該至少一次閘極，施加一第二負(fù)電壓，由此，在該第一和第二n-擴(kuò)散區(qū)域中，分別地產(chǎn)生該第一和第二反轉(zhuǎn)區(qū)域。
30.根據(jù)權(quán)利要求24所述的記憶胞的操作方法，其特征在于其中所述的記憶胞更包括，位于該通道區(qū)域以及該第一和第二擴(kuò)散區(qū)域上面的一第一絕緣層、在該第一絕緣層上面的一捕陷層，以及在該捕陷層上面的一第二絕緣層；其中該至少一次閘極，包括位于該第一擴(kuò)散區(qū)域上面的一第一次閘極，以及位于該第二擴(kuò)散區(qū)域上面的一第二次閘極；其中該第一次閘極、該第二次閘極，以及該控制閘極都位于該第二絕緣層的上面；其中該記憶胞包括一第一位元區(qū)域、一第二位元區(qū)域、一第三位元區(qū)域和一第四位元區(qū)域，該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域和該第四位元區(qū)域的每一個(gè)，用以儲存一個(gè)位元的資訊，該第一位元區(qū)域，對應(yīng)于該控制閘極下面的該捕陷層的第一部分的第一局部，該第二位元區(qū)域，對應(yīng)于該捕陷層的第一部分的第二局部，該第三位元區(qū)域，對應(yīng)于該捕陷層的第二部分的第一局部，該第四位元區(qū)域，對應(yīng)于該捕陷層的第二部分的第二局部；其中對該記憶胞的程式化，包括對該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域，或該第四位元區(qū)域的程式化；以及其中對該記憶胞的讀取，包括對該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域，或該第四位元區(qū)域的讀取。
31.一種操作記憶體元件的方法，其特征在于其中所述的記憶體元件是在一n-半導(dǎo)體基板上構(gòu)成，并包括多個(gè)記憶胞，該些記憶胞排列成多個(gè)行和多個(gè)列，每一行對應(yīng)于多個(gè)字元線的其中之一，而每一列則對應(yīng)于多個(gè)位元線的其中之一，每個(gè)記憶胞在該半導(dǎo)體基板上包括一第一n-擴(kuò)散區(qū)域以及一第二n-擴(kuò)散區(qū)域，該記憶胞更包括一通道區(qū)域，其界定為該半導(dǎo)體基板的一部分，并位于該第一和第二n-擴(kuò)散區(qū)域之間，該記憶胞更包括一控制閘極，其位于該通道區(qū)域的上面，該記憶胞更包括至少一次閘極，其位于該第一和第二擴(kuò)散區(qū)域的上面，其中該第一和第二n-擴(kuò)散區(qū)域具有比該半導(dǎo)體基板更高的摻雜濃度，并且其中每條字元線連接到同一行中的記憶胞的控制閘極，該記憶體元件更包括多個(gè)p+擴(kuò)散區(qū)域，其中每一條位元線在其對應(yīng)的末端，包括其中兩個(gè)該些p+擴(kuò)散區(qū)域，該操作記憶體元件的方法包括如下步驟的至少其中之一，即復(fù)位該記憶體元件、抹除該記憶體元件、程式化一選中的記憶胞，以及讀取一選中的記憶胞。
32.根據(jù)權(quán)利要求31所述的操作記憶體元件的方法，其特征在于其中復(fù)位或抹除該記憶胞包括對該字元線施加一負(fù)電壓；以及將該半導(dǎo)體基板接地，或?qū)ζ涫┘右徽妷骸?br> 33.根據(jù)權(quán)利要求31所述的操作記憶體元件的方法，其特征在于其中每個(gè)記憶胞更包括在該第一n-擴(kuò)散區(qū)域中的一第一反轉(zhuǎn)區(qū)域，以及在該第二n-擴(kuò)散區(qū)域中的一第二反轉(zhuǎn)區(qū)域，每個(gè)記憶胞更包括一第一位元區(qū)域和一第二位元區(qū)域，每一區(qū)域用以儲存一位元的資訊，該第一位元區(qū)域?qū)?yīng)于該第一反轉(zhuǎn)區(qū)域，并對應(yīng)于相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的其中之一，而該第二位元區(qū)域?qū)?yīng)于該第二反轉(zhuǎn)區(qū)域，并對應(yīng)于相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的另外一個(gè)，其中對一選中的記憶胞的程式化，包括對該選中的記憶胞，程式化其該第一位元區(qū)域或該第二位元區(qū)域，其中對該選中的記憶胞的第一位元區(qū)域的程式化包括對相應(yīng)該選中記憶胞的字元線施加一正電壓；對所有其他字元線施加一第一負(fù)電壓；對相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的其中之一，施加一第二負(fù)電壓；以及將該記憶體元件的所有其他p+擴(kuò)散區(qū)域和該半導(dǎo)體基板接地；以及其中對該選中的記憶胞的第二位元區(qū)域的程式化包括對相應(yīng)該選中記憶胞的字元線施加該正電壓，對所有其他字元線施加該第一負(fù)電壓，對相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的另外一個(gè)，施加該第二負(fù)電壓；以及將該記憶體元件的所有其他p+擴(kuò)散區(qū)域和該半導(dǎo)體基板接地。
34.根據(jù)權(quán)利要求33所述的操作記憶體元件的方法，其特征在于其更包括對每個(gè)記憶胞的該次閘極，施加一第三負(fù)電壓，由此，在該對應(yīng)的第一和第二n-擴(kuò)散區(qū)域中，分別地產(chǎn)生該第一和第二反轉(zhuǎn)區(qū)域。
35.根據(jù)權(quán)利要求31所述的操作記憶體元件的方法，其特征在于其中每個(gè)記憶胞更包括在該第一n-擴(kuò)散區(qū)域中的一第一反轉(zhuǎn)區(qū)域，以及在該第二n-擴(kuò)散區(qū)域中的一第二反轉(zhuǎn)區(qū)域，每個(gè)記憶胞更包括一第一位元區(qū)域和一第二位元區(qū)域，每一區(qū)域用以儲存一位元的資訊，該第一位元區(qū)域?qū)?yīng)于該第一反轉(zhuǎn)區(qū)域，并對應(yīng)于該相應(yīng)位元線中該兩個(gè)p+擴(kuò)散區(qū)域的其中之一，而該第二位元區(qū)域?qū)?yīng)于該第二反轉(zhuǎn)區(qū)域，并對應(yīng)于該相應(yīng)位元線中該兩個(gè)p+擴(kuò)散區(qū)域的另外一個(gè)，其中對一選中的記憶胞的讀取，包括對該選中的記憶胞，讀取其該第一位元區(qū)域或該第二位元區(qū)域，其中對該選中的記憶胞的該第一位元區(qū)域的讀取，包括對相應(yīng)該選中記憶胞的字元線施加一正電壓；對所有其他字元線施加一第一負(fù)電壓；對相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的另外一個(gè)，施加一第二負(fù)電壓，以及將該記憶體元件的所有其他p+擴(kuò)散區(qū)域和該半導(dǎo)體基板接地，以及其中對該選中的記憶胞的第二位元區(qū)域的讀取，包括對相應(yīng)該選中記憶胞的字元線施加該正電壓；對所有其他字元線施加該第一負(fù)電壓；對相應(yīng)位元線中兩個(gè)p+擴(kuò)散區(qū)域的其中之一，施加該第二負(fù)電壓，以及將該記憶體元件的所有其他p+擴(kuò)散區(qū)域和該半導(dǎo)體基板接地。
36.根據(jù)權(quán)利要求35所述的操作記憶體元件的方法，其特征在于其更包括對每個(gè)記憶胞的該次閘極，施加一第三負(fù)電壓，由此，在該對應(yīng)的第一和第二n-擴(kuò)散區(qū)域中，分別地產(chǎn)生該第一和第二反轉(zhuǎn)區(qū)域。
37.根據(jù)權(quán)利要求35所述的操作記憶體元件的方法，其特征在于其中所述的正電壓的施加、該第一負(fù)電壓的施加，以及該第二負(fù)電壓的施加，包括施加上述的正、第一負(fù)，以及第二負(fù)電壓，由此，當(dāng)該選中記憶胞的第一位元區(qū)域被讀取，而且該選中記憶胞的第一位元區(qū)域是在一已程式化的狀態(tài)時(shí)，使得在該選中記憶胞的通道區(qū)域的一部分，產(chǎn)生一p型通道，這一部分和該選中記憶胞的第一反轉(zhuǎn)區(qū)域相鄰接，并且，當(dāng)該選中記憶胞的第二位元區(qū)域被讀取，而且此選中記憶胞的第二位元區(qū)域是在一已程式化的狀態(tài)時(shí)，使得在該選中記憶胞的通道區(qū)域的一部分，產(chǎn)生一p型通道，這一部分和該選中記憶胞的第二反轉(zhuǎn)區(qū)域相鄰接。
38.根據(jù)權(quán)利要求31所述的操作記憶體元件的方法，其特征在于其中每個(gè)記憶胞更包括，位于該通道區(qū)域以及該第一和第二擴(kuò)散區(qū)域上面的一第一絕緣層、在該第一絕緣層上面的一捕陷層，以及在該捕陷層上面的一第二絕緣層；其中該至少一次閘極，包括位于該第一擴(kuò)散區(qū)域上面的一第一次閘極，以及位于該第二擴(kuò)散區(qū)域上面的一第二次閘極；其中該第一次閘極、該第二次閘極，以及該控制閘極都位于該第二絕緣層的上面；其中每個(gè)記憶胞包括一第一位元區(qū)域、一第二位元區(qū)域、一第三位元區(qū)域和一第四位元區(qū)域，該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域和該第四位元區(qū)域的每一個(gè)，用以儲存一個(gè)位元的資訊，該第一位元區(qū)域，對應(yīng)于該控制閘極下面的該捕陷層的第一部分的第一局部，該第二位元區(qū)域，對應(yīng)于該捕陷層的第一部分的第二局部，該第三位元區(qū)域，對應(yīng)于該捕陷層的第二部分的第一局部，該第四位元區(qū)域，對應(yīng)于該捕陷層的第二部分的第二局部；其中對選中的記憶胞的程式化，包括對該選中的記憶胞的該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域，或該第四位元區(qū)域的程式化；以及其中對該選中的記憶胞的讀取，包括對該選中的記憶胞的該第一位元區(qū)域、該第二位元區(qū)域、該第三位元區(qū)域，或該第四位元區(qū)域的讀取。
39.一種制造半導(dǎo)體元件的方法，其特征在于其包括提供一半導(dǎo)體基板，其具有一第一傳導(dǎo)性型；在該半導(dǎo)體基板上構(gòu)成一控制閘極；通過離子注入，在該半導(dǎo)體基板上構(gòu)成至少一擴(kuò)散區(qū)域，而該擴(kuò)散區(qū)域具有該第一傳導(dǎo)性型，并將該控制閘極用作為一遮罩；以及在該至少一擴(kuò)散區(qū)域的上面構(gòu)成至少一次閘極。
40.根據(jù)權(quán)利要求39所述的制造半導(dǎo)體元件的方法，其特征在于其更包括在該半導(dǎo)體基板之上構(gòu)成一第一電介質(zhì)層、在該第一電介質(zhì)層之上構(gòu)成一捕陷層，以及在該捕陷層之上構(gòu)成一第二電介質(zhì)層，其中該控制閘極在該第二電介質(zhì)層之上構(gòu)成。
41.根據(jù)權(quán)利要求40所述的制造半導(dǎo)體元件的方法，其特征在于其更包括按式樣塑造該第一電介質(zhì)層、該捕陷層，以及該第二電介質(zhì)層。
42.根據(jù)權(quán)利要求41所述的制造半導(dǎo)體元件的方法，其特征在于其中按式樣塑造，是在該至少的一擴(kuò)散區(qū)域的構(gòu)成之前執(zhí)行。
43.根據(jù)權(quán)利要求41所述的制造半導(dǎo)體元件的方法，其特征在于其中按式樣塑造，是在該至少的一擴(kuò)散區(qū)域的構(gòu)成之后執(zhí)行。
44.根據(jù)權(quán)利要求39所述的制造半導(dǎo)體元件的方法，其特征在于其中該至少一擴(kuò)散區(qū)域的構(gòu)成，包括構(gòu)成該至少的一擴(kuò)散區(qū)域，使其比該半導(dǎo)體基板具有一較高的摻雜濃度。
45.根據(jù)權(quán)利要求39所述的制造半導(dǎo)體元件的方法，其特征在于其中該半導(dǎo)體基板的提供，包括提供一n-半導(dǎo)體基板。
46.根據(jù)權(quán)利要求39所述的制造半導(dǎo)體元件的方法，其特征在于其中該至少一擴(kuò)散區(qū)域的構(gòu)成，包括在該控制閘極的相對面的兩邊，構(gòu)成一第一擴(kuò)散區(qū)域和一第二擴(kuò)散區(qū)域。
47.根據(jù)權(quán)利要求46所述的制造半導(dǎo)體元件的方法，其特征在于其中該至少一次閘極的構(gòu)成，包括在該第一擴(kuò)散區(qū)域和該第二擴(kuò)散區(qū)域以及該控制閘極的上面，構(gòu)成一次閘極。
48.根據(jù)權(quán)利要求46所述的制造半導(dǎo)體元件的方法，其特征在于其中該至少一次閘極的構(gòu)成，包括在該第一擴(kuò)散區(qū)域的上面，構(gòu)成一第一次閘極，以及在該第二擴(kuò)散區(qū)域的上面，構(gòu)成一第二次閘極。
全文摘要
本發(fā)明是有關(guān)于一種半導(dǎo)體元件及其制造方法與記憶體元件及其操作方法，該半導(dǎo)體元件包括一具有第一傳導(dǎo)性型的一半導(dǎo)體基板。此半導(dǎo)體基板包括第一擴(kuò)散區(qū)域、第二擴(kuò)散區(qū)域以及通道區(qū)域。其中第一擴(kuò)散區(qū)域具有第一傳導(dǎo)性型，而第二擴(kuò)散區(qū)域具有第一傳導(dǎo)性型，以及通道區(qū)域其位于第一擴(kuò)散區(qū)域和第二擴(kuò)散區(qū)域之間。此半導(dǎo)體元件還包括控制閘極以及至少一次閘極(sub－gate)，控制閘極位于通道區(qū)域的上面，而至少一次閘極位于第一和第二擴(kuò)散區(qū)域的上面。
文檔編號H01L21/8246GK1828935SQ20051007192
公開日2006年9月6日 申請日期2005年5月23日 優(yōu)先權(quán)日2005年3月3日
發(fā)明者吳旻達(dá), 呂函庭 申請人:旺宏電子股份有限公司