專利名稱：具l形源極區(qū)的功率半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體器件結(jié)構(gòu)，尤指一種具L形源極區(qū)的功率半導(dǎo)體器件結(jié)構(gòu)。
背景技術(shù)：
近年來(lái)，功率半導(dǎo)體器件，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metaloxide semiconductor field effect transistor，MOSFET)、絕緣柵阻隔型雙極晶體管(Insulated Gate Bipolar Transistor，IGBT)、結(jié)場(chǎng)效應(yīng)晶體管(Junction FieldEffect Transistor，JFET)或整流二極管(Rectifier)等，在其操作性能及制造流程上均已獲極其良好的進(jìn)展。然而為了更進(jìn)一步改善器件的特性以及降低制造成本，其中的一種最主要趨勢(shì)即在于利用所謂的溝槽柵極技術(shù)(trench-gatedtechnology)來(lái)完成。然而利用此溝槽柵極技術(shù)時(shí)，該器件中單元胞的間距(cellpitch)會(huì)縮小，而器件的溝道密度(device channel density)則會(huì)明顯地增加。如此一低導(dǎo)通狀態(tài)的功率損失即可通過(guò)形成低導(dǎo)通電阻(on-resistance)或低順向壓降(forward drop voltage)所達(dá)成。
然而不幸的是一旦增加功率半導(dǎo)體器件的溝道密度通常便會(huì)致使該器件的安全操作范圍(safe operation area，SOA)及其耐用度(Ruggedness)降低。為了解決此一負(fù)面影響，在源極區(qū)(source)(如N型溝道的N+區(qū)域)及本體區(qū)(body)(N型溝道的P+區(qū)域)必須以一非常精確的制造流程管控來(lái)設(shè)計(jì)，并進(jìn)行適當(dāng)?shù)淖⑷氤绦?。理想狀態(tài)的N+型源極區(qū)及P+型本體區(qū)結(jié)合必須致使一P+型本體區(qū)/阱區(qū)(如N型溝道的P型區(qū))得到一最小電阻，且由一N+型源極區(qū)、P+型本體區(qū)/P型阱區(qū)及N型外延層所構(gòu)成的寄生(parasitic)雙極結(jié)晶體管(bipolar junction transistors，BJT)可獲致一非常低的共射極電流增益(common emitter current gain)。然而為了獲致上述的特性，該N+型源極區(qū)必須完全為P+型本體區(qū)所包覆而不增加器件的閾值電壓(threshold voltage)，而該P(yáng)+型本體區(qū)在不減小器件的擊穿電壓(breakdown voltage)的前提下亦需具有足夠的深度。
請(qǐng)參閱圖1，其揭示一公知的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)。如圖所示，該功率半導(dǎo)體器件的結(jié)構(gòu)包含N-型外延襯底11、P型阱區(qū)12、P+型本體區(qū)13、溝槽柵極14、柵極氧化層15、N+型源極區(qū)16、電介質(zhì)絕緣層17以及金屬層18。其中，P型阱區(qū)12形成于N-型外延襯底11內(nèi)，而P+型本體區(qū)13形成于P型阱區(qū)12之上。另外，溝槽柵極14形成于P型阱區(qū)12的兩側(cè)，其中該溝槽柵極14的側(cè)壁及底面還形成該柵極氧化層15。此外，N+型源極區(qū)16形成于P+型本體區(qū)13的兩側(cè)。電介質(zhì)絕緣層17形成于溝槽柵極14及部分N+型源極區(qū)16之上，并定義有一接觸窗。金屬層18形成于電介質(zhì)絕緣層17、P+型本體區(qū)13及N+型源極區(qū)16之上，并經(jīng)由該接觸窗與該N+型源極區(qū)16連接，以形成該功率半導(dǎo)體器件。其中，P+型本體區(qū)13均較N+型源極區(qū)16具有較深的深度，且P+型本體區(qū)13亦具有足夠的寬度以盡可能地包覆N+型源極區(qū)16。
同樣地圖2及圖3亦揭示另外的公知功率半導(dǎo)體器件結(jié)構(gòu)。圖2所示的器件結(jié)構(gòu)與圖1所示的器件結(jié)構(gòu)大致上相似，只有N+型源極區(qū)16形成于P+型本體區(qū)13之上以及部分P型阱區(qū)12之上。另外，圖3所示的器件結(jié)構(gòu)與圖1所示的器件結(jié)構(gòu)亦大致上相似，只有N+型源極區(qū)16形成于部分P+型本體區(qū)13以及部分P型阱區(qū)12之上。在圖2與圖3所示的器件結(jié)構(gòu)中，P+型本體區(qū)13亦較N+源極區(qū)16具有較深的深度，且P+型本體區(qū)13亦具有足夠的寬度以盡可能地包覆N+型源極區(qū)16。上述三種不同的N+型源極區(qū)16以及P+型本體區(qū)13組態(tài)均可以現(xiàn)行的溝槽柵極技術(shù)(trench-gated technology)制得。然而這些公知技術(shù)卻存有兩個(gè)缺點(diǎn)。首先，由于P+型本體區(qū)13較N+型源極區(qū)16來(lái)得深，該溝道區(qū)域曝露于P+型本體區(qū)13，則P+區(qū)域的摻雜物將容易進(jìn)入該溝道而導(dǎo)致較高且無(wú)法操控的閾值電壓(threshold voltage)。另一方面，深注入的P+型本體區(qū)13將限制P+區(qū)域內(nèi)的耗盡區(qū)(depletionregion)分布。因此當(dāng)P+型本體區(qū)13的深度增加時(shí)，器件的擊穿電壓(breakdown voltage)將被限制，甚至被減小。
鑒于公知功率半導(dǎo)體器件，其擊穿電壓(breakdown voltage)會(huì)因本體區(qū)的深度而受限甚至減小，且其閾值電壓(threshold voltage)亦會(huì)因P+型區(qū)域結(jié)構(gòu)的摻雜物影響溝道，致使整體器件的電性因而受到影響。因此，如何在不增加設(shè)備成本的前提下，進(jìn)行器件結(jié)構(gòu)的改變和調(diào)整，以改善公知技術(shù)的缺點(diǎn)，便成為本技術(shù)領(lǐng)域的技術(shù)人員所迫切需要解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的主要目的為提供一種具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)。通過(guò)一L形源極結(jié)構(gòu)的導(dǎo)入，可以避免器件擊穿電壓(breakdownvoltage)因本體區(qū)的深度而受限甚至減小，且可避免器件的閾值電壓(thresholdvoltage)因P+型區(qū)域結(jié)構(gòu)的摻雜物影響溝道，致使整體器件的電性受到影響。
本發(fā)明的另一目的為提供一種具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)。該結(jié)構(gòu)可使器件中單元胞的間距(cell pitch)有效縮小、溝道密度(device channel density)增加，且不影響其電性。
為達(dá)上述目的，本發(fā)明的一較廣義實(shí)施樣態(tài)為提供一種具L形源極區(qū)的功率半導(dǎo)體器件，其結(jié)構(gòu)包含一襯底；一阱區(qū)，形成于該襯底內(nèi)；一本體區(qū)，形成該阱區(qū)之上；一溝槽柵極，形成于該阱區(qū)的兩側(cè)，其中該溝槽柵極的側(cè)壁及底面還具有一柵極氧化層；一L形源極區(qū)，其具有一平頂區(qū)及一直側(cè)區(qū)，分別形成于該本體區(qū)的部分頂面及兩側(cè)；一電介質(zhì)絕緣層，形成于該溝槽柵極及部分該L形源極區(qū)之上，并定義有一接觸窗；以及一金屬層，形成于該電介質(zhì)絕緣層、該本體區(qū)及該L形源極區(qū)之上，并經(jīng)由該接觸窗與該L形源極區(qū)連接，以形成該具L形源極區(qū)的埋入式溝槽柵極的功率半導(dǎo)體器件。
根據(jù)本發(fā)明的構(gòu)想，其中該功率半導(dǎo)體器件可為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxide semiconductor field effect transistor，MOSFET)。
根據(jù)本發(fā)明的構(gòu)想，其中該襯底可為N-型外延襯底。
根據(jù)本發(fā)明的構(gòu)想，其中該柵極氧化層可為一熱氧化層。
根據(jù)本發(fā)明的構(gòu)想，其中該溝槽柵極可由一多晶硅層所構(gòu)成。
根據(jù)本發(fā)明的構(gòu)想，其中該阱區(qū)可為一P型阱區(qū)。
根據(jù)本發(fā)明的構(gòu)想，其中該本體區(qū)可為一P+型本體區(qū)。
根據(jù)本發(fā)明的構(gòu)想，其中該L形源極區(qū)可由一N+型注入層所構(gòu)成。
根據(jù)本發(fā)明的構(gòu)想，其中該電介質(zhì)絕緣層可為一沉積氧化層。
根據(jù)本發(fā)明的構(gòu)想，其中該L形源極區(qū)的該直側(cè)區(qū)的深度大于或等于該本體區(qū)的深度。
為達(dá)上述目的，本發(fā)明的另一較廣義實(shí)施樣態(tài)為提供一種具L形源極區(qū)的功率半導(dǎo)體器件，其包含一漏極區(qū)；一本體區(qū)，形成該漏極區(qū)之上；一溝槽柵極，形成于該本體區(qū)的兩側(cè)，其中該溝槽柵極的側(cè)壁及底面還具有一柵極氧化層；一L形源極區(qū)，其具有一平頂區(qū)及一直側(cè)區(qū)，分別形成于該本體區(qū)的部分頂面及兩側(cè)；一電介質(zhì)絕緣層，形成于該溝槽柵極之上；以及一金屬層，形成于該電介質(zhì)絕緣層、該本體區(qū)及該L形源極區(qū)之上，并與該L形源極區(qū)連接，以形成該具L形源極區(qū)的功率半導(dǎo)體器件。
根據(jù)本發(fā)明的構(gòu)想，其中該電介質(zhì)絕緣層可為一BPSG沉積氧化層。
根據(jù)本發(fā)明的構(gòu)想，其中該功率半導(dǎo)體器件可為一金屬氧化物半導(dǎo)體場(chǎng)效晶體管。
根據(jù)本發(fā)明的構(gòu)想，其中該漏極區(qū)可由一N-型外延層所構(gòu)成。
根據(jù)本發(fā)明的構(gòu)想，其中該柵極氧化層可為一熱氧化層。
根據(jù)本發(fā)明的構(gòu)想，其中該溝槽柵極可由一多晶硅層所構(gòu)成。
根據(jù)本發(fā)明的構(gòu)想，其中該本體區(qū)可由一P+型注入層及一P型阱區(qū)所構(gòu)成。
根據(jù)本發(fā)明的構(gòu)想，其中該L形源極區(qū)的該直側(cè)區(qū)的深度大于或等于該本體區(qū)的該P(yáng)+型注入層的深度。
根據(jù)本發(fā)明的構(gòu)想，其中該L形源極區(qū)可由一N+型注入層所構(gòu)成。
綜上所述，本發(fā)明提供一種具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)，可應(yīng)用于例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxidesemiconductor field effect transistor，MOSFET)等器件上。通過(guò)埋入式溝槽柵極結(jié)構(gòu)及L形源極區(qū)結(jié)構(gòu)的導(dǎo)入，便可使半導(dǎo)體器件中單元胞的間距(cell pitch)有效縮小、溝道密度(device channel density)明顯增加，而且不影響器件電性。


圖1揭示公知功率半導(dǎo)體器件的埋入式溝槽柵極及源極結(jié)構(gòu)示意圖。
圖2揭示另一公知功率半導(dǎo)體器件的埋入式溝槽柵極及源極結(jié)構(gòu)示意圖。
圖3揭示再一公知功率半導(dǎo)體器件的埋入式溝槽柵極及源極結(jié)構(gòu)示意圖。
圖4揭示本發(fā)明較佳實(shí)施例的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)示意圖。
圖5A-5C揭示圖4所示器件結(jié)構(gòu)的制程結(jié)構(gòu)示意圖。
圖6揭示另一較佳實(shí)施例的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)示意圖。
其中，附圖標(biāo)記說(shuō)明如下11N-型外延襯底 12P型阱區(qū)13P+型本體區(qū) 14溝槽柵極15柵極氧化層 16N+型源極區(qū)17電介質(zhì)絕緣層 18金屬層21襯底 22阱區(qū)23本體區(qū) 24溝槽柵極25柵極氧化層 26L形源極區(qū)261 平頂區(qū) 262 直側(cè)區(qū)27電介質(zhì)絕緣層 28接觸窗29金屬層 3 溝槽結(jié)構(gòu)41漏極區(qū) 411 N+型襯底412 N-型外延層 42本體區(qū)421 P型阱區(qū) 422 P+型注入層43溝槽柵極 44柵極氧化層45L形源極區(qū)451 平頂區(qū)452 直側(cè)區(qū) 46電介質(zhì)絕緣層47金屬層具體實(shí)施方式
體現(xiàn)本發(fā)明特征與優(yōu)點(diǎn)的一些典型實(shí)施例將在后段的說(shuō)明中詳細(xì)敘述。應(yīng)理解的是本發(fā)明能夠在不同的態(tài)樣上具有各種變化，其皆不脫離本發(fā)明的范圍，且其中的說(shuō)明及附圖在本質(zhì)上應(yīng)當(dāng)作說(shuō)明之用，而非用以限制本發(fā)明。
請(qǐng)參閱圖4，其揭示本發(fā)明一較佳實(shí)施例的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)。如圖所示，本發(fā)明的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)主要包含襯底21、阱區(qū)22、本體區(qū)23、溝槽柵極24、柵極氧化層25、L形源極區(qū)26、電介質(zhì)絕緣層27以及金屬層29。其中，阱區(qū)22形成于襯底21內(nèi)，而本體區(qū)23形成阱區(qū)22之上。溝槽柵極24形成于阱區(qū)22的兩側(cè)，其中溝槽柵極24的側(cè)壁及底面還具有該柵極氧化層25。L形源極區(qū)26具有一平頂區(qū)261及一直側(cè)區(qū)262，其分別形成于本體區(qū)23的部分頂面及兩側(cè)。電介質(zhì)絕緣層27形成于溝槽柵極24及部分L形源極區(qū)26之上，并定義有一接觸窗28。金屬層29形成于電介質(zhì)絕緣層27、本體區(qū)23及L形源極區(qū)26之上，并經(jīng)由該接觸窗28與該L形源極區(qū)26的平頂區(qū)261連接，以形成該具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件。
本發(fā)明的構(gòu)想可實(shí)際應(yīng)用于一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metaloxide semiconductor field effect transistor，MOSFET)的結(jié)構(gòu)內(nèi)。于實(shí)際應(yīng)用時(shí)，該襯底21可為N-型外延襯底，以供做漏極區(qū)之用，而位于溝槽結(jié)構(gòu)內(nèi)的溝槽柵極24則可為多晶硅所構(gòu)成的埋入式溝槽柵極結(jié)構(gòu)，而溝槽柵極24底面及側(cè)壁包覆的柵極氧化層25則可為一熱氧化層，可通過(guò)熱氧化制程制得。另外，該阱區(qū)22可為一P型阱區(qū)，而本體區(qū)23則可為一P+型本體區(qū)。至于該L形源極區(qū)26結(jié)構(gòu)則可由一N+型注入層所構(gòu)成。
然而本發(fā)明所揭示的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)并不受限于特定制程。以前述實(shí)施例中具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)為例，其制程可先由提供一具N-型外延層的襯底21開始，接著分別進(jìn)行P型注入、P+型注入及N+型注入，以形成如圖5A中所示的P型阱區(qū)22、P+型本體區(qū)23及N+型源極區(qū)26等不同注入?yún)^(qū)分布。隨后，利用一掩模光刻蝕刻制程定義溝槽結(jié)構(gòu)3，如圖5B所示。并以一熱氧化制程于該溝槽結(jié)構(gòu)3壁面形成一熱氧化層25，再填入多晶硅層于該溝槽結(jié)構(gòu)3，并進(jìn)行一回蝕刻制程，即可得如圖5C所示的溝槽柵極24結(jié)構(gòu)。最后，沉積一BPSG氧化層，并定義所需的電介質(zhì)絕緣層27結(jié)構(gòu)。然后，通過(guò)掩模光刻蝕刻制程形成接觸窗28，以及利用沉積制程形成所需的金屬層29，使其通過(guò)接觸窗28與N+型源極區(qū)26接觸，即可獲得如圖4所示的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)。
當(dāng)然本發(fā)明具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)并不限于上述的制法。本發(fā)明亦可通過(guò)其它制程的變化形成所需的結(jié)構(gòu)，其中本發(fā)明的特色在于該L形源極區(qū)26的該直側(cè)區(qū)262的深度大于或等于該本體區(qū)23的深度，如圖4所示，因此本發(fā)明所揭示的功率半導(dǎo)體器件結(jié)構(gòu)，其擊穿電壓(breakdown voltage)不會(huì)如公知技術(shù)中因本體區(qū)的深度而受限或減小，且其閾值電壓(threshold voltage)亦不會(huì)因P+型區(qū)域結(jié)構(gòu)的摻雜物影響溝道，致使整體器件的電性因而受到影響。故本發(fā)明所揭示的結(jié)構(gòu)可使半導(dǎo)體器件中單元胞的間距(cell pitch)有效縮小、溝道密度(device channel density)明顯增加，而不影響其電性。
請(qǐng)參閱圖6，其揭示本發(fā)明另一實(shí)施態(tài)樣的具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)，其結(jié)構(gòu)包含漏極區(qū)41、本體區(qū)42、溝槽柵極43、柵極氧化層44、L形源極區(qū)45、電介質(zhì)絕緣層46以及金屬層47。其中，本體區(qū)42形成于漏極區(qū)41之上。溝槽柵極43形成于本體區(qū)42的兩側(cè)，其中溝槽柵極43的側(cè)壁及底面還具有一柵極氧化層44。另外，L形源極區(qū)45具有一平頂區(qū)451及一直側(cè)區(qū)452，分別形成于本體區(qū)42的部分頂面及兩側(cè)。電介質(zhì)絕緣層46形成于該溝槽柵極43之上，以及金屬層47形成于該電介質(zhì)絕緣層46、本體區(qū)42及L形源極區(qū)45之上，以形成該具L形源極區(qū)的埋入式柵極的功率半導(dǎo)體器件。
在實(shí)際應(yīng)用時(shí)，該電介質(zhì)絕緣層46可為一BPSG沉積氧化層，而該L形源極區(qū)45可由一N+型注入層所構(gòu)成。又該漏極區(qū)41可由一N-型外延層412及一N+型襯底411所構(gòu)成，而該本體區(qū)42可為一P+型注入層422及一P型阱區(qū)421所構(gòu)成。同樣地，在本發(fā)明實(shí)施例中，該L形源極區(qū)45的該直側(cè)區(qū)452的深度大于或等于該本體區(qū)42的該P(yáng)+型注入層422的深度。借此，該半導(dǎo)體器件中單元胞的間距(cell pitch)可有效縮小、溝道密度(devicechannel density)亦可明顯增加，而不影響其電性。
綜上所述，本發(fā)明提供一種具L形源極區(qū)的埋入式溝槽柵極功率半導(dǎo)體器件結(jié)構(gòu)，可應(yīng)用于例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal oxidesemiconductor field effect transistor，MOSFET)等器件上。通過(guò)埋入式溝槽柵極結(jié)構(gòu)及L形源極區(qū)結(jié)構(gòu)的導(dǎo)入，便可使半導(dǎo)體器件中單元胞的間距(cell pitch)有效縮小、溝道密度(device channel density)明顯增加，而且不影響器件電性。
本發(fā)明已由上述實(shí)施例詳細(xì)敘述，而可由熟悉本領(lǐng)域的技術(shù)人員進(jìn)行各種修飾，但其皆不脫離權(quán)利要求所保護(hù)的范圍。
權(quán)利要求
1.一種具L形源極區(qū)的功率半導(dǎo)體器件，其包含一襯底；一阱區(qū)，形成于該襯底內(nèi)；一本體區(qū)，形成于該阱區(qū)之上；一溝槽柵極，形成于該阱區(qū)的兩側(cè)，其中該溝槽柵極的側(cè)壁及底面還具有一柵極氧化層；一L形源極區(qū)，其具有一平頂區(qū)及一直側(cè)區(qū)，分別形成于該本體區(qū)的部分頂面及兩側(cè)；一電介質(zhì)絕緣層，形成于該溝槽柵極及部分該L形源極區(qū)之上，并定義有一接觸窗；以及一金屬層，形成于該電介質(zhì)絕緣層、該本體區(qū)及該L形源極區(qū)之上，并經(jīng)由該接觸窗與該L形源極區(qū)連接，以形成該具L形源極區(qū)的功率半導(dǎo)體器件。
2.如權(quán)利要求1所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該功率半導(dǎo)體器件為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管、襯底為N-型外延襯底、該柵極氧化層為一熱氧化層，而該溝槽柵極由一多晶硅層所構(gòu)成。
3.如權(quán)利要求1所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該阱區(qū)為一P型阱區(qū)、該本體區(qū)為一P+型本體區(qū)、該L形源極區(qū)由一N+型注入層所構(gòu)成、該電介質(zhì)絕緣層為一沉積氧化層，而該L形源極區(qū)的該直側(cè)區(qū)的深度大于或等于該本體區(qū)的深度。
4.一種具L形源極區(qū)的功率半導(dǎo)體器件，其包含一漏極區(qū)；一本體區(qū)，形成于該漏極區(qū)之上；一溝槽柵極，形成于該本體區(qū)的兩側(cè)，其中該溝槽柵極的側(cè)壁及底面還具有一柵極氧化層；一L形源極區(qū)，其具有一平頂區(qū)及一直側(cè)區(qū)，分別形成于該本體區(qū)的部分頂面及兩側(cè)；一電介質(zhì)絕緣層，形成于該溝槽柵極之上；以及一金屬層，形成于該電介質(zhì)絕緣層、該本體區(qū)及該L形源極區(qū)之上，并與該L形源極區(qū)連接，以形成該具L形源極區(qū)的功率半導(dǎo)體器件。
5.如權(quán)利要求4所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該電介質(zhì)絕緣層為一BPSG沉積氧化層，而該功率半導(dǎo)體器件為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，該漏極區(qū)由一N-型外延層所構(gòu)成。
6.如權(quán)利要求4所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該柵極氧化層為一熱氧化層，而該溝槽柵極由一多晶硅層所構(gòu)成。
7.如權(quán)利要求4所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該本體區(qū)由一P+型注入層及一P型阱區(qū)所構(gòu)成。
8.如權(quán)利要求7所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該L形源極區(qū)的該直側(cè)區(qū)的深度大于或等于該本體區(qū)的該P(yáng)+型注入層的深度。
9.如權(quán)利要求4所述的具L形源極區(qū)的功率半導(dǎo)體器件，其特征在于該L形源極區(qū)是由一N+型注入層所構(gòu)成。
全文摘要
本發(fā)明為一種具L形源極區(qū)的功率半導(dǎo)體器件，其結(jié)構(gòu)包含一襯底；一阱區(qū)，形成于該襯底內(nèi)；一本體區(qū)，形成該阱區(qū)之上；一溝槽柵極，形成于該阱區(qū)的兩側(cè)，其中該溝槽柵極的側(cè)壁及底面更具有一柵極氧化層；一L形源極區(qū)，其具有一平頂區(qū)及一直側(cè)區(qū)，分別形成于該本體區(qū)的部分頂面及兩側(cè)；一電介質(zhì)絕緣層，形成于該溝槽柵極區(qū)及部分該L形源極區(qū)之上，并定義有一接觸窗；以及一金屬層，形成于該電介質(zhì)絕緣層、該本體區(qū)及該L形源極區(qū)之上，并經(jīng)由該接觸窗與該L形源極區(qū)連接，以形成該具L形源極區(qū)的埋入式溝槽柵極的功率半導(dǎo)體器件。
文檔編號(hào)H01L29/772GK1862830SQ20051007120
公開日2006年11月15日 申請(qǐng)日期2005年5月13日 優(yōu)先權(quán)日2005年5月13日
發(fā)明者曾軍, 孫伯益 申請(qǐng)人:達(dá)晶控股有限公司