專利名稱：一種電可擦洗可編程只讀存儲(chǔ)器及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電可擦洗可編程只讀存儲(chǔ)器(electrically erasableprogrammable read only memory，EEPROM)組件的結(jié)構(gòu)及其制作方法，特別是指一種形成于基板上的電可擦洗可編程只讀存儲(chǔ)器結(jié)構(gòu)及其制作方法。
背景技術(shù)：
電可擦洗可編程只讀存儲(chǔ)器(以下簡(jiǎn)稱EEPROM)為一種可在無(wú)電源供應(yīng)的狀態(tài)下保存數(shù)據(jù)、存取速度快、容量大以及體積小等優(yōu)點(diǎn)，目前已廣泛地應(yīng)用于各種電子產(chǎn)品中。
請(qǐng)參閱圖1所示，其為公知美國(guó)專利案第5,998,830號(hào)，其是揭露形成在一絕緣層上的硅(silicon on insulator，以下簡(jiǎn)稱SOI)上的單層多晶硅(single-poly)EEPROM 1結(jié)構(gòu)。
公知單層多晶硅EEPROM 1主要是利用二相鄰的第一MOS組件11以及第二MOS組件12做為存儲(chǔ)單元(memory cell)，而為了避免上述二MOS組件11、12發(fā)生閉鎖現(xiàn)象(latch up)，公知技術(shù)是將上述二MOS組件11、12制作于SOI 13之上，SOI 13是形成于一硅底材14之上，其包括一絕緣層131，通常為二氧化硅，以及一硅層132，其中硅層132與硅底材14之間是利用該絕緣層131加以隔開(kāi)。
如圖1所示，每一個(gè)MOS組件11、12均包括一柵極110、120，一漏極111、121以及一源極112、122，其中第一MOS組件11的漏極111是電性連接一位線(VD)，其源極112則接地(Vs)，其柵極110則是與第二MOS組件12的柵極120電性連接，并做為該EEPROM 1的浮柵(floating gate)，此外，第二MOS組件12的漏極121與源極122則是耦接至一控制柵并接收一控制柵電壓(Vg)，并做為EEPROM 1的控制柵(control gate)。
EEPROM的操作原理是通過(guò)輸入不同的控制柵電壓(Vg)，以控制第一MOS組件的熱電子隧穿(tunneling)是否進(jìn)入浮柵中，當(dāng)電子進(jìn)入浮柵中，EEPROM的存儲(chǔ)單元將存入“1”，反之，當(dāng)電子由浮柵中逃脫，則EEPROM的存儲(chǔ)單元將存入“0”。其所存入的數(shù)據(jù)即使在無(wú)電源供應(yīng)的狀況下也不會(huì)消失，除非改變控制柵電壓(Vg)，否則數(shù)據(jù)將不會(huì)被抹除。
雖然EEPROM具有上述的優(yōu)點(diǎn)，也廣泛地應(yīng)用于各種電子產(chǎn)品之上，但現(xiàn)階段EEPROM 1應(yīng)用于玻璃基板2的實(shí)施方式，都是先將封裝后的EEPROM 1結(jié)合于一電路板21上，再利用一軟性電路板22與玻璃基板2電性連接(如圖2所示)。但由于公知EEPROM是做在玻璃基板之外，數(shù)據(jù)讀取速度會(huì)變慢、影像反應(yīng)的時(shí)間也會(huì)變長(zhǎng)，進(jìn)而影響到玻璃基板的電性品質(zhì)。此外，由于公知EEPROM是做在玻璃基板之外，其不僅會(huì)增加軟性電路板與EEPROM封裝于電路板的成本，也會(huì)造成玻璃基板整體的體積變大或變厚。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種形成于基板的EEPORM結(jié)構(gòu)，其可以避免二相鄰MOS組件發(fā)生閉鎖現(xiàn)象(latch up)。
本發(fā)明的另一目的在于提供一種制做于玻璃基板的EEPROM結(jié)構(gòu)，其可以提高數(shù)據(jù)讀取的速度和加快影像反應(yīng)的時(shí)間。
本發(fā)明的另一目的在于提供一種EEPROM的制作方法。
本發(fā)明是揭露一種制作于基板的單層多晶硅EEPROM結(jié)構(gòu)，其包括一基板、一第一半導(dǎo)體層、一第二半導(dǎo)體層、一第一浮柵以及一第二浮柵。
上述基板可以是硅基板或是玻璃基板，若為玻璃基板其內(nèi)部設(shè)多個(gè)數(shù)組排列的顯示組件。第一半導(dǎo)體層與第二半導(dǎo)體層均形成于基板之上并以一溝道加以隔離，其中第一半導(dǎo)體層的上方依序形成一第一介電層以及一第一浮柵，其中第一介電層可以是絕緣層，其通常包含二氧化硅，第一浮柵的材料通常為多晶硅或包含金屬，此外，第一半導(dǎo)體層在第一浮柵的兩側(cè)是以離子注入方式形成N+型式的離子注入?yún)^(qū)，其中一側(cè)是為第一源極區(qū)通常接地(Vs)，另一側(cè)則為第一漏極區(qū)并與一位線(Vd)耦接。
同樣地，在第二半導(dǎo)體層的上方依序形成有一第二介電層以及一第二浮柵，其中第二介電層與第一介電層可為同一層且材質(zhì)相同，且第二浮柵與第一浮柵可為同一層且材質(zhì)相同，此外，第一浮柵與第二浮柵互相導(dǎo)通，且第二半導(dǎo)體層可以是全面性N+型式的離子注入?yún)^(qū)，或是在第二浮柵兩側(cè)的第二源極區(qū)與第二漏極區(qū)形成N+型式的離子注入?yún)^(qū)，其中離子注入?yún)^(qū)與一控制柵(Vg)電性連接。
其中，本發(fā)明的EEPROM是通過(guò)輸入不同的控制柵電壓(Vg)，以控制第一半導(dǎo)體層的熱電子隧穿(tunneling)是否進(jìn)入浮柵中，以達(dá)到寫(xiě)入或抹除數(shù)據(jù)的功能。
又，本發(fā)明更揭露一種EEPROM的制作方法，其步驟包括首先形成互相隔離的一第一半導(dǎo)體層與一第二半導(dǎo)體層于一基板上；形成一介電層于第一半導(dǎo)體層與第二半導(dǎo)體層之上；分別形成一第一浮柵與一第二浮柵于介電層上；在第一半導(dǎo)體層的第一浮柵兩側(cè)定義一第一源極區(qū)以及一第一漏極區(qū)，并進(jìn)行第一離子注入程序；對(duì)第二半導(dǎo)體層進(jìn)行第二離子注入程序，使其具有至少一離子注入?yún)^(qū)；形成層間介電層于基板、第一半導(dǎo)體層、第二半導(dǎo)體層、第一浮柵以及第二浮柵之上；分別形成一導(dǎo)電口于第一浮柵以及第二浮柵上方；最后再形成一金屬層于層間介電層以及導(dǎo)電口，使第一浮柵與第二浮柵電性連接。
較佳者，本發(fā)明所注入的離子可以是N+或是P+型式，其所摻雜的離子濃度約為1×1012cm-3至1×1013cm-3之間，并以5×1012cm-3至5×1013cm-3之間為最佳。此外，本發(fā)明的介電層的形成方式是使用離子增長(zhǎng)型化學(xué)汽相沉積(PECVD)。
本發(fā)明將EEPROM直接制做于基板上，不僅可以降低EEPROM封裝與軟性電路板的制造成本，并且可以提高數(shù)據(jù)讀取的速度和加快影像的反應(yīng)時(shí)間。


圖1為公知美國(guó)專利案第5,998,830號(hào)，形成在SOI的單層多晶硅EEPROM結(jié)構(gòu)圖。
圖2為公知EEPROM與玻璃基板結(jié)合的示意圖。
圖3A、3B為本發(fā)明的電可擦洗可編程只讀存儲(chǔ)器(EEPROM)結(jié)構(gòu)的示意圖。
圖4為本發(fā)明的EEPROM制作于玻璃基板的示意圖。
圖5A～5H為本發(fā)明制作EEPROM的第一實(shí)施例圖。
圖6A～6H為本發(fā)明制作EEPROM的第二實(shí)施例圖。
圖7為本發(fā)明在控制柵電壓(Vg)相同的情況下，對(duì)EEPROM進(jìn)行寫(xiě)入與抹除的電性測(cè)試圖。
1 EEPROM 11 第一MOS組件110、120 柵極 111、121 漏極112、122 源極 12 第二MOS組件13 SOI 131 絕緣層132 硅層 14 硅底材2 玻璃基板 21 電路板22 軟性電路板 3 EEPROM30 基板31 第一半導(dǎo)體層311 第一源極區(qū) 312 第一漏極區(qū)32 第二半導(dǎo)體層321 第二源極區(qū)322 第二漏極區(qū) 33 第一浮柵34 第二浮柵35 溝道36 第一介電層 37 第二介電層
40 玻璃基板 41 顯示組件50 層間介電層51 導(dǎo)電口52 金屬層具體實(shí)施方式
請(qǐng)參閱圖3A所示，其為本發(fā)明的電可擦洗可編程只讀存儲(chǔ)器3(簡(jiǎn)稱EEPROM)的示意圖，其包括一基板30、一第一半導(dǎo)體層31、一第二半導(dǎo)體層32、一第一浮柵33以及一第二浮柵34。
本發(fā)明所使用的基板30可以是硅基板或是玻璃基板，第一半導(dǎo)體層31與第二半導(dǎo)體層32則是形成于基板30之上，二者之間是利用一溝道35加以隔離，其中該溝道35是利用蝕刻方式加以形成。第一半導(dǎo)體層31的上方形成有一第一介電層36，第一浮柵33是位于第一介電層36的上方，此外，第一半導(dǎo)體層31在第一浮柵33的兩側(cè)是以離子注入方式形成N+型式的離子注入?yún)^(qū)，其中一側(cè)為第一源極區(qū)311通常接地(Vs)，另一側(cè)則為第一漏極區(qū)312并與一位線(VD)耦接。
同樣地，在第二半導(dǎo)體層32的上方形成有一第二介電層37，第二浮柵34則是位于第二介電層37的上方，其中第一浮柵33與第二浮柵34互相導(dǎo)通，而第二半導(dǎo)體層32可以是全面性N+型式的離子注入?yún)^(qū)，或是在第二浮柵34二側(cè)的第二源極區(qū)321與第二漏極區(qū)322形成N+型式的離子注入?yún)^(qū)(如圖3B所示)，其中離子注入?yún)^(qū)與一控制柵(Vg)電性連接。
上述第一介電層36以及第二介電層37為絕緣層，其通常包含二氧化硅，而第一浮柵33與第二浮柵34的材料通常為多晶硅或包含金屬。此外，本發(fā)明所注入的離子并不限定為N+型式，也可以是P+型式，其所摻雜的離子濃度約介于1×1012cm-3至1×1013cm-3之間，并以5×1012cm-3至5×1013cm-3之間為最佳。
本發(fā)明的EEPROM是通過(guò)輸入不同的控制柵電壓(Vg)，以控制第一半導(dǎo)體層的熱電子隧穿(tunneling)是否進(jìn)入浮柵中，以達(dá)到寫(xiě)入或抹除數(shù)據(jù)的功能。
請(qǐng)參閱圖4所示，其是將本發(fā)明EEPROM制作于玻璃基板的示意圖，圖中玻璃基板40內(nèi)部設(shè)有多個(gè)數(shù)組排列的顯示組件41，EEPROM 3是制作于玻璃基板40的周邊位置，其結(jié)構(gòu)與圖3A完全相同，因此不再贅述。
請(qǐng)參閱圖5A～圖5H，其為本發(fā)明制作EEPROM的第一實(shí)施例圖，其步驟包括首先形成互相隔離的一第一半導(dǎo)體層31與一第二半導(dǎo)體層32于一基板30上(圖5A)；形成一介電層于第一半導(dǎo)體層31與第二半導(dǎo)體層32上，去除部分介電層以形成一第一介電層36與一第二介電層37于第一半導(dǎo)體層31與第二半導(dǎo)體層32之上(圖5B)；對(duì)第二半導(dǎo)體層32進(jìn)行全面性的離子注入程序(圖5C)；分別形成一第一浮柵33與一第二浮柵34于第一介電層36與第二介電層37之上(圖5D)；在第一半導(dǎo)體層31的第一浮柵33兩側(cè)定義一第一源極區(qū)311以及一第一漏極區(qū)312，并進(jìn)行第一離子注入程序(圖5E)；形成層間介電層50于基板30、第一半導(dǎo)體層31、第二半導(dǎo)體層32、第一浮柵33以及第二浮柵34之上(圖5F)；分別形成導(dǎo)電口51于第一浮柵33上方以及第二浮柵34上方(圖5G)；最后再形成一金屬層52于層間介電層50上以及導(dǎo)電口51內(nèi)，使第一浮柵33與第二浮柵34電性連接(圖5H)。
其中，第一介電層36與第二介電層37的形成方式是利用離子增長(zhǎng)型化學(xué)汽相沉積法(PECVD)，所進(jìn)行的全面性的離子注入程序以及第一離子注入程序可以是N+型式或是P+型式，所摻雜的離子濃度約為1×1012cm-3至1×1013cm-3之間，并以5×1012cm-3至5×1013cm-3之間為最佳。
請(qǐng)參閱圖6A～圖6H所示，其為本發(fā)明制作EEPROM的第二實(shí)施例圖，其步驟包括首先形成互相隔離的一第一半導(dǎo)體層31與一第二半導(dǎo)體層32于一基板30上(圖6A)；分別形成一第一介電層36與一第二介電層37于第一半導(dǎo)體層31與第二半導(dǎo)體層32之上(圖6B)；分別形成一第一浮柵33與一第二浮柵34于第一介電層36與第二介電層37之上(圖6C)；在第一半導(dǎo)體層31的第一浮柵33兩側(cè)定義一第一源極區(qū)311以及一第一漏極區(qū)312，并進(jìn)行第一離子注入程序(圖6D)；對(duì)第二半導(dǎo)體層32進(jìn)行第二離子注入程序，使其具有至少一離子注入?yún)^(qū)(圖6E)；形成層間介電層50于基板30、第一半導(dǎo)體層31、第二半導(dǎo)體層32、第一浮柵33以及第二浮柵34之上(圖6F)；分別形成一導(dǎo)電口51于第一浮柵33以及第二浮柵34上方(圖6G)；最后再形成一金屬層52于層間介電層50以及導(dǎo)電口51，使第一浮柵33與第二浮柵34電性連接(圖6H)。
其中，第一介電層36與第二介電層37的形成方式是利用離子增長(zhǎng)型化學(xué)汽相沉積法(PECVD)，第一離子注入程序以及第二離子注入程序可以是N+型式或是P+型式，且上述二離子注入程序也可以是同時(shí)進(jìn)行，所摻雜的離子濃度約為1×1012cm-3至1×1013cm-3之間，并以5×1012cm-3至5×1013cm-3之間為最佳，又圖6E的離子注入?yún)^(qū)包含一第二源極區(qū)321以及一第二漏極區(qū)322，分別形成于第二浮柵34的兩側(cè)。
請(qǐng)參閱圖7所示，其為本發(fā)明在控制柵電壓(Vg)相同的情況下，例如為2V，對(duì)EEPROM進(jìn)行寫(xiě)入與抹除的電性測(cè)試圖。其中ΔI1為本發(fā)明的第一實(shí)施例在相同電壓下，數(shù)據(jù)寫(xiě)入(Iw)與抹除(Ie)的電流差，而ΔI2為本發(fā)明的第二實(shí)施例在相同電壓下，數(shù)據(jù)寫(xiě)入(IIw)與抹除(IIe)的電流差，由于ΔI1的值明顯較ΔI2的值大，因此讀取的速度較快，相對(duì)地其反應(yīng)速度也較快。
當(dāng)然，以上所述僅為本發(fā)明的EEPROM結(jié)構(gòu)及制造方法的較佳實(shí)施例，其并非用以限制本發(fā)明的實(shí)施范圍，任何熟習(xí)該項(xiàng)技藝者在不違背本發(fā)明的精神所做的修改均應(yīng)屬于本發(fā)明的范圍，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)做為依據(jù)。
權(quán)利要求
1.一種電可擦洗可編程只讀存儲(chǔ)器，其特征在于，至少包括一基板；一第一半導(dǎo)體層，形成于基板上，該第一半導(dǎo)體層的兩側(cè)具有一第一源極區(qū)及一第一漏極區(qū)；一第二半導(dǎo)體層，形成于基板上并與第一半導(dǎo)體層隔離而形成一溝道；一介電層，形成于第一半導(dǎo)體層以及第二半導(dǎo)體層上；一第一浮柵，形成于介電層之上并對(duì)應(yīng)第一半導(dǎo)體層；以及一第二浮柵，形成于介電層之上且對(duì)應(yīng)第二半導(dǎo)體層，并與第一浮柵電連接。
2.如權(quán)利要求1所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第一源極區(qū)及第一漏極區(qū)為N+型式離子注入?yún)^(qū)。
3.如權(quán)利要求2所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第二半導(dǎo)體層具有一第二源極區(qū)及一第二漏極區(qū)，該第二源極區(qū)及該第二漏極區(qū)為N+型式離子注入?yún)^(qū)。
4.如權(quán)利要求1所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第一源極區(qū)及一第一漏極區(qū)為P+型式離子注入?yún)^(qū)。
5.如權(quán)利要求4所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第二半導(dǎo)體層具有一第二源極區(qū)及一第二漏極區(qū)，其中該第二源極區(qū)及該第二漏極區(qū)為P+型式離子注入?yún)^(qū)。
6.如權(quán)利要求4所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第二半導(dǎo)體層具有一第二源極區(qū)及一第二漏極區(qū)，其中該第二源極區(qū)及該第二漏極區(qū)為N+型式離子注入?yún)^(qū)。
7.如權(quán)利要求1所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述介電層包含二氧化硅。
8.如權(quán)利要求1所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第一浮柵包含金屬。
9.如權(quán)利要求1所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述第二半導(dǎo)體層的全面區(qū)域?yàn)橐浑x子注入?yún)^(qū)。
10.如權(quán)利要求9所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述離子注入?yún)^(qū)所摻雜的離子濃度為1×1012cm-3至1×1013cm-3之間。
11.如權(quán)利要求10所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，所述離子注入?yún)^(qū)所摻雜的離子濃度為5×1012cm-3至5×1013cm-3之間。
12.如權(quán)利要求9所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，更包含一控制柵，與第二半導(dǎo)體層電性連接。
13.如權(quán)利要求12所述的電可擦洗可編程只讀存儲(chǔ)器，其特征在于，更包含一位線，與第一漏極區(qū)電性連接。
14.一種制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，包括以下步驟形成互相隔離的一第一半導(dǎo)體層以及一第二半導(dǎo)體層于一基板上；形成一介電層于第一半導(dǎo)體層以及第二半導(dǎo)體層上；定義一第一源極區(qū)以及一第一漏極區(qū)于第一半導(dǎo)體層并進(jìn)行一第一離子注入程序于第一源極區(qū)以及第一漏極區(qū)；進(jìn)行一第二離子注入程序于第二半導(dǎo)體層，使第二半導(dǎo)體層具有至少一離子注入?yún)^(qū)；形成一第一浮柵以及一第二浮柵于介電層上并分別對(duì)應(yīng)第一半導(dǎo)體層以及第二半導(dǎo)體層；形成層間介電層于基板、第一半導(dǎo)體層、第二半導(dǎo)體層、第一浮柵以及第二浮柵之上；形成一導(dǎo)電口于第一浮柵以及第二浮柵上方；以及形成一金屬層于層間介電層以及導(dǎo)電口，使第一浮柵與第二浮柵電性連接導(dǎo)通。
15.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，所述介電層是使用離子增長(zhǎng)型化學(xué)汽相沉積法而形成。
16.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，所述第一離子注入程序?yàn)镹+型式離子注入程序或P+型式離子注入程序。
17.如權(quán)利要求16所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，所述第二離子注入程序?yàn)镻+型式離子注入程序。
18.如權(quán)利要求16所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，所述第二離子注入程序?yàn)镹+型式離子注入程序。
19.如權(quán)利要求18所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，其中進(jìn)行第一離子注入程序于第一半導(dǎo)體層以及進(jìn)行第二離子注入程序于第二半導(dǎo)體層的步驟為同時(shí)進(jìn)行。
20.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，更包含形成一控制柵與第二半導(dǎo)體層的離子注入?yún)^(qū)電性連接。
21.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，其中進(jìn)行第二離子注入程序于第二半導(dǎo)體層的步驟包含進(jìn)行第二離子注入程序于第二半導(dǎo)體層，使第二半導(dǎo)體層具至少一離子注入?yún)^(qū)，其中該至少一離子注入?yún)^(qū)包含一第二源極區(qū)以及一第二漏極區(qū)。
22.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，更包含形成一位線與第一半導(dǎo)體層的第一漏極區(qū)電性連接。
23.如權(quán)利要求14所述的制作電可擦洗可編程只讀存儲(chǔ)器的方法，其特征在于，其中定義第一源極區(qū)以及第一漏極區(qū)于第一半導(dǎo)體層的步驟在進(jìn)行第二離子注入程序于第二半導(dǎo)體層的步驟后。
全文摘要
一種形成于基板上的電可擦洗可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read－Only Memory；EEPROM)，包括一基板，其表面設(shè)有第一半導(dǎo)體層以及第二半導(dǎo)體層，二半導(dǎo)體層之間以一溝道加以隔離，其中在第一半導(dǎo)體層的兩側(cè)具有第一源極區(qū)以及第一漏極區(qū)，其上方則具有一第一介電層，一第一浮柵形成于第一介電層之上，且第二半導(dǎo)體層具有第二源極區(qū)和第二漏極區(qū)其上方則具有一第二介電層，一第二浮柵形成于第二介電層之上并與第一浮柵電連接。
文檔編號(hào)H01L21/8247GK1855509SQ20051006780
公開(kāi)日2006年11月1日 申請(qǐng)日期2005年4月26日 優(yōu)先權(quán)日2005年4月26日
發(fā)明者趙志偉, 胡晉瑋, 陳紀(jì)文 申請(qǐng)人:友達(dá)光電股份有限公司