專利名稱：具有介電多層結(jié)構(gòu)的存儲器件及其制造方法
技術領域：
本發(fā)明涉及一種具有介電多層結(jié)構(gòu)的存儲器件及其制造方法，特別是涉及一種具有具有快速數(shù)據(jù)存儲和擦除時間和改良的數(shù)據(jù)保持時間的介電多層結(jié)構(gòu)的存儲器件及其制造方法。
背景技術：
半導體存儲器件的數(shù)據(jù)存儲容量和單位面積的存儲單元數(shù)目成比例，也就是和集成度成比例。通常，半導體存儲器件包括大量存儲單元，它們連接在電路中。以動態(tài)隨機存取存儲器(DRAM)的情況為例，它的單位存儲單元通常包括一晶體管和一電容器。因此，為了增大半導體存儲器件的集成度，應該減小晶體管和電容的體積。
早期的半導體存儲器件，集成度較低，對光刻和刻蝕來說具有足夠的工藝范圍。因此，減小晶體管和電容的體積是增加半導體存儲器件集成度的一個相當有效的辦法。但是，隨著半導體和相關電子工業(yè)領域的技術發(fā)展，對半導體存儲器件的集成度要求越來越高，現(xiàn)有工藝已不能滿足需要。
同時，半導體存儲器件的集成度和制造期間的設計標準緊密相關。因此，為了增加半導體存儲器件的集成度，制造期間的設計標準應該更加嚴格。因此，由于光刻和刻蝕的工藝范圍減小，半導體存儲器件的制造過程中需要實施更精確的光刻和刻蝕。
如果制造半導體存儲器件過程中光刻和刻蝕的工藝范圍較低，產(chǎn)量也會降低。因此，需要找到提高半導體存儲器件集成度同時保持產(chǎn)量的新方法。
現(xiàn)在已經(jīng)引進了一種新型半導體存儲器件來解決這一難題。這種新型半導體存儲器件具有不同于傳統(tǒng)半導體存儲器件的結(jié)構(gòu)，它具有形成在晶體管上的數(shù)據(jù)存儲介質(zhì)，例如巨磁電阻(GMR)或隧穿磁電阻(TMR)。
硅氧化氮氧化硅(SONOS)存儲器件是最近引進的半導體存儲器件之一。圖1A是根據(jù)傳統(tǒng)技術的典型SONOS存儲器件(下文稱為傳統(tǒng)存儲器件)的截面圖。
參考圖1A，傳統(tǒng)存儲器件包括第一雜質(zhì)區(qū)域(源極)、第二雜質(zhì)區(qū)域(漏極)和形成在第一第二雜質(zhì)區(qū)域之間的溝道區(qū)域。通過使用雜質(zhì)摻雜半導體基板而形成第一和第二雜質(zhì)區(qū)域。柵極結(jié)構(gòu)形成在半導體基板上。通過依次形成隧穿氧化層、電荷存儲層(氮化硅)、阻擋氧化層和柵電極而形成柵極結(jié)構(gòu)。這樣，如果在柵電極上施加一預定電壓，通過隧穿氧化層的電子被捕獲在電荷存儲層中的勢阱點中。阻擋氧化層防止被捕獲的電子遷移到柵電極。
傳統(tǒng)存儲器件的閾值電壓根據(jù)電子是否被捕獲在電荷存儲層中的勢阱點中而變化。傳統(tǒng)存儲器件利用這一性質(zhì)存儲并復制信息。但是，圖1A所示的傳統(tǒng)SONOS存儲器件存在在其二氧化硅/氮化硅/二氧化硅柵極結(jié)構(gòu)中寫入和擦除數(shù)據(jù)慢的問題，并且其數(shù)據(jù)保持時間短。
為了解決該問題，引進了一種新型SONOS存儲器件，如圖1B所示，其中氮化物電荷存儲層由具有高介電常數(shù)的二氧化鉿氧化層組成，阻擋氧化層由具有高介電常數(shù)的三氧化二鋁氧化層組成。圖1B所示的該SONOS存儲器件結(jié)構(gòu)在某種程度上解決了寫入/擦除數(shù)據(jù)慢和數(shù)據(jù)保持時間短的問題，但沒有提供一種性質(zhì)更佳的存儲器件。

發(fā)明內(nèi)容
本發(fā)明提供一種具有增強數(shù)據(jù)寫入/擦性質(zhì)并提高數(shù)據(jù)保持時間的改良結(jié)構(gòu)的存儲器件及其制造方法。
根據(jù)本發(fā)明的一個方面，提供一種具有介電多層結(jié)構(gòu)的存儲器件，它包括半導體基板、形成在半導體基板兩邊的第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域以及形成在半導體基板上并與第一和第二雜質(zhì)區(qū)域接觸的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括隧穿氧化層、形成在隧穿氧化層上的電荷存儲層、形成在電荷存儲層上并具有兩個以上介電層的絕緣層和形成在介電層上的柵電極層。
隧穿氧化層可包括二氧化硅，厚度約為1.5到4納米(nm)。電荷存儲層可包括氮化物。
絕緣層包括第一介電層和第二介電層，它們依次形成在電荷存儲層上。第一介電層的能帶帶隙比第二介電層的能帶帶隙大。
此外，絕緣層的介電層由介電常數(shù)比二氧化硅高的材料的材料。
絕緣層的介電層包括MO、MON、MSiO或MSiON，其中M代表金屬材料。M包括鋁、鈦、鉭、鋯、鉿或鑭系元素(鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥)。
根據(jù)本發(fā)明的另一方面，提供一種制造具有介電多層結(jié)構(gòu)的存儲器件的方法。該方法包括在半導體基板上形成隧穿氧化層和電荷存儲層；在電荷存儲層上形成多余兩個的介電層來作為絕緣層；在絕緣層上形成柵電極層；除去柵電極層、絕緣層、電荷存儲層和隧穿氧化層的兩側(cè)邊從而暴露半導體基板的表面；用雜質(zhì)摻雜暴露的半導體基板兩邊從而形成第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域。
絕緣層可通過依次層疊多余兩個的介電層來形成，介電層具有介電常數(shù)比二氧化硅高的材料。介電層包括MO、MON、MSiO或MSiON，其中M代表金屬材料。M包括鋁、鈦、鉭、鋯、鉿或鑭系元素(鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥)。MON或MSiO可通過化學氣相沉積(CVD)、原子層沉積(ALD)、原子層化學氣相沉積(ALCVD)、低壓化學氣相沉積(LPCVD)、等離子增強化學氣相沉積(PECVD)、金屬氧化物化學氣相沉積(MOCVD)或反應濺射形成。MON或MSiON可通過先形成MO或MSiO，然后經(jīng)過氮化處理而得到。氮化處理包括在氮氣或氨氣氣氛中等離子體氮化，在氨氣氣氛中快速熱退火，在氨氣氣氛中熔爐處理或氮離子注入。


通過詳細的具體實施例中相關說明和參考附圖，本發(fā)明的以上及其他特色和優(yōu)點將更加明顯，其中圖1A和1B是傳統(tǒng)SONOS存儲器件視圖。
圖2是根據(jù)本發(fā)明具有介電多層結(jié)構(gòu)的存儲器件圖。
圖3A到3H是根據(jù)本發(fā)明制造具有介電多層結(jié)構(gòu)的存儲器的方法圖。
圖4A到4C是說明根據(jù)本發(fā)明的具有介電多層結(jié)構(gòu)的存儲器件的特性的圖。
具體實施例方式
現(xiàn)在將通過參考附圖來更充分的說明本發(fā)明，圖中顯示了本發(fā)明的優(yōu)選實施例。但是，本發(fā)明也可以以很多不同的形式實現(xiàn)，不應該被理解為局限在此處提出的實施例之內(nèi)；更確切的說，提供這些實施例是為了使說明更徹底和全面，向那些本領域技術人員充分地傳達本發(fā)明的概念。附圖中，為了顯示清楚而夸大了層和區(qū)域的厚度。整個說明中相同的參考數(shù)字代表相同的元素。
圖2是根據(jù)本發(fā)明具有介電多層結(jié)構(gòu)的存儲器件圖。參考圖2，本發(fā)明存儲器件包括半導體基板21和形成在半導體基板21中的第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b。例如，如果半導體基板21是p型基板，第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b由n型雜質(zhì)摻雜到預定深度。第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b彼此間隔開一預定距離，兩雜質(zhì)區(qū)域之間的區(qū)域稱為溝道區(qū)域。
在溝道區(qū)域上形成柵極結(jié)構(gòu)，它和第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b相接觸。柵極結(jié)構(gòu)包括依次形成的隧穿氧化層23、電荷存儲層24、第一介電層25、第二介電層26和柵電極層27。
第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b與隧穿氧化層23下表面的兩邊接觸。隧穿氧化層23通常由二氧化硅或一絕緣材料構(gòu)成。隧穿氧化層23的厚度優(yōu)選約為1.5到4nm。
電荷存儲層24具有勢阱點，當在柵電極層27上施加一電壓時，通過隧穿氧化物層23的電子被捕獲在勢阱點中。因此，勢阱點的密度較高為佳。電荷存儲層24具有高介電常數(shù)材料，例如氮化化合物等等。例如，可使用MON或MSiON。M代表金屬材料，該金屬材料可以是鋁、鈦、鉭、鋯、鉿或鑭系元素(Ln)。
第一介電層25和第二介電層26起絕緣層的作用來防止通過隧穿氧化層23后被捕獲在電荷存儲層24中的電子遷移到柵電極層27中。如上所說，本發(fā)明的特色在于使用包括第一介電層25和第二介電層26的兩個或多于兩個的介電層作為絕緣層來防止電子的遷移。圖2僅僅顯示出了第一介電層25和第二介電層26，但可以在第二介電層26上形成具有高介電常數(shù)材料的其他介電層。形成在電荷存儲層24上的第一介電層25比第二介電層26能帶帶隙(Eg)更大為佳。下文中將要說明一具有多于兩個介電層的介電多層結(jié)構(gòu)實施例。
第一介電層25和第二介電層26具有高介電常數(shù)材料。例如，介電材料可以是二氧化硅或高介電常數(shù)材料，也就是介電常數(shù)比二氧化硅高的材料。介電層包括MO、MON、MSiO或MSiON等等，其中M代表金屬材料。M包括鋁、鈦、鉭、鋯、鉿或鑭系元素(鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥)。
形成柵電極層27用于在驅(qū)動本發(fā)明存儲器件時施加一電壓在其上，形成柵電極層27可使用具有導電雜質(zhì)的多晶硅或典型金屬。
如圖2中所示，下面將說明本發(fā)明具體實施例的存儲器件的運行原理。如果在柵極層27上施加一電壓，半導體基板21維持在基態(tài)，電子從溝道區(qū)域通過隧穿氧化層23注入到電荷存儲層24的勢阱點，并被程序化。因此，第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b的電流信號可以被數(shù)據(jù)信號讀取。
下面將說明特殊驅(qū)動方法?？紤]存儲(寫入)數(shù)據(jù)的情況，在第二雜質(zhì)區(qū)域22b上施加電壓Vd，在柵電極層27上施加電壓Vg。第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b之間的溝道區(qū)域的電子通過隧穿氧化層被捕獲在電荷存儲層24中的勢阱點中。考慮讀數(shù)據(jù)的情況，在第二雜質(zhì)區(qū)域22b上施加電壓Vd’(Vd’＜Vd)，在柵電極層27上施加電壓Vg’(Vg’＜Vg)。流經(jīng)第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b之間的溝道區(qū)域的電流隨著電子是否被捕獲在電荷存儲層24中而變化。也就是說，要驅(qū)動存儲器件，如果流經(jīng)第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b之間的溝道區(qū)域的電流比標準電流大，于是狀態(tài)被決定為“1”，如果該電流比標準電流小，于是狀態(tài)被決定為“0”。
參考圖3A到3H，將詳細說明制造圖2所示根據(jù)本發(fā)明具體實施例的存儲器件的方法。圖3A到3H是根據(jù)本發(fā)明一具體實施例制造具有高介電常數(shù)介電多層結(jié)構(gòu)的存儲器件的方法的截面圖。
參考圖3A，提供一半導體基板21，它被例如p型雜質(zhì)摻雜。半導體基板21的種類不限，半導體基板21可采用通常被使用在制造半導體器件中的硅基板。
如圖3B所示，在半導體基板21上形成隧穿氧化層23。隧穿氧化層23可具有厚度約為1.5到4nm的二氧化硅。然后，如圖3C所示，在隧穿氧化層23上形成電荷存儲層24。電荷存儲層24可由，例如氮化物(氮化硅)構(gòu)成。為了增加勢阱點，可在電荷存儲層24上進一步沉積多孔材料，或用雜質(zhì)對電荷存儲層24進行摻雜。
如圖3D到3E所示，在電荷存儲層24上形成兩個以上介電層的介電多層結(jié)構(gòu)，例如介電層25和26。用于介電層的介電材料以介電常數(shù)高于二氧化硅的高介電常數(shù)材料為佳。此外，第一介電層25的材料比第二介電層26的材料能帶帶隙(Eg)大為佳。高介電材料可以是MO、MON、MSiO或MSiON等等，其中M代表金屬材料，可以是鋁、鈦、鉭、鋯、鉿或鑭系元素(鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥)。
考慮形成MON或MSiON材料的情況，可采用化學氣相沉積(CVD)、原子層沉積(ALD)，原子層化學氣相沉積(ALCVD)、低壓化學氣相沉積(LPCVD)、等離子體增強化學氣相沉積(PECVD)、金屬氧化物化學氣相沉積(MOCVD)或反應濺射。首先，在電荷存儲層24上沉積MO或MSiO，然后實施在氮氣或氨氣氣氛中等離子體氮化，在氨氣氣氛中快速熱退火，在氨氣氣氛中熔爐處理或氮離子注入來形成MON或MSiON。此外，如果需要的話，可實施再氧化處理，例如在氧氣氣氛中快速熱退火或熔爐處理。在形成第一介電層25和形成第二介電層26時都可采用該工藝。
然后，如圖3F所示，在介電層25、26上形成柵電極層27。柵電極層27所用的材料可以是典型導電材料，因此可以在其上沉積多孔硅或金屬。
然后，如圖3G所示，除去柵極結(jié)構(gòu)的兩邊，使半導體基板21的兩邊暴露出來。如圖3H所示，通過離子注入等方式用雜質(zhì)摻雜暴露的半導體基板21，于是形成第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b。為了激活第一雜質(zhì)區(qū)域22a和第二雜質(zhì)區(qū)域22b，可以實施退火，這樣就完成了如圖2所示的本據(jù)本發(fā)明具體實施例的使用高介電多層結(jié)構(gòu)的存儲器件的形成。
參考圖4A到4C，詳細說明了根據(jù)本發(fā)明具體實施例的使用高介電多層結(jié)構(gòu)的存儲器件和傳統(tǒng)存儲器件的特性比較。為了將根據(jù)本發(fā)明具體實施例的存儲器件和傳統(tǒng)存儲器件進行比較，制造了四個樣品并分析其特性。表1示出四個樣品中每個樣品中隧穿氧化層，電荷存儲層和絕緣層(介電層或阻擋氧化層)的材料及其厚度。
表1


參考表1，根據(jù)本發(fā)明具體實施例的樣品ONAH中，具有三氧化二鋁和二氧化鉿的多層結(jié)構(gòu)具有高介電常數(shù)，它作為介電層(Eg(Al2O3)＞Eg(HfO2))形成在電荷存儲層24上。樣品堆疊1，堆疊2和ONA具有和圖1A和1B所示傳統(tǒng)存儲器件相同的結(jié)構(gòu)。
圖4A是在表1所示四個樣品上施加一數(shù)據(jù)寫入電壓后平帶電壓(ΔVFB)的變化圖。
參考圖4A，考慮施加8到12伏數(shù)據(jù)寫入電壓的情況，樣品堆疊2的平帶電壓差最小，根據(jù)本發(fā)明具體實施例的樣品ONAH的平帶電壓差最大。因此，即使當施加一小電壓時，因為有足夠的平帶電壓和平帶電壓中有較大變化，數(shù)據(jù)可以充分地寫入在根據(jù)本發(fā)明具體實施例的存儲器件中。其結(jié)果，數(shù)據(jù)記錄時間比傳統(tǒng)存儲器件縮短。
圖4B是在表1所示四個樣品上施加一數(shù)據(jù)擦除電壓后平帶電壓(ΔVFB)的變化圖。
參考圖4B，考慮施加-6到-12伏數(shù)據(jù)擦除電壓的情況，樣品2的平帶電壓差(絕對值)最小，根據(jù)本發(fā)明具體實施例的樣品ONAH的平帶電壓差最大。這和圖4A的結(jié)果一致。圖4B中，即使施加一小電壓，因為有足夠大的平帶電壓和平帶電壓中有較大變化，數(shù)據(jù)可從根據(jù)本發(fā)明具體實施例的存儲器中充分地擦除。
圖4C是樣品ONAH和樣品堆疊1的數(shù)據(jù)保持時間特性圖，圖4A和4B中這兩個樣品顯示了較好的結(jié)果。
參考圖4C，相對于數(shù)據(jù)保持時間(秒)兩樣品的平帶電壓差(伏)最初保持相近。但是，在數(shù)據(jù)保持時間約為10年時，樣品ONAH的平帶電壓差約為1.9伏而傳統(tǒng)樣品堆疊1的平帶電壓差約為1.1伏。也就是說，樣品ONAH的平帶電壓差比傳統(tǒng)樣品堆疊1的平帶電壓差高70％。由此結(jié)果可知根據(jù)本發(fā)明具體實施例制造的樣品ONAH比傳統(tǒng)樣品堆疊1具有更好的保持特性。
如上所述，本發(fā)明提供一種可在低電壓下短時間內(nèi)可靠驅(qū)動的存儲器件，與傳統(tǒng)SONOS存儲器件相比其數(shù)據(jù)寫入和擦除特性優(yōu)異。此外，和數(shù)據(jù)寫入/擦除特性一樣，本發(fā)明提供一種比使用傳統(tǒng)技術所能達到的更好的數(shù)據(jù)保持特性。
同樣，本領域技術人員應理解的是可在電荷存儲層24上設置具有高介電常數(shù)的第三介電層。
參考相關典型實施例特別顯示和說明本發(fā)明時，本領域技術人員應該明白，在不偏離以下權(quán)利要求所定義的本發(fā)明的思想和范圍的情況下，可以發(fā)生各種形式和技巧上的變化。
權(quán)利要求
1.一種存儲器件，具有介電多層結(jié)構(gòu)并包括一半導體基板，形成在半導體基板兩邊的一第一雜質(zhì)區(qū)域和一第二雜質(zhì)區(qū)域，形成在半導體基板上并與第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域相接觸的一柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括一隧穿氧化層；一形成在隧穿氧化層上的電荷存儲層；一形成在電荷存儲層上并包括兩個以上的介電層的絕緣層；以及一形成在介電層上的柵電極層。
2.如權(quán)利要求1所述的存儲器件，其中隧穿氧化層包括氧化硅。
3.如權(quán)利要求1所述的存儲器件，其中隧穿氧化層厚度約為1.5到4nm。
4.如權(quán)利要求1所述的存儲器件，其中電荷存儲層包括氮化物。
5.如權(quán)利要求1所述的存儲器件，其中絕緣層包括第一介電層和第二介電層，它們依次形成在電荷存儲層上，第一介電層的能帶帶隙比第二介電層的能帶帶隙大。
6.如權(quán)利要求1所述的存儲器件，其中絕緣層的介電層具有介電常數(shù)比氧化硅高的材料。
7.如權(quán)利要求1所述的存儲器件，其中介電層包括MO、MON、MSiO或MSiON，其中M代表金屬材料。
8.如權(quán)利要求7所述的存儲器件，其中M包括鋁、鈦、鉭、鋯、鉿或包括Ln、鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥在內(nèi)的鑭系元素。
9.一種制造具有介電多層結(jié)構(gòu)的存儲器件的方法，該方法包括在半導體基板上形成隧穿氧化層和電荷存儲層；在電荷存儲層上形成兩個以上的介電層來作為絕緣層，并在絕緣層上形成柵電極層；除去柵電極層、絕緣層、電荷存儲層和隧穿氧化層的兩邊，暴露出半導體基板的表面；以及用雜質(zhì)摻雜暴露出的半導體基板的兩邊，形成第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域。
10.如權(quán)利要求9所述的方法，其中隧穿氧化層包括厚度約為1.5到4nm的二氧化硅。
11.如權(quán)利要求9所述的方法，其中電荷存儲層包括氮化物。
12.如權(quán)利要求9所述的方法，其中通過依次層疊兩個以上的介電層來形成絕緣層，每個絕緣層具有介電常數(shù)比二氧化硅高的材料。
13.如權(quán)利要求12所述的方法，其中介電層包括MO、MON、MSiO或MSiON，其中M代表金屬材料。
14.如權(quán)利要求13所述的方法，其中M包括鋁、鈦、鉭、鋯、鉿或包括Ln、鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿或镥在內(nèi)的鑭系元素。
15.如權(quán)利要求13所述的方法，其中MON或MSiO可通過化學氣相沉積、原子層沉積、原子層化學氣相沉積、低壓化學氣相沉積、等離子增強化學氣相沉積、金屬氧化物化學氣相沉積或反應濺射形成。
16.如權(quán)利要求13所述的方法，其中MON或MSiO可以通過形成MO或MSiO并經(jīng)過氮化工藝形成。
17.如權(quán)利要求16所述的方法，其中氮化工藝包括在氮氣或氨氣氣氛中等離子體氮化，在氨氣氣氛中快速熱退火，在氨氣氣氛中爐處理或氮離子的離子注入。
全文摘要
本發(fā)明提供一種具有介電多層結(jié)構(gòu)的具有提高的運行特性和數(shù)據(jù)保持能力的存儲器件及其制造方法。在該具有介電多層結(jié)構(gòu)并具有半導體基板的存儲器件中，第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域形成在半導體基板的兩邊，柵極結(jié)構(gòu)形成在半導體基板上并與第一雜質(zhì)區(qū)域和第二雜質(zhì)區(qū)域相接觸。柵極結(jié)構(gòu)包括隧穿氧化層，形成在隧穿氧化層上的電荷存儲層，形成在電荷存儲層上并包括兩個以上介電層的絕緣層，以及形成在絕緣層上的柵電極層。
文檔編號H01L29/40GK1691333SQ200510067488
公開日2005年11月2日 申請日期2005年4月25日 優(yōu)先權(quán)日2004年4月23日
發(fā)明者田尚勛, 金楨雨, 黃顯相 申請人:三星電子株式會社