開(kāi)關(guān)器件及連接開(kāi)關(guān)器件的節(jié)點(diǎn)的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明整體涉及電路，并且更具體地講但不排他性地，涉及開(kāi)關(guān)器件及連接開(kāi)關(guān)器件的節(jié)點(diǎn)的方法。
【背景技術(shù)】
[0002]在將共用節(jié)點(diǎn)連接到多個(gè)末端節(jié)點(diǎn)的開(kāi)關(guān)器件中使用開(kāi)關(guān)電路，諸如在計(jì)算機(jī)接口端口應(yīng)用中。作為具體例子，可在用于將一個(gè)端口連接到多個(gè)計(jì)算機(jī)接口端口(諸如通用串行總線(USB)端口、音頻端口等)的開(kāi)關(guān)器件中使用開(kāi)關(guān)電路。在該例子中，開(kāi)關(guān)電路可為微型USB開(kāi)關(guān)(MUS)器件的一部分。開(kāi)關(guān)器件可包括瞬態(tài)電壓抑制(TVS) 二極管以保護(hù)開(kāi)關(guān)電路免于高電壓浪涌。

【發(fā)明內(nèi)容】

[0003]在一個(gè)實(shí)施例中，開(kāi)關(guān)器件包括共用節(jié)點(diǎn)，其連接到多個(gè)末端節(jié)點(diǎn)，諸如計(jì)算機(jī)接口端口的末端節(jié)點(diǎn)。該開(kāi)關(guān)器件包括若干個(gè)開(kāi)關(guān)電路，所述開(kāi)關(guān)電路可串聯(lián)連接以在共用節(jié)點(diǎn)與末端節(jié)點(diǎn)之間形成開(kāi)關(guān)路徑。開(kāi)關(guān)電路可包括主開(kāi)關(guān)，諸如晶體管，其可被配置為通過(guò)自動(dòng)改變其柵極的連接來(lái)承受正或負(fù)電壓浪涌。
[0004]本申請(qǐng)公開(kāi)了一種開(kāi)關(guān)器件，所述開(kāi)關(guān)器件包括:第一開(kāi)關(guān)路徑，所述第一開(kāi)關(guān)路徑將第一節(jié)點(diǎn)連接到第二節(jié)點(diǎn)，所述第一開(kāi)關(guān)路徑包括第一組串聯(lián)開(kāi)關(guān)電路；以及第二開(kāi)關(guān)路徑，所述第二開(kāi)關(guān)路徑將所述第一節(jié)點(diǎn)連接到第三節(jié)點(diǎn)，所述第二開(kāi)關(guān)路徑包括第二組串聯(lián)開(kāi)關(guān)電路，其中所述第一組串聯(lián)開(kāi)關(guān)電路中的開(kāi)關(guān)電路響應(yīng)于所述第一開(kāi)關(guān)路徑上的浪涌電壓而將所述開(kāi)關(guān)電路的晶體管的柵極自動(dòng)連接到所述晶體管的漏極或所述晶體管的源極以“斷開(kāi)”所述晶體管并且打開(kāi)所述第一開(kāi)關(guān)路徑。
[0005]本申請(qǐng)公開(kāi)了一種連接開(kāi)關(guān)器件的節(jié)點(diǎn)的方法，所述方法包括:通過(guò)第一開(kāi)關(guān)路徑將共用節(jié)點(diǎn)連接到第一末端節(jié)點(diǎn)，所述第一開(kāi)關(guān)路徑包括串聯(lián)連接的第一晶體管和第二晶體管；通過(guò)第二開(kāi)關(guān)路徑將所述共用節(jié)點(diǎn)連接到第二末端節(jié)點(diǎn)，所述第二開(kāi)關(guān)路徑包括串聯(lián)連接的第三晶體管和第四晶體管；依據(jù)所述第一晶體管的源極上的電勢(shì)相對(duì)于所述第一晶體管的漏極上的電勢(shì)來(lái)將所述第一晶體管的柵極自動(dòng)連接到所述第一晶體管的所述源極或所述第一晶體管的所述漏極。
[0006]本申請(qǐng)還公開(kāi)了一種開(kāi)關(guān)器件，所述開(kāi)關(guān)器件包括:共用節(jié)點(diǎn)；第一開(kāi)關(guān)路徑，所述第一開(kāi)關(guān)路徑將所述共用節(jié)點(diǎn)連接到第一末端節(jié)點(diǎn)，所述第一開(kāi)關(guān)路徑包括串聯(lián)連接到第二晶體管的第一晶體管，所述第一晶體管的源極連接到所述第二晶體管的漏極，并且依據(jù)所述第一晶體管的所述源極上的電勢(shì)相對(duì)于所述第一晶體管的所述漏極上的電勢(shì)，所述第一晶體管的柵極連接到所述第一晶體管的所述源極或所述第一晶體管的所述漏極；以及第二開(kāi)關(guān)路徑，所述第二開(kāi)關(guān)路徑將所述共用節(jié)點(diǎn)連接到第二末端節(jié)點(diǎn)，所述第二開(kāi)關(guān)路徑包括串聯(lián)連接到第四晶體管的第三晶體管，所述第三晶體管的源極連接到所述第四晶體管的漏極，并且依據(jù)所述第三晶體管的所述源極上的電勢(shì)相對(duì)于所述第三晶體管的所述漏極上的電勢(shì)，所述第三晶體管的柵極連接到所述第三晶體管的所述源極或所述第三晶體管的所述漏極。
[0007]本領(lǐng)域的一般技術(shù)人員將在閱讀本公開(kāi)的全文后容易明白本發(fā)明的這些和其他特征，本公開(kāi)的全文包括附圖和權(quán)利要求書(shū)。
【附圖說(shuō)明】
[0008]圖1示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的開(kāi)關(guān)器件的示意圖。
[0009]圖2和圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1的開(kāi)關(guān)器件的開(kāi)關(guān)電路，其分別被配置為承受正浪涌和負(fù)浪涌。
[0010]圖4和圖5示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于如圖2所示配置的開(kāi)關(guān)器件的浪涌模擬。
[0011]圖6和圖7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于如圖3所示配置的開(kāi)關(guān)器件的浪涌模擬。
[0012]圖8和圖9示出了根據(jù)本發(fā)明的實(shí)施例的開(kāi)關(guān)器件的示意圖。
[0013]圖10示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的開(kāi)關(guān)電路的示意圖。
[0014]圖11示出了圖10的開(kāi)關(guān)電路的簡(jiǎn)化示意圖。
[0015]圖12和圖13示出了根據(jù)本發(fā)明的實(shí)施例的供應(yīng)電壓選擇電路的示意圖。
[0016]圖14和圖15示出了根據(jù)本發(fā)明的實(shí)施例的電壓轉(zhuǎn)換器的示意圖。
[0017]圖16和圖17示出了根據(jù)本發(fā)明的實(shí)施例的開(kāi)關(guān)路徑的示意圖。
[0018]在不同圖示中使用相同參考標(biāo)記指示相同或相似部件。
【具體實(shí)施方式】
[0019]在本公開(kāi)中，提供許多特定細(xì)節(jié)，諸如電路、部件和方法的例子，以提供對(duì)本發(fā)明的實(shí)施例的透徹理解。然而，本領(lǐng)域的一般技術(shù)人員將認(rèn)識(shí)到，可在沒(méi)有特定細(xì)節(jié)中的一者或多者的情況下實(shí)踐本發(fā)明。在其他情況下，未示出或描述熟知細(xì)節(jié)以免模糊本發(fā)明的方面。
[0020]在本公開(kāi)中，用“N” (例如，NO、N1、N2等)標(biāo)記的晶體管是N型金屬氧化物半導(dǎo)體(NMOS)晶體管，并且用“P” (例如，P1、P2等)標(biāo)記的晶體管是P型金屬氧化物半導(dǎo)體(PMOS)晶體管。此外，用“HV”標(biāo)記的晶體管是高電壓晶體管。作為具體例子，“HVN”(例如，HVNU HVN2等)表示高電壓NMOS晶體管，并且“HVP” (例如，HVP1、HVP2等)表示高電壓PMOS晶體管。如能夠理解的，所提供的晶體管類型僅用于說(shuō)明目的。還可依據(jù)應(yīng)用的詳情使用其他晶體管。
[0021]可在開(kāi)關(guān)器件中采用TVS 二極管以防御高電壓浪涌。然而，TVS 二極管的使用可能在一些應(yīng)用中為不合需要的。例如，外部TVS 二極管可能在外部部件數(shù)量最小化的應(yīng)用中在MUS器件的共用節(jié)點(diǎn)上為不合需要的。此類MUS器件的開(kāi)關(guān)電路因此必須在沒(méi)有TVS二極管提供電壓箝位的情況下經(jīng)受住高電壓(例如，+/-22V)浪涌測(cè)試。
[0022]圖1示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的開(kāi)關(guān)器件100的示意圖。例如，開(kāi)關(guān)器件100可包括MUS器件。在圖1的例子中，開(kāi)關(guān)器件100將共用節(jié)點(diǎn)連接到一個(gè)或多個(gè)末端節(jié)點(diǎn)，所述末端節(jié)點(diǎn)可包括多個(gè)計(jì)算機(jī)接口端口。在圖1的例子中，開(kāi)關(guān)器件100被配置為將共用節(jié)點(diǎn)DP連接到末端節(jié)點(diǎn)103至107中的一個(gè)或多個(gè)。在圖1的例子中，節(jié)點(diǎn)103至107分別包括音頻端口、第一 USB端口(USBl)、第二 USB端口(USB2)、第一接收器/發(fā)射器端口(RTl)和第二接收器/發(fā)射器端口(RT2)。節(jié)點(diǎn)可連接到引腳，該引腳繼而可連接到墊片102以允許便利地觸及節(jié)點(diǎn)。例如，在浪涌測(cè)試期間，可借助于墊片102將測(cè)試電壓引入到開(kāi)關(guān)器件100中?？稍诠灿霉?jié)點(diǎn)DP的墊片102上施加測(cè)試電壓以模擬開(kāi)關(guān)路徑上的正或負(fù)浪涌電壓。
[0023]開(kāi)關(guān)路徑可包括至少兩個(gè)相對(duì)節(jié)點(diǎn):一端上的共用節(jié)點(diǎn)以及另一端上的末端節(jié)點(diǎn)。在圖1的例子中，開(kāi)關(guān)器件100包括多個(gè)開(kāi)關(guān)路徑，包括從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)103的第一開(kāi)關(guān)路徑、從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)104的第二開(kāi)關(guān)路徑、從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)105的第三開(kāi)關(guān)路徑、從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)106的第四開(kāi)關(guān)路徑以及從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)107的第五開(kāi)關(guān)路徑。開(kāi)關(guān)器件100可依據(jù)待連接到共用節(jié)點(diǎn)的末端節(jié)點(diǎn)的數(shù)量來(lái)包括更多或更少的開(kāi)關(guān)路徑。
[0024]在圖1的例子中，每個(gè)開(kāi)關(guān)路徑包括一個(gè)或多個(gè)串聯(lián)開(kāi)關(guān)電路101。作為具體例子，從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)103的開(kāi)關(guān)路徑包括三個(gè)串聯(lián)開(kāi)關(guān)電路101，從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)104的開(kāi)關(guān)路徑包括三個(gè)串聯(lián)開(kāi)關(guān)電路101，從共用節(jié)點(diǎn)DP到末端節(jié)點(diǎn)105的開(kāi)關(guān)路徑包括三個(gè)串聯(lián)開(kāi)關(guān)電路101，等等。接通沿著開(kāi)關(guān)路徑的所有開(kāi)關(guān)電路101將開(kāi)關(guān)路徑的一端上的共用節(jié)點(diǎn)連接到開(kāi)關(guān)路徑的末端節(jié)點(diǎn)?？赏ㄟ^(guò)“斷開(kāi)”沿著開(kāi)關(guān)路徑的開(kāi)關(guān)電路101來(lái)打開(kāi)該開(kāi)關(guān)路徑。共用節(jié)點(diǎn)DP上的數(shù)據(jù)源或接收器可因此通過(guò)“接通/斷開(kāi)”特定開(kāi)關(guān)電路101來(lái)與末端節(jié)點(diǎn)103至107中的任一個(gè)連接或斷開(kāi)連接。
[0025]在圖1的例子中，開(kāi)關(guān)電路101由其主開(kāi)關(guān)表示，所述主開(kāi)關(guān)在圖1的例子中是晶體管NO (還在圖10中示出)。為了圖示清楚起見(jiàn)在圖1至圖3中僅標(biāo)記一個(gè)晶體管NO。一般來(lái)講，開(kāi)關(guān)電路101的主開(kāi)關(guān)可包括具有高電壓隔離的低電壓NMOS或PMOS晶體管。例如，主開(kāi)關(guān)可包括隔離NMOS開(kāi)關(guān)器件，其是靜電放電(ESD)保護(hù)類型的器件。
[0026]接通開(kāi)關(guān)電路101接通了其主開(kāi)關(guān)以允許信號(hào)在主開(kāi)關(guān)的源極與漏極之間流動(dòng)。可通過(guò)將開(kāi)關(guān)電路101的主開(kāi)關(guān)的源極連接到相鄰開(kāi)關(guān)電路101的主開(kāi)關(guān)的漏極并且以此類推來(lái)串聯(lián)連接多個(gè)開(kāi)關(guān)電路101。在一個(gè)實(shí)施例中，開(kāi)關(guān)電路101沿著開(kāi)關(guān)路徑提供高電壓浪涌保護(hù)。因此，開(kāi)關(guān)器件100未必需要共用節(jié)點(diǎn)上的TVS 二極管用于高電壓浪涌保護(hù)。
[0027]開(kāi)關(guān)電路101的主開(kāi)關(guān)可為開(kāi)關(guān)核心(例如，圖10，開(kāi)關(guān)核心201)的一部分。正用作主開(kāi)關(guān)的晶體管的柵極可響應(yīng)于浪涌而自動(dòng)連接到其源極或其漏極以“斷開(kāi)”晶體管。
[0028]—般來(lái)講，正用作主開(kāi)關(guān)的晶體管的柵極可依據(jù)其源極上的電勢(shì)相對(duì)于其漏極上的電勢(shì)來(lái)自動(dòng)連接到其自己的源極或其自己的漏極。在NMOS晶體管用作主開(kāi)關(guān)的情況下，NMOS晶體管的柵極可依據(jù)其源極和漏極中的哪一個(gè)具有較低電勢(shì)來(lái)連接到其源極或漏極以抵御瞬態(tài)低電壓柵極-源極電壓VGS