專利名稱:半導體芯片封裝的制作方法
技術(shù)領域:
本發(fā)明涉及半導體芯片封裝。
背景技術(shù):
用于將半導體芯片電連接和/或電子連接到外部環(huán)境的傳統(tǒng)半導體封裝技術(shù)可包括,例如,方塊平面封裝(QFP)和/或球柵陣列封裝(BGA)。
序列化/反序列化(SERDES)電路可使數(shù)據(jù)傳輸?shù)乃俣冗_到,或許超過,十億字節(jié)每秒的水平。
傳統(tǒng)技術(shù)的半導體封裝采用SERDES電路,它可發(fā)展成為,例如BGA型封裝。
圖11是說明傳統(tǒng)半導體芯片封裝連接到外部電子器件的結(jié)構(gòu)示意圖。
如圖11所示,封裝10可以連接到系統(tǒng)板20和連接到外部電子器件的連接器40上的板(例如,印刷電路板(PCB)或柔軟PCB)上。外部電子器件可以是硬盤驅(qū)動器(HDD)30,它可以連接到系統(tǒng)板20上。
布線圖案的數(shù)量和形成在硬盤驅(qū)動器30與板之間的信號線的數(shù)量可以相同或大致相同。
信號線可用來從硬盤驅(qū)動器30傳輸數(shù)據(jù)信號到封裝10內(nèi)的半導體芯片中。信號線可從封裝10的下表面,例如通過焊接到封裝10中電路板15上而連接到系統(tǒng)板20上。
如圖12,圖中示出設計在電路板15上的傳統(tǒng)電路導線結(jié)構(gòu)。電路板15上的所有或大致所有電路導線通過,例如,導通孔連接到焊球11上。導通孔數(shù)目可以增加,電路板15的電路導線結(jié)構(gòu)可變得更復雜。
發(fā)明內(nèi)容
本發(fā)明具體實施例提供半導體芯片封裝和/或半導體芯片模塊。
本發(fā)明具體實施例包括襯底,它可具有多個結(jié)合墊。半導體芯片安裝在襯底上,并且它可具有多個芯片墊。電連接可將芯片墊電連接到結(jié)合墊上,板可被貼在襯底的部分表面上。半導體芯片和電連接可被封裝起來,板貼著的部分可不被封裝。
本發(fā)明的另一具體實施例包括至少兩個半導體芯片封裝。半導體芯片封裝可包括具有多個結(jié)合墊的襯底。半導體芯片安裝在襯底上,并且它可具有多個芯片墊。芯片墊電連接到結(jié)合墊上,板貼在襯底的一部分表面上,板子上至少貼有兩個半導體芯片封裝。半導體芯片和電連接被封裝起來,板貼著的部分可不被封裝。
本發(fā)明的具體實施例中,形成在板上的金屬導線電連接到形成在襯底上的電路導線上。
本發(fā)明的具體實施例中,板上形成的金屬導線可通過電容耦合連接到襯底上形成的電路導線上。
本發(fā)明的具體實施例中,電路導線形成在襯底的封裝部分和未封裝部分的至少一個上。
本發(fā)明的具體實施例中,材料可設置在板和襯底之間,該材料使板和襯底之間以電容耦合的方式進行信號傳輸。
本發(fā)明的具體實施例中,介電材料可以是光致抗蝕劑(PSR)。
本發(fā)明的具體實施例中,介電材料可以是把板接合到襯底上的接合劑。
本發(fā)明的具體實施例中,形成在板上的金屬導線可通過導電結(jié)合連接到形成在襯底上的電路導線上。
本發(fā)明的具體實施例中,板可以通過各向異性導電膜結(jié)合到襯底上。
本發(fā)明的具體實施例中,電連接可以是接合線。
本發(fā)明的具體實施例中,電連接可以是焊丘,半導體芯片可用倒裝芯片焊接法焊接到襯底上。
本發(fā)明的具體實施例中,板包括輸入/輸出外部電子器件信號和半導體芯片信號的傳輸通道。
本發(fā)明的具體實施例中,襯底具有多個導通孔。
本發(fā)明的具體實施例中,襯底具有多層結(jié)構(gòu)。
本發(fā)明的具體實施例中,板可具有圖形化在其上的金屬導線。
本發(fā)明的具體實施例中,金屬導線可以是用于傳輸差分信號的導線對。
本發(fā)明的具體實施例中,板上形成的金屬導線和襯底上形成的電路導線之間電容耦合。
本發(fā)明的具體實施例中,形成在板上的金屬導線連接到襯底上形成的電路導線上,襯底至少具有兩個封裝,其中至少一個封裝所在的襯底部分未被封裝體封裝起來。
通過詳細的具體實施例中相關(guān)說明和參考附圖,本發(fā)明具體實施例將更加明顯,其中圖1是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖。
圖2是圖1沿II-II’線截取的剖視圖。
圖3是顯示根據(jù)本發(fā)明具體實施例的半導體芯片封裝連接到外部器件的示例結(jié)構(gòu)示意圖。
圖4A是示出根據(jù)本發(fā)明具體實施例的半導體芯片封裝的示例電路導線結(jié)構(gòu)。
圖4B示出各種具體實施例和圖2中“A”部分的放大剖視圖。
圖4C是圖1中示出的板和襯底之間接合部分的平面圖。
圖5是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖。
圖6是圖5沿VI-VI’線截取的剖視圖。
圖7是根據(jù)本發(fā)明另一具體實施例的半導體芯片封裝的平面圖。
圖8是圖7沿VIII-VIII’線截取的剖視圖。
圖9是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖。
圖10是圖9沿X-X’線截取的剖視圖。
圖11示意性顯示了傳統(tǒng)半導體芯片封裝連接到外部器件的示例結(jié)構(gòu);以及圖12示出了設計在板上的傳統(tǒng)電路導線結(jié)構(gòu)。
具體實施例方式
參考下面的具體實施例詳細說明和附圖,更容易理解本發(fā)明具體實施例。但是,本發(fā)明也可以以很多不同的形式實現(xiàn),不應該被理解為局限在此處提出的實施例之內(nèi);更確切的說,提供這些實施例是為了使說明更徹底和全面,向那些本領域技術(shù)人員充分地傳達本發(fā)明的概念,本發(fā)明完全由附帶的權(quán)利要求來定義。整個說明書中相同的編號標注相同的元件。
現(xiàn)在將參考圖1和2說明根據(jù)本發(fā)明具體實施例的半導體芯片封裝。
圖1是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖,圖2是圖1沿II-II’線截取的剖視圖。
如圖1和2所示,根據(jù)本發(fā)明具體實施例的半導體芯片封裝中,半導體芯片120連接在襯底110上。襯底110具有一個或多個形成在,例如其上表面的結(jié)合墊111(例如襯底結(jié)合墊)和一個或多個形成在,例如其下表面的端子112。但是,結(jié)合墊111和/或端子112可以形成在襯底110的任何表面上。
襯底110可以是,例如模制框架(例如模制引線框)、板(例如,印刷電路板(PCB)或柔軟PCB)、陶瓷覆銅板(DBC,direct bond copper)、柔韌性膜或任何其他合適襯底。DBC可以是絕緣陶瓷襯底,銅層貼在襯底的一個或兩個表面上。
另一實例中,在半導體芯片和組件(例如個人電腦)襯底之間提供電連接和/或機械柔韌性的插入物可以用作襯底110。插入物可由彈性材料制成,例如,膠帶、聚酰亞胺、塑料材料,或任何其他適合材料。插入物可包括一個或多個圖形化重布線層和無源元件(例如電容、電阻等等)。
半導體芯片120可具有有源表面和無源表面,例如,無源表面可背對著有源表面。有源表面可具有多個芯片墊121,芯片墊可位于,例如其上表面。無源表面可以用來將半導體芯片120連接到其他部分。半導體芯片120的芯片墊121可通過導線(例如接合線)130連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)111上。
半導體芯片120、導線130和導線130連接的部分可以封裝在封裝體140中。襯底110的一部分,例如襯底110的一個或多個邊緣,可不被封裝體140封裝,暴露在外。
封裝體140可由,例如環(huán)氧模壓樹脂(EMC)或任何其他合適封裝材料制成。焊球150可起到連接端子(例如外接端子)的作用,可以附在襯底110的端子112上。
板(例如,印刷電路板(PCB)或柔軟PCB)160可連接在襯底110一部分(例如上面部分)的側(cè)面,它可不被封裝體140所封裝。
板160可具有金屬導線161,金屬導線161可在膜(例如柔韌性膜)上構(gòu)圖,并為外部器件(例如外部電子器件)和/或半導體芯片120輸入輸出提供傳輸通道,它使外部器件和半導體芯片120之間可以接收和/或傳輸數(shù)據(jù)。
金屬導線161可通過形成在襯底110上的電路導線115連接到結(jié)合墊111上,這樣他們就可以連接(例如電連接)到半導體芯片120上。
焊球150也可通過形成在襯底110上的電路導線115連接到結(jié)合墊111上,并可連接(例如電連接)到半導體芯片120上。
具體實施例中,電路導線115可形成在,例如,襯底110上表面的一部分(例如右邊)上,它可以是襯底110暴露出來的一部分。但是,電路導線可形成在襯底110上的任何部分。襯底110可有多層,電路導線115可形成在襯底110的一層上或多層上。襯底110可具有多層結(jié)構(gòu),也可具有多個導通孔,這樣可以使形成在單層或多層上的電路導線115相互連接(例如電連接)。焊球150可連接(例如電連接)到電路導線115上,它可以通過導通孔連接。
本發(fā)明具體實施例中,芯片墊121可通過導線(例如接合線)130連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)111上。但是,半導體芯片120的芯片墊121可通過,例如焊丘或任何其他合適的連接,連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)111上。焊丘可以通過,例如倒裝芯片焊接法,形成。
下面將參考圖3來更詳細的說明根據(jù)本發(fā)明具體實施例的半導體芯片封裝連接到外部器件(例如外部電子器件)的示例結(jié)構(gòu),然后參考圖4B和4C來詳細說明板160連接到襯底110上的示例結(jié)構(gòu)。
如圖3所示,根據(jù)本發(fā)明具體實施例的半導體芯片封裝100附在系統(tǒng)板上。
焊球150可形成在例如封裝100的較低表面上,它可通過例如焊接連接在系統(tǒng)板上,可連接(例如電連接)到印刷在系統(tǒng)板上的電路導線(圖3中未示出)上。
板160可連接在,例如襯底110上部的一部分上,它可不被封裝體140封裝。板160可連接到外部器件(例如外部電子器件)的連接器上。外部器件可以是,例如硬盤驅(qū)動器(HDD),或任何其他適合的外部器件。
外部器件(例如外部電子器件)可提供信號(例如串行數(shù)據(jù)信號或任何其他合適信號)。襯底110可包括在半導體封裝100中,為了信號的輸入/輸出,它可具有,例如互連設計。信號可以是高速的信號(例如串行數(shù)據(jù)信號等等)。
根據(jù)本發(fā)明具體實施例的半導體芯片封裝100具有,例如多層結(jié)構(gòu),它可容納更多電路導線。
根據(jù)本發(fā)明具體實施例的半導體芯片封裝100中,輸入/輸出導線可包括用于高速信號輸入/輸出的電路導線115,它可形成在襯底(例如多層結(jié)構(gòu))上。用于信號(例如高速信號)輸入/輸出的電路導線115可通過板160連接到電子器件的輸入/輸出端口。剩余輸入/輸出導線可形成在,例如襯底110的每層上,并可通過,例如導通孔連接到焊球上。
圖4A示出根據(jù)本發(fā)明具體實施例的示例結(jié)構(gòu)(例如示例電路導線結(jié)構(gòu))。信號(例如高速信號)輸入/輸出電路導線115可直接或間接連接到板160上。襯底110可,例如通過導通孔連接到地線/電源上,它為半導體芯片的運行(例如高速運行)提供更穩(wěn)定的電力。
信號(例如高速信號)輸入/輸出的電路導線115包括,例如一個或多個導線(例如差分信號線),它可用作數(shù)據(jù)總線(例如串行數(shù)據(jù)總線)。在襯底110上可設計一個或多個導線(例如差分信號線),這樣每個導線(例如差分信號線)之間的距離被縮短,這樣抑制了影響導線(例如差分信號線)的干擾。
圖4B顯示各種示例實施例和圖2所示的“A”部分的放大剖視圖。圖4C是顯示圖1所示的板和襯底之間連接部分的平面圖。
圖1和2中,在包括電路導線115的襯底110上表面可涂上光致抗蝕劑(PSR,photo sensitive resist)(未示出)。
如圖4B和4C所示,板160可具有形成在其上的金屬導線161,封裝襯底110可具有形成在其上的電路導線115。板160和襯底110可利用,例如接合劑(例如絕緣接合劑或任何其他合適接合劑)190結(jié)合到一起。金屬導線161和電路導線115可當作一個或多個導線對(例如差分信號導線對)用來傳輸數(shù)據(jù)(例如串行數(shù)據(jù)等等)。
金屬導線161和電路導線115可通過耦合(例如電容耦合)相互連接(例如電連接),可使用接合劑(例如絕緣接合劑)190插入在它們之間。
導線161和115可通過耦合(例如電容耦合)相互連接,信號(例如高速信號)的直流成分可被阻擋(例如直流阻擋)。
連接(例如電連接)也可起到接合劑(例如絕緣接合劑或介電材料接合劑)的作用,不需要額外的結(jié)合工藝(例如金屬結(jié)合工藝)來形成接觸(例如導電接觸)。
例如,涂在襯底110上的PSR可用作電容的介電材料。PSR可以,例如至少部分暴露,并可被粘接。介電材料也可以是除了PSR之外的合適的材料。
如圖4B所示,可以從板160和襯底110之間接合部分除去PSR,板160和襯底110可通過耦合(例如電容耦合)相互連接(例如電連接),例如使用接合劑(例如絕緣接合劑)190。接合劑(例如絕緣接合劑)190可以是介電材料,它可有更高介電常數(shù)。
如圖4B所示,至少可以從板160和襯底110之間的接合部分除去一部分PSR,這使PSR更薄一些,接合劑(例如絕緣接合劑)190可以涂在剩余的PSR上,這樣板160和襯底110可以以耦合(例如電容耦合)的形式相互連接(例如電連接)。接合劑(例如絕緣接合劑)190可以是介電材料,它具有更高的介電常數(shù)。
板160可連接在形成在襯底110上的PSR上,這樣板160和襯底110可以以耦合(例如電容耦合)的形式相互連接(例如電連接)。板160和襯底110可相互接合,例如,使用接合材料,可以是絕緣接合材料或?qū)щ娊雍喜牧稀?br>
如圖4B所示,形成在襯底110上的PSR可以,例如通過部分除去來變得更薄,板160可貼著PSR,它可通過耦合(例如電容耦合)在板160和襯底110之間提供連接(例如電連接)。
板160和襯底110可通過,例如接合材料相互連接(例如電連接)。接合材料可以是絕緣的或?qū)щ姷摹?br>
下面將參考圖5和6來說明根據(jù)本發(fā)明具體實施例的半導體芯片封裝。
圖5是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖,圖6是圖5沿VI-VI’線截取的剖視圖。
如圖5和6所示的根據(jù)本發(fā)明具體實施例的半導體芯片封裝中,半導體芯片220粘貼在襯底210上,襯底210具有多個結(jié)合墊(例如襯底結(jié)合墊)211形成在,例如其上表面。但是,結(jié)合墊(例如襯底結(jié)合墊)211和端子212可形成在襯底的任何面上。
襯底210可以是,例如,模制框架(例如模制引線框)、板(例如印刷電路板(PCB)或柔軟PCB)、陶瓷覆銅板(DBC)、膜(例如柔軟膜)或任何其他合適的襯底。DBC是指一種絕緣襯底(例如絕緣陶瓷襯底),它的一個或兩個表面接合著例如銅層,也可使用任何其他合適的導電材料。
可以在半導體芯片合組件(例如個人電腦)襯底之間提供連接(例如電連接)和/或柔韌性的插入物也可用作襯底210。插入物可由膠帶、聚酰亞胺、塑料材料或任何其他合適材料制成。插入物可包括單個或多個圖形化的重布線層和無源元件(例如電容、電阻等等)。
半導體芯片220具有有源表面。有源表面具有多個位于底表面的芯片墊221。半導體芯片220的芯片墊221可通過例如焊丘230連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)221。焊丘可由一種結(jié)構(gòu)(例如倒裝芯片焊接結(jié)構(gòu))形成。
可設置在襯底110上面部分的半導體芯片220、焊丘230和焊丘230接合部分可由封裝體240封裝起來。
襯底220的一部分,例如襯底220的一個或多個邊緣,可以不被封裝體240封裝,暴露在外面。
封裝體240可由材料,例如彈性記憶復合材料(EMC)或任何其他合適的封裝材料。
焊球250可用作連接端子(例如外部連接端子),它粘貼在襯底210的端子212上。
板(例如印刷電路板(PCB)或柔軟PCB)260可貼附著,例如襯底210的未封裝部分。
板260可通過,例如各向異性導電膜(ACF,anisotropic conductive film)或任何其他合適的接合材料貼附著襯底。
板260可具有金屬導線261,金屬導線在膜(例如柔軟膜)上圖形化,并且在外部器件(例如外部電子器件)的輸入/輸出端口和半導體芯片220的輸入/輸出端口之間提供傳輸通道。外部器件的輸入/輸出端口和半導體芯片220的輸入/輸出端口可使外部器件(例如外部電子器件)和封裝中的半導體芯片220之間能夠接收和/或傳輸數(shù)據(jù)。
金屬導線261可通過形成在襯底210上的電路導線215連接到結(jié)合墊(例如襯底結(jié)合墊)211上,這樣他們可以連接(例如電連接)到半導體芯片220上。金屬導線261可通過例如ACF或任何其他合適的導電接合劑導電接觸形成在襯底210上的電路導線215。
雖然這里說明本發(fā)明具體實施例時涉及到了ACF,應當理解的是也可用任何可以導電連接金屬導線261和形成在襯底210上的電路導線215的合適的導電接合劑。在金屬導線261和電路導線215之間也可采用電容耦合提供連接(例如電連接)。
焊球250可通過形成在襯底210上的電路導線215連接到結(jié)合墊(例如襯底結(jié)合墊)211上,可連接(例如電連接)到半導體芯片220上。
電路導線215可形成在,例如襯底210上表面的右邊,它可以是襯底210暴露的(也就是未封裝的)部分。但是,電路導線215也可形成在襯底210上的一個或多個任何其他部分。襯底210可具有一個或多個層,電路導線215可形成在襯底210不同的層上。
襯底210可具有多層結(jié)構(gòu),并且襯底210可具有多個導通孔,這樣可使形成在不同層上的電路導線215相互連接(例如電連接)。焊球250可連接(例如電連接)到形成在不同層上的通過導通孔相互連接的電路導線215上。
本發(fā)明具體實施例中,芯片墊221可通過導線(例如接合線)230連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)211上。另一具體實施例中,半導體芯片220的芯片墊221可通過導線(例如接合線)230連接(例如電連接)到結(jié)合墊(例如襯底結(jié)合墊)211上。
下面參考圖7和8說明根據(jù)本發(fā)明另一具體實施例的半導體芯片封裝。
圖7是根據(jù)本發(fā)明另一具體實施例的半導體芯片封裝的平面圖,圖8是圖7沿VIII-VIII’線截取的剖視圖。
如圖7和8所示,根據(jù)本發(fā)明具體實施例的半導體芯片封裝具有兩個或更多半導體封裝,他們具有和圖1到圖6所示的半導體芯片封裝相同或大致相同的結(jié)構(gòu)。半導體芯片封裝可相互連接。
半導體封裝310和320可連接到板(例如印刷電路板(PCB)或柔軟PCB)350和板(例如印刷電路板(PCB)或柔軟PCB)360上。板350和360可連接到第二封裝320的右部分和外部器件(例如外部電子器件)上。
封裝310和320的襯底311和321可通過例如導電的或絕緣的接合劑390結(jié)合到板350和360上。
接合劑390可以是導電接合劑,形成在襯底311和321上的電路導線312和322可以以耦合(例如電導耦合)的形式連接到形成在板350和360的金屬導線351和361上。
各向異性導電膜(ACF),或任何其他導電接合劑材料可以用作導電接合劑。
接合劑390可以是絕緣接合劑,形成在襯底311和321上的電路導線312和322可以以耦合(例如電容耦合)的形式連接到形成在板350和360上的金屬導線351和361上。絕緣接合劑可以是電容中的介電材料,PSR(未示出)涂在襯底322和312上。PSR至少部分暴露(也就是未封裝)并且接合的。
下面參考圖9和10說明根據(jù)本發(fā)明另一具體實施例的半導體芯片封裝。
圖9是根據(jù)本發(fā)明具體實施例的半導體芯片封裝的平面圖,圖10是圖9沿X-X’線截取的剖視圖。
如圖9和10所示,根據(jù)本發(fā)明具體實施例的半導體芯片封裝可具有兩個或更多半導體芯片封裝,它們可通過板(例如印刷電路板(PCB)或柔軟PCB)450和460相互連接。根據(jù)本發(fā)明具體實施例的半導體芯片封裝可以和圖7、8所說明的半導體芯片封裝相同,或大致相同。但是,形成在第二封裝襯底上的電路導線422結(jié)構(gòu)可以不同。
封裝410和420可連接到板450上,外部器件(例如外部電子器件)可連接到板460上,板460連接到第二封裝420的右部。
板450和460的襯底410和420可通過接合劑390結(jié)合到封裝410和420上,接合劑390可以是導電的或絕緣的。
電路導線422可連接到形成在板460上的金屬導線461上,電路導線422可形成在,例如襯底421的上層上。一個或多個電路導線422可以被引導到,例如封裝體425的內(nèi)部,剩余的電路導線可形成在襯底421的一部分上,它們可以露在外面。
封裝420的襯底421可以為外部器件(例如外部電子器件)提供的數(shù)據(jù)信號提供信道通路,例如,當數(shù)據(jù)信號傳輸?shù)椒庋b410中的半導體芯片中時。
板450和460可,例如使用接合劑(例如導電接合劑),分別接合到襯底411和421上。形成在襯底411和421上的電路導線412和422可通過,例如耦合(例如電導耦合)連接到形成在板450和460上的金屬導線451和461上。各向異性導電膜(ACF)或任何其他合適的導電接合劑材料可用來作為導電接合劑。
接合劑可以是絕緣的,形成在襯底411和421上的電路導線412和422可以以耦合(例如電容耦合)的形式連接到形成在板450和460上的金屬導線451和461上。PSR涂在襯底411和421上,絕緣接合劑可起到電容中介電材料的作用。PSR可部分暴露(也就是未封裝),可被接合起來。
如上所說,根據(jù)本發(fā)明具體實施例的半導體芯片封裝可連接(例如電連接)到與之傳輸信號(例如高速信號)的器件(例如電子器件)和/或其他封裝,并且不需要通過封裝的焊球。
連接到焊球的電路導線可以設計的稀疏一些,額外不用于互連的焊球可用作電源和/或地線信號導線,因此為半導體芯片的運行(例如高速運行)提供更穩(wěn)定的電源。設計在封裝內(nèi)部的每個信號(例如微分信號)導線對之間的干擾被抑制。
電路導線115可設計在封裝的襯底上,這樣電路導線115可較稀疏地連接到焊球。額外地焊球可用作,例如作為地線(GND)/電源導線,可為半導體芯片地運行(例如高速運行)提供更穩(wěn)定的功率等級。
本發(fā)明具體實施例中,形成在襯底上的一個或多個電路導線可直接連接到形成在板上的金屬導線上,這樣可減少直接連接到封裝焊球上的電路導線的數(shù)量。
可以安排電路導線較稀疏的連接到焊球上,額外的焊球可用作電源和/或地線信號導線,它可以為半導體芯片運行(例如高速運行)提供更穩(wěn)定的電源。
使用接合劑(例如絕緣接合劑)將板和襯底接合起來,這樣在板和襯底之間形成耦合(例如電容耦合)形式的連接(例如電連接),可以阻擋信號(例如高速信號)中的直流成分。
雖然這里說明了本發(fā)明的具體實施例和一些特征,應明白的是,在本發(fā)明的具體實施例之間,這些特征是可以互換和/或可以更改的。
參考相關(guān)典型實施例特別顯示和說明本發(fā)明時,本領域技術(shù)人員應明白,在不偏離附帶權(quán)利要求所定義的本發(fā)明的思想和范圍的情況下,可以發(fā)生前述以及其他形式和技巧上的變化。因此,上面所說明的本發(fā)明具體實施例僅僅用于普通描述,而不是用于限制。
本申請優(yōu)先權(quán)源自于2004年4月20日向韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.10-2004-0027190,其公開的內(nèi)容在這里全部引用作為參考。
權(quán)利要求
1.一種半導體芯片封裝,包括一具有多個結(jié)合墊的襯底;一安裝在襯底上、具有多個芯片墊的半導體芯片;用于將半導體芯片的芯片墊電連接到襯底結(jié)合墊上的電連接;以及一板,其連接在襯底表面的一部分上;其中半導體芯片和電連接被封裝起來,所述板連接在其上的襯底表面部分未被封裝。
2.如權(quán)利要求1所述的半導體芯片封裝,其中形成在板上的金屬導線電連接到形成在襯底上的電路導線上。
3.如權(quán)利要求2所述的半導體芯片封裝,其中形成在板上的金屬導線通過電容耦合連接到形成在襯底上的電路導線上。
4.如權(quán)利要求2所述的半導體芯片封裝,其中在板和襯底之間設置介電材料,它使板和襯底之間以電容耦合的形式實現(xiàn)信號傳輸。
5.如權(quán)利要求4所述的半導體芯片封裝,其中介電材料是光致抗蝕劑。
6.如權(quán)利要求4所述的半導體芯片封裝,其中介電材料也是將板接合到襯底上的接合劑。
7.如權(quán)利要求2所述的半導體芯片封裝,其中形成在板上的金屬導線通過導電接合連接到形成在襯底上的電路導線。
8.如權(quán)利要求7所述的半導體芯片封裝,其中板通過各向異性導電膜接合到襯底上。
9.如權(quán)利要求1所述的半導體芯片封裝,其中電連接是接合線。
10.如權(quán)利要求1所述的半導體芯片封裝,其中電連接是焊丘,采用倒裝芯片焊接法將半導體芯片接合到襯底上。
11.如權(quán)利要求2所述的半導體芯片封裝,其中電路導線形成在襯底的封裝部分和未封裝部分的至少一個上。
12. 如權(quán)利要求1所述的半導體芯片封裝,其中板具有用于傳輸外部電子器件的輸入/輸出信號和半導體芯片信號的輸入/輸出信號的傳輸通道。
13.如權(quán)利要求1所述的半導體芯片封裝,其中襯底具有多個導通孔。
14.如權(quán)利要求1所述的半導體芯片封裝,其中該襯底為多層結(jié)構(gòu)。
15.如權(quán)利要求1所述的半導體芯片封裝,其中板具有在其上圖形化的金屬導線。
16.如權(quán)利要求15所述的半導體芯片封裝,其中金屬導線是用于差分信號傳輸?shù)膶Ь€對。
17.如權(quán)利要求15所述的半導體芯片封裝,其中形成在板上的金屬導線和形成在襯底上的電路導線電容耦合。
18.如權(quán)利要求12所述的半導體芯片封裝,其中在板和襯底之間設置的是介電材料,它使板和襯底之間以電容耦合的形式傳輸信號。
19.如權(quán)利要求18所述的半導體芯片封裝,其中介電材料是光致抗蝕劑。
20.如權(quán)利要求18所述的半導體芯片封裝,其中介電材料也是用于將板接合到襯底上的接合劑。
21.如權(quán)利要求15所述的半導體芯片封裝,其中形成在板上的金屬導線通過導電接合連接到形成襯底上的電路導線上。
22.如權(quán)利要求12所述的半導體芯片封裝,其中板通過各向異性導電膜接合到襯底上。
23.一種半導體芯片封裝,包括至少兩個半導體芯片封裝;其中至少一個半導體芯片封裝還包括一具有多個襯底結(jié)合墊的襯底,一安裝在襯底上的具有多個芯片墊的半導體芯片,用于將半導體芯片的芯片墊電連接到襯底結(jié)合墊上的電連接,以及一板,連接在襯底表面的一部分上,其中半導體芯片和電連接被封裝起來,板連接的部分沒有被封裝,以及其中板連接著該至少兩個半導體芯片封裝。
24.如權(quán)利要求23所述的半導體芯片封裝,其中形成在板上的金屬導線連接著形成在襯底上的電路導線,襯底上所述至少兩個封裝中的至少一個所在的部分未被封裝。
25.如權(quán)利要求23所述的半導體芯片封裝,其中形成在板上的金屬導線通過電容耦合連接到形成在襯底上的電路導線上。
26.如權(quán)利要求23所述的半導體芯片封裝,其中在板和襯底之間設置的介電材料,它使板和襯底之間可以以電容耦合的形式傳輸信號。
27.如權(quán)利要求26所述的半導體芯片封裝,其中介電材料是光致抗蝕劑(PSR)。
28.如權(quán)利要求26所述的半導體芯片封裝,其中介電材料也是用于接合板和襯底的接合劑。
29.如權(quán)利要求24所述的半導體芯片封裝,其中形成在板上的金屬導線通過導電接合連接到形成在襯底上的電路導線上。
30.如權(quán)利要求24所述的半導體芯片封裝,其中板通過各向異性導電膜接合到襯底上。
31.一種半導體芯片封裝,包括至少兩個半導體芯片封裝;其中該至少兩個半導體芯片封裝之中的至少一個半導體芯片封裝是權(quán)利要求1中所述的半導體封裝。
全文摘要
一種半導體芯片封裝,可包括其上形成有結(jié)合墊的襯底。安裝在襯底上的半導體芯片具有芯片墊,以及用于將半導體芯片的芯片墊連接到襯底結(jié)合墊上的電連接。襯底上的半導體芯片和電連接可被封裝起來,接合在襯底部分表面上的板可不被封裝。
文檔編號H01L23/12GK1700459SQ20051006723
公開日2005年11月23日 申請日期2005年4月20日 優(yōu)先權(quán)日2004年4月20日
發(fā)明者李稀裼, 張景徠 申請人:三星電子株式會社