專利名稱：電荷捕捉記憶元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體記憶元件，且特別是有關(guān)于一種具有雙分離式非導(dǎo)電的電荷捕捉嵌入物的電荷捕捉記憶元件及其制造方法。
背景技術(shù)：
已知的氮化物只讀記憶體(NROM)是使用氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)作為柵極絕緣體并當(dāng)作電荷捕捉層。NROM元件的程式化是透過通道熱電子注入法將電子注入到ONO結(jié)構(gòu)的氮化物層，而將氮化物層中的電子抹除，則是藉由價(jià)帶-價(jià)帶(BTBH)熱電洞注入法將電洞注入于儲(chǔ)存著電子的ONO結(jié)構(gòu)的氮化物層中。
雖然NROM只讀記憶體廣泛使用于半導(dǎo)體工業(yè)，但是，仍有一些缺點(diǎn)存在。首要的是該NROM元件有循環(huán)后難以抹除的問題。NROM元件在以價(jià)帶-價(jià)帶熱電洞注入法抹除的過程中，很難正確地將電洞注入于電子陷入的位置且電洞數(shù)目也很難完全與所陷入的電子的數(shù)目吻合，因而導(dǎo)致前述難抹除的現(xiàn)象。另一問題是NROM有較寬的起始電壓(VT)分布。在制作NROM元件時(shí)，電漿充電或UV-充電過程會(huì)造成最初VT漂移、變寬。如果所注入的電子有一部份儲(chǔ)存在ONO結(jié)構(gòu)的氮化物層中心就與原來設(shè)定的位置相差很遠(yuǎn)，導(dǎo)致最初VT的分布變寬而更難控制。變寬的VT將無法再被重新設(shè)定回到較低的狀態(tài)，甚至NROM元件會(huì)有嚴(yán)重的第二位元效應(yīng)。由于電荷可儲(chǔ)存在ONO結(jié)構(gòu)的氮化物層兩端，NROM元件可進(jìn)行二位元操作。所謂的第二位元效應(yīng)是指ONO結(jié)構(gòu)的氮化物層兩端的電荷變寬，當(dāng)進(jìn)行反向讀取操作時(shí)，兩個(gè)位元的電荷會(huì)相互作用而導(dǎo)致不想要的第二位元效應(yīng)。最后，NROM元件還有難縮小的問題，這是因?yàn)閾诫s輪廓控制了電子注入的分布寬度。因此，一區(qū)域的電荷分布寬度若與另一區(qū)域的電荷分布寬度重疊，則將導(dǎo)致NROM元件難以縮小。
另一種已知的浮置柵記憶體元件系在與界面相鄰的柵絕緣層之中插入二個(gè)分離的多晶硅。此種浮置柵記憶體元件會(huì)有可靠度問題，例如應(yīng)力誘導(dǎo)漏電流(SLIC)與位元不穩(wěn)定等問題。
基于以上所述，目前需要一種新的電荷捕捉記憶體元件及其制作方法，以克服前述NROM元件與浮置極記憶體元件的缺點(diǎn)。
由此可見，上述現(xiàn)有的記憶元件的制造方法在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決現(xiàn)有的記憶元件制造方法存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長(zhǎng)久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的記憶元件的制造方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的電荷捕捉記憶元件的制造方法，能夠改進(jìn)一般現(xiàn)有的記憶元件的制造方法，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的記憶元件存在的缺陷，而提供一種新型結(jié)構(gòu)的具有雙分離式非導(dǎo)電的電荷捕捉嵌入物的電荷捕捉記憶元件。所要解決的技術(shù)問題是提供一種新的具有兩個(gè)被氧化層包圍的非導(dǎo)電電荷捕捉嵌入物的電荷捕捉記憶體元件，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，克服現(xiàn)有的記憶元件的制造方法存在的缺陷，而提供一種新的具有雙分離式非導(dǎo)電的電荷捕捉嵌入物的電荷捕捉記憶元件的制造方法。所要解決的技術(shù)問題是使其可克服前述NROM元件與浮置柵極記憶體元件的缺點(diǎn)，避免起始電壓VT變寬的問題以及初始起始電壓VT漂移的問題，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種電荷捕捉記憶元件，其包括一半導(dǎo)體基底；一絕緣層，其具有氧化物的特性；一第一與一第二嵌入物，其是由一非導(dǎo)電捕捉材料所定義，該第一與該第二嵌入物與該絕緣層的一第一側(cè)與一第二側(cè)相鄰；以及一多晶硅柵極，定義在該絕緣層以及至少一部分的該第一與該第二嵌入物之上。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
電荷捕捉記憶元件，其更包括一第一與一第二氧化區(qū)塊，其位于該第一與第二嵌入物的側(cè)邊，覆蓋該基底并緊鄰該多晶硅柵極的側(cè)壁。
前述的電荷捕捉記憶元件，其更包括一多晶硅層定義在該多晶硅柵極與該第一與該第二氧化區(qū)塊之上。
前述的電荷捕捉記憶元件，其中所述的多晶硅層是一摻雜多晶硅層。
前述的電荷捕捉記憶元件，其中所述的第一與該第二氧化區(qū)塊是高密度電漿氧化區(qū)塊。
前述的電荷捕捉記憶元件，其中所述的非導(dǎo)電電荷捕捉材料是選自于氮化硅、氧化鋁與鉿氧化物。
前述的電荷捕捉記憶元件，其中所述的第一與該第二電荷陷入捕捉嵌入物是被氧化物所包圍。
本發(fā)明的目的及解決其技術(shù)問題還采用以下的技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的電荷捕捉記憶元件的制造方法，其中提供一半導(dǎo)體基底；在該基底上形成一絕緣層，且該絕緣層的材質(zhì)為具有氧化物的特性；在該絕緣層的第一側(cè)與第二側(cè)形成多數(shù)個(gè)底切區(qū)域；在該些底切區(qū)域中形成一第一與一第二嵌入物，該第一與第二嵌入物的材質(zhì)具非導(dǎo)電電荷捕捉性質(zhì)；在該絕緣層上形成一柵極，該柵極至少部分重疊于第一與第二嵌入物之上。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的電荷捕捉記憶元件的制造方法，其包括緊鄰該第一與該第二嵌入物植入多數(shù)個(gè)接面。
前述的電荷捕捉記憶元件的制造方法，其包括在該第一、該第二嵌入物與該頂氧化層之間的頂界面以及該第一、該第二嵌入物與該該底氧化層之間的底部界面進(jìn)行熱處理。
前述的電荷捕捉記憶元件的制造方法，其包括在該基底頂部形成一高密度電漿氧化區(qū)塊，其緊鄰柵極的側(cè)壁且位于該第一與第二嵌入物的一側(cè)。
前述的電荷捕捉記憶元件的制造方法，其包括在該高密度電漿氧化區(qū)塊與該柵極之上沉積一多晶硅層；以及在該多晶硅層上沉積一層鎢金屬硅化物。
前述的電荷捕捉記憶元件的制造方法，其中所述的多晶硅層為一摻雜雜質(zhì)多晶硅層。
前述的電荷捕捉記憶元件的制造方法，其包括以化學(xué)物質(zhì)移除高密度電漿氧化區(qū)塊的頂部。
前述的電荷捕捉記憶元件的制造方法，其中化學(xué)物質(zhì)為一氫氟酸。
前述的電荷捕捉記憶元件的制造方法，其包括在該多晶硅柵極上形成一氮化硅區(qū)塊。
前述的電荷捕捉記憶元件的制造方法，其包括在形成該第一與該第二嵌入物之后，再以化學(xué)物質(zhì)移除該氮化硅區(qū)塊。
前述的電荷捕捉記憶元件的制造方法，其中化學(xué)物質(zhì)為一熱磷酸。
前述的電荷捕捉記憶元件的制造方法，其中底切區(qū)域是以一化學(xué)物質(zhì)來形成的。
前述的電荷捕捉記憶元件的制造方法，其中化學(xué)物質(zhì)是一氫氟酸。
前述的電荷捕捉記憶元件的制造方法，其中形成該第一與該第二嵌入物的方法包括在該柵極與該基底上沉積一共形的非導(dǎo)電電荷捕捉材料層，以填入該些底切區(qū)域，該共形非導(dǎo)電電荷捕捉材料層覆蓋該柵極與該絕緣層；以及氧化該共形非導(dǎo)電電荷捕捉材料層的外部，以形成該第一與該第二嵌入物。
前述的電荷捕捉記憶元件的制造方法，其中沉積該共形非導(dǎo)電電荷捕捉材料層的方法采用低壓化學(xué)氣相沉積法或原子層氣相沉積法。
前述的電荷捕捉記憶元件的制造方法，其中該非導(dǎo)電電荷捕捉材料是選自于氮化物、氧化鋁、氧化鉿所組成的族群。
前述的電荷捕捉記憶元件的制造方法，其中該柵極是一多晶硅柵極。
前述的電荷捕捉記憶元件的制造方法，其包括在該第一、該第二嵌入物與該絕緣層的界面進(jìn)行熱處理。
前述的電荷捕捉記憶元件的制造方法，其中該第一與第二嵌入物的橫向長(zhǎng)度是等長(zhǎng)或較短于通道熱電子注入或價(jià)帶-價(jià)帶熱電洞注入的長(zhǎng)度。
前述的電荷捕捉記憶元件的制造方法，其中該第一與第二嵌入物的位置系發(fā)生通道熱電子注入或價(jià)帶-價(jià)帶熱電洞注入之處。
前述的電荷捕捉記憶元件的制造方法，其中形成該第一與第二嵌入物的方法包括在該柵極與該基底上沉積一共形非導(dǎo)電電荷捕捉材料層，以填入該些底切區(qū)域，該共形非導(dǎo)電電荷捕捉材料層覆蓋該柵極與該絕緣層；以及蝕刻該共形非導(dǎo)電電荷捕捉材料層的外部，以形成該第一與該第二嵌入物。
前述的電荷捕捉記憶元件的制造方法，其中所述的沉積該共形非導(dǎo)電電荷捕捉材料層的方法可采用一低壓化學(xué)氣相沉積法或一原子層氣相沉積法本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下廣泛的說，本發(fā)明針對(duì)此需求提供一種新的具有兩個(gè)被氧化層包圍的非導(dǎo)電電荷捕捉嵌入物的電荷捕捉記憶體元件及其制造方法。
本發(fā)明提供一種新的電荷捕捉記憶體元件。該電荷捕捉記憶元件包括一硅基底與兩個(gè)接面。在兩個(gè)接面之間的基底上有一柵氧化層(GOX)，且在GOX上有一多晶硅柵極。而且，硅基底上有一底氧化層(BOX)，且沿著多晶硅柵極的底部與側(cè)壁形成有一共形的頂氧化層(TOX)。位于GOX旁邊、BOX與TOX之間有兩個(gè)電荷捕捉嵌入物。各個(gè)電荷捕捉嵌入物之上至少被一部分的多晶硅柵極所覆蓋。在一實(shí)施例中，兩個(gè)高密度電漿氧化區(qū)塊系形成于底氧化層頂部且接鄰第一與第二嵌入物與頂氧化層。一n+-摻雜多晶硅層被定義形成在多晶硅柵極與兩個(gè)高密度電漿氧化區(qū)塊之上。
本發(fā)明更提出一種新的電荷捕捉記憶元件的制程方法。此方法是先提供含有一層GOX的硅基底。接著，在GOX上定義形成一多晶硅柵極。然后，在沿著GOX寬度方向的側(cè)壁上形成兩個(gè)底切區(qū)域。在一實(shí)施例中，是以自限制(self-limited)蝕刻制作過程借氫氟酸的使用以形成兩個(gè)底切區(qū)域。之后，進(jìn)行氧化制程，以在硅基底上生長(zhǎng)形成一層BOX層，并同時(shí)沿著多晶硅柵極的底部與側(cè)壁共形生長(zhǎng)形成一層TOX層。之后，在兩個(gè)底切區(qū)域中沉積一共形的非導(dǎo)電電荷捕捉材料層，以形成兩個(gè)電荷捕捉嵌入物。在一實(shí)施例，可在多晶硅柵極上定義形成一氮化硅區(qū)塊，以便在制程中保護(hù)多晶硅柵極。當(dāng)兩個(gè)電荷捕捉嵌入物形成之后，再移除氮化硅區(qū)塊。在另一個(gè)實(shí)施例中，在BOX頂部上會(huì)形成兩個(gè)與兩個(gè)電荷捕捉嵌入物與TOX相鄰的高密度電漿氧化區(qū)塊。然后，再于多晶硅柵極與兩個(gè)高密度電漿氧化區(qū)塊上沉積一層n+-摻雜多晶硅。在n+-摻雜的多晶硅上可再定義形成其他的鎢金屬硅化物，以減少記憶元件陣列結(jié)構(gòu)記憶體元件的阻抗。
電荷捕捉嵌入物為具非導(dǎo)電的電荷捕捉材料。非導(dǎo)電的電荷捕捉材料指的是能捕捉定量的電荷者。在一實(shí)例中，非導(dǎo)電的電荷捕捉的材質(zhì)可以是氮化硅、氧化鋁、氧化鉿等等，然而，這一些材料是用以舉例說明本發(fā)明，而并非用以限定本發(fā)明。
借由上述技術(shù)方案，本發(fā)明電荷捕捉記憶元件及其制造方法至少具有下列優(yōu)點(diǎn)新電荷捕捉記憶體元件結(jié)構(gòu)，因此，可避免前述NROM元件與浮置柵極記憶體元件的缺點(diǎn)。此種新元件的電荷捕捉材料為非導(dǎo)電性，因此，沒有不穩(wěn)定的位元，且不會(huì)有應(yīng)力誘導(dǎo)漏(SILC)的問題。此外，借著控制電荷捕捉嵌入物的長(zhǎng)度可以精確控制電荷捕捉層的長(zhǎng)度，因此，其長(zhǎng)度可短于通道熱電子注入(CHE)或價(jià)帶-價(jià)帶熱電洞注入的長(zhǎng)度。電荷捕捉嵌入物的最佳位置是注入CHE通道熱電子與價(jià)帶-價(jià)帶熱電洞交集之處。因此，此種新元件容易抹除所捕捉的電荷，因?yàn)殡姾晌恢靡阎译姾刹蹲角度胛锏拈L(zhǎng)度被限制。由于被GOX分隔開的兩個(gè)電荷捕捉嵌入物是一種非導(dǎo)電性質(zhì)的電荷捕捉材料，因此，可避免起始電壓VT變寬的問題以及初始起始電壓VT漂移的問題。而且，因?yàn)閹щ姷膮^(qū)域系由電荷捕捉嵌入物長(zhǎng)度來限制而不是以注入?yún)^(qū)域做限制，因此，相鄰于接面的電荷捕捉區(qū)域較窄，且以相當(dāng)小的電壓即足以克服第二位元效應(yīng)。另外，因?yàn)榇朔N新的電荷捕捉記憶元件的電荷輪廓系由電荷捕捉嵌入物的長(zhǎng)度所限制，因此，兩個(gè)電荷輪廓不會(huì)重疊，相當(dāng)有機(jī)會(huì)縮小電荷捕捉記憶體元件的體積。
綜上所述，本發(fā)明特殊的電荷捕捉記憶元件的制造方法，其具有上述諸多的優(yōu)點(diǎn)及實(shí)用價(jià)值，并在同類產(chǎn)品及方法中未見有類似的結(jié)構(gòu)設(shè)計(jì)及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效果，且較現(xiàn)有的記憶元件的制造方法具有增進(jìn)的多項(xiàng)功效，從而更加適于實(shí)用，而具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1是根據(jù)本發(fā)明實(shí)施例所繪示的一種電荷捕捉記憶元件的剖面圖。
圖2A-2I是繪示圖1的一種電荷捕捉記憶元件的制造方法流程圖。
圖3是繪示運(yùn)用圖2A-2I的方法所制造的具有九個(gè)電荷捕捉記憶體元件的電荷捕捉記憶元件陣列結(jié)構(gòu)的俯視圖。
圖3A是繪示圖3的電荷捕捉記憶元件陣列結(jié)構(gòu)其A-A’切線的剖面圖。
圖3B是繪示圖3的電荷捕捉記憶元件陣列結(jié)構(gòu)其B-B’切線的剖面圖。
100電荷捕捉記憶元件110硅基底120a、120b摻雜接面130底氧化層(BOX)140頂氧化層(TOX)150電荷捕捉嵌入物160柵氧化層(GOX)170多晶硅柵極180高密度電漿二氧化硅區(qū)塊190n+-摻雜多晶硅210共形的非導(dǎo)電的電荷捕捉材料210’共型的非導(dǎo)電的電荷捕捉材料氧化后形成的二氧化硅層250底切270氮化硅區(qū)塊280高密度電漿氧化物290鎢金屬硅化物層300電荷捕捉記憶元件陣列結(jié)構(gòu)310字元線320(BL)位元線具體實(shí)施方式
本發(fā)明將配合實(shí)施例詳細(xì)說明如下，然其并非用以限定本發(fā)明，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。再者，在以下的本發(fā)明的詳述中，幾個(gè)具體說明是用以更透徹的了解本發(fā)明。所以任何熟習(xí)此技藝的人，即使沒有這一些具體說明也可以實(shí)施本發(fā)明。此外，在本發(fā)明并未贅述習(xí)知的方法、制作過程與電路，以免混淆。
圖1是依照本發(fā)明一實(shí)施例所繪示的一種電荷捕捉記憶元件100的剖面示意圖。請(qǐng)參照?qǐng)D1，在硅基底110有兩個(gè)摻雜接面120a與120b。硅基底110之上的兩個(gè)摻雜接面120a與120b之間覆蓋著一柵氧化層(GOX)160。在GOX 160之上定義一多晶硅柵極170。硅基底110上形成一層底氧化層130(BOX)；多晶硅柵極170的底部與側(cè)壁形成有一共形的頂氧化層(TOX)140。位于GOX 160周圍以及BOX 130與TOX 140之間形成有兩個(gè)電荷捕捉嵌入物150。于BOX 130之上形成有兩個(gè)高密度電漿氧化區(qū)塊180，其與兩個(gè)電荷捕捉嵌入物150與TOX 140相鄰。多晶硅柵極170與兩個(gè)高密度電漿氧化區(qū)塊180之上定義一n+-摻雜多晶硅層190。
圖2A-2I是繪示為一種制造圖1的電荷捕捉記憶元件100的方法。請(qǐng)先參照?qǐng)D2A，在硅基底110上先形成一層?xùn)叛趸瘜?GOX)160。然后，再于柵氧化層160上形成一多晶硅柵極170，并在多晶硅柵極170上形成一塊狀氮化硅270。在此的氮化硅區(qū)塊270是用以在制程中保護(hù)多晶硅柵極170。
請(qǐng)參照?qǐng)D2B，在GOX 160的側(cè)壁、多晶硅柵極170的底部以及基底110的頂部定義出兩個(gè)底切區(qū)域250。這兩個(gè)底切區(qū)域250系沿著GOX 160的寬度延伸一寬度。舉例來說，可采用氫氟酸選擇性自我限制蝕刻GOX 160的側(cè)壁以產(chǎn)生兩個(gè)底切區(qū)域250，以利于非導(dǎo)電的電荷捕捉材料的沉積。
請(qǐng)續(xù)參照?qǐng)D2C，進(jìn)行一氧化制作過程，以在基底110上形成一層BOX130，并在于多晶硅柵極170底部與多晶硅柵極170的側(cè)壁上及/或氮化硅區(qū)塊270上形成共形的頂氧化層140。在此實(shí)施例中，BOX 130和TOX 140同時(shí)生成。如圖所示，此氧化制作過程亦可能影響基底110的表面以及多晶硅柵極170的底部和側(cè)壁而造成結(jié)構(gòu)上的形變。在生長(zhǎng)出BOX 130與TOX 140之后，底切區(qū)域250的開口會(huì)因此而變小。
再請(qǐng)參照?qǐng)D2D，沉積一共形的非導(dǎo)電電荷捕捉材料210于氮化硅區(qū)塊270之上并延伸覆蓋到BOX 130上。此共形的非導(dǎo)電電荷捕捉材料210系完全填入底切區(qū)域250。非導(dǎo)電電荷捕捉材料是一種能能捕捉相當(dāng)量的電荷的非導(dǎo)電體，其材質(zhì)可選自于比如包括氮化硅、氧化鋁、氧化鉿。此處列舉出的材質(zhì)的例子并不完整且其亦非用將本發(fā)明限制在所揭露的材料上。在一實(shí)施例中，該非導(dǎo)電的電荷捕捉材料沉積方法可以采用低壓化學(xué)氣相沉積法(LPCVD)。在另一實(shí)施例中，也可運(yùn)用原子層氣相沉積法(ALCVD)。
請(qǐng)參照?qǐng)D2E，使共形的非導(dǎo)電電荷捕捉材料210例如氮化物氧化一段時(shí)間，直到包覆氮化硅270且延伸到BOX 130上的非導(dǎo)電電荷捕捉材料210的外部被轉(zhuǎn)化成氧化硅層210’。共形非導(dǎo)電電荷捕捉材料210中，除了嵌在底切區(qū)域250內(nèi)的部分之外，整個(gè)材料210可氧化成氧化物。如圖所示，嵌在底切區(qū)域250的未氧化的非導(dǎo)電電荷捕捉材料210形成兩個(gè)電荷捕捉嵌入物150。對(duì)于其他氮化物、氧化鋁、氧化鉿的實(shí)施例中，外部的共形非導(dǎo)電電荷捕捉材料210可采用濕式蝕刻法移除。在另一實(shí)施例中，可在電荷捕捉嵌入物150與其周圍氧化層的界面之間進(jìn)行熱處理，以增進(jìn)電荷捕捉嵌入物150的捕捉能力。
又請(qǐng)參照?qǐng)D2F，在鄰近于兩個(gè)電荷捕捉嵌入物150的硅基底110中植入形成兩個(gè)接面120a與120b。
請(qǐng)?jiān)賲⒄請(qǐng)D2G，進(jìn)行一高密度電漿氧化HDP制程，以充填多晶硅柵極170與氮化硅區(qū)塊270之間的空隙，形成兩個(gè)高密度電漿氧化區(qū)塊180。較佳的是兩個(gè)高密度電漿氧化區(qū)塊180至少與氮化硅區(qū)塊270等高。在進(jìn)行HDP制程時(shí)，當(dāng)空間被填滿之后，在圖案輪廓較高處上所覆蓋的高密度電漿氧化物280會(huì)呈現(xiàn)三角狀。
續(xù)請(qǐng)參照?qǐng)D2H，進(jìn)行氫氟酸浸泡制程，以蝕刻去除兩個(gè)高密度電漿氧化區(qū)塊180的頂部和過量的高密度電漿氧化物280。然后，用磷酸蝕刻移除氮化硅區(qū)塊270。在進(jìn)行氫氟酸浸泡制作過程時(shí)，也可移除頂部氧化層210’。因?yàn)檠趸瘜?10’與高密度電漿氧化區(qū)180是非常相似的氧化物，為簡(jiǎn)化敘述，剩余的氧化層210’與剩余的高密度氧化區(qū)塊180被合并一起以高密度電漿氧化區(qū)塊180表示。
后請(qǐng)參照2I，在多晶硅柵極170與兩個(gè)高密度電漿氧化區(qū)180上沉積一層n+-摻雜多晶硅190。在n+-摻雜多晶硅190上可再定義形成其他層的鎢金屬硅化物290，以減少記憶體元件間的線阻抗。n+-層摻雜多晶硅190與鎢金屬硅化物層290是延著電荷捕捉記憶體元件的寬度與長(zhǎng)度延伸。
圖3是以2A-2I的方法所形成的一種具有九個(gè)電荷捕捉記憶體元件的電荷捕捉記憶陣列結(jié)構(gòu)300的俯視圖。以微影圖案與蝕刻制作過程選擇性蝕刻移除部分的n+-層摻雜多晶硅190、鎢金屬硅化物層290與多晶硅柵極170，以形成多重電荷捕捉記憶體元件。電荷捕捉記憶元件陣列結(jié)構(gòu)300中未被蝕刻的部分形成三條橫狀帶，即字元線(WL)31O。其垂直帶為電荷捕捉記憶元件陣列結(jié)構(gòu)300的位元線(BL)320。三條字元線與三條位元線的交叉處形成了九個(gè)電荷捕捉記憶體元件。
圖3A是一個(gè)電荷捕捉記憶陣列結(jié)構(gòu)300其A-A’切線的剖面圖，其為九個(gè)電荷捕捉記憶體元件其中之一的剖面圖。硅基底110有兩個(gè)摻雜接面120a與120b。兩個(gè)摻雜接面120a與120b之間的硅基底110之上形成有一柵氧化層(GOX)160，且在GOX 160上有一多晶硅柵極170被定義。而且，在硅基底110上形成有一底氧化層130(BOX)，且沿著多晶硅柵極170底部與側(cè)壁成長(zhǎng)形成有一共形的頂氧化層(TOX)140。位于GOX 160的側(cè)邊、BOX130與TOX 140之間有兩個(gè)電荷捕捉嵌入物150。BOX 130之上且鄰近兩個(gè)電荷捕捉嵌入物150與TOX 140形成有兩個(gè)高密度電漿氧化區(qū)塊180。多晶硅柵極170與兩個(gè)個(gè)高密度電漿氧化區(qū)塊180之上有一n+-摻雜多晶硅層190被定義于，且在n+-層摻雜多晶硅層190上定義有一鎢金屬硅化物層290。
圖3B是一種電荷捕捉記憶元件陣列結(jié)構(gòu)其B-B’切線的剖面圖。比較圖3A，B-B’切線的剖面所示蝕刻制作過程移除了鎢金屬硅化物層290、n+-摻雜多晶硅層190以及多晶硅柵極170。
如圖所示，電荷捕捉記憶元件100包含兩個(gè)被氧化層包圍、分隔開的非導(dǎo)電電荷捕捉嵌入物150。電子與電洞可注入到電荷捕捉嵌入物150，以改變電荷捕捉記憶元件100的起始電壓(VT)。底切區(qū)域250的深度定義出電荷捕捉嵌入物150的長(zhǎng)度。BOX 130與TOX 140之間的間隙決定了電荷捕捉嵌入物150的厚度。為了在進(jìn)行程式化時(shí)可以精確控制所注入的電荷，電荷捕捉嵌入物150的長(zhǎng)度必須等長(zhǎng)或短于通道熱電子注入通道熱電子注入(CHE)的長(zhǎng)度或價(jià)帶-價(jià)帶熱電洞注入(BTBH)的長(zhǎng)度。電荷捕捉嵌入物150的最佳位置是發(fā)生通道熱電子注入與價(jià)帶-價(jià)帶熱電洞注入交集之處。當(dāng)兩個(gè)電荷捕捉嵌入物150捕捉電荷之后，需以要使用倒轉(zhuǎn)反向讀取方法來以讀取兩個(gè)位元數(shù)值。
本發(fā)明的電荷捕捉記憶體元件100可克服前述NROM元件與浮置柵極記憶體元件的缺點(diǎn)。由于使用非導(dǎo)電性質(zhì)的電荷捕捉材料作為電荷捕捉嵌入物150，因此，電荷捕捉記憶體元件100不會(huì)有應(yīng)力誘導(dǎo)漏電流。而且，由于電荷捕捉記憶體元件100使用兩個(gè)各別的電荷捕捉嵌入物150以儲(chǔ)存電荷，因此，其不像浮置柵極記憶體元件，并不會(huì)有不穩(wěn)定位元的問題。另外，由于兩個(gè)電荷捕捉嵌入物150被GOX 160隔離且GOX 160不會(huì)捕捉任何電荷，因此，可以準(zhǔn)確控制起始電壓(VT)的分布。因電漿電荷或UV電荷造成的VT漂移可以用電荷注入法重新設(shè)定。而且，因?yàn)閹щ姷膮^(qū)域系由電荷捕捉嵌入物150的長(zhǎng)度來限制，而不是由CHE或BTBH注入所產(chǎn)生的注入范圍所限制，其相鄰接面的電荷捕捉區(qū)域較窄，因此，其讀取電壓較小，可避免產(chǎn)生第二位元效應(yīng)。結(jié)果顯示，電荷捕捉記憶體元件100僅有輕微的第二位元效應(yīng)。此外，因?yàn)殡姾奢喞粫?huì)相互重疊，所以電荷捕捉記憶體元件100的元件縮小化變得可行。
以上所述，僅是本發(fā)明的較佳實(shí)施例，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種電荷捕捉記憶元件，其特征在于其包括一半導(dǎo)體基底；一絕緣層，其具有氧化物的特性；一第一與一第二嵌入物，其是由一非導(dǎo)電捕捉材料所定義，該第一與該第二嵌入物與該絕緣層的一第一側(cè)與一第二側(cè)相鄰；以及一多晶硅柵極，定義在該絕緣層以及至少一部分的該第一與該第二嵌入物之上。
2.根據(jù)權(quán)利要求1所述的電荷捕捉記憶元件，其特征在于其更包括一第一與一第二氧化區(qū)塊，其位于該第一與第二嵌入物的側(cè)邊，覆蓋該基底并緊鄰該多晶硅柵極的側(cè)壁。
3.根據(jù)權(quán)利要求2所述的電荷捕捉記憶元件，其特征在于其更包括一多晶硅層定義在該多晶硅柵極與該第一與該第二氧化區(qū)塊之上。
4.根據(jù)權(quán)利要求3所述的電荷捕捉記憶元件，其特征在于其中所述的多晶硅層是一摻雜多晶硅層。
5.根據(jù)權(quán)利要求2所述的電荷捕捉記憶元件，其特征在于其中所述的該第一與該第二氧化區(qū)塊是高密度電漿氧化區(qū)塊。
6.根據(jù)權(quán)利要求1所述的電荷捕捉記憶元件，其特征在于其中所述的非導(dǎo)電電荷捕捉材料是選自于氮化硅、氧化鋁與鉿氧化物。
7.根據(jù)權(quán)利要求1所述的電荷捕捉記憶元件，其特征在于其中所述的第一與該第二電荷陷入捕捉嵌入物是被氧化物所包圍。
8.一種電荷捕捉記憶元件的制造方法，其特征在于其包括以下步驟提供一半導(dǎo)體基底；在該基底上形成一絕緣層，且該絕緣層的材質(zhì)為具有氧化物的特性；在該絕緣層的第一側(cè)與第二側(cè)形成多數(shù)個(gè)底切區(qū)域；在該些底切區(qū)域中形成一第一與一第二嵌入物，該第一與第二嵌入物的材質(zhì)具非導(dǎo)電電荷捕捉性質(zhì)；在該絕緣層上形成一柵極，該柵極至少部分重疊于第一與第二嵌入物之上。
9.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括緊鄰該第一與該第二嵌入物植入多數(shù)個(gè)接面。
10.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括沿著該多晶硅柵極的底部與側(cè)壁成長(zhǎng)形成一頂氧化層(TOX)；以及在形成該些底切區(qū)域之后，于該基底之上再形成一底層氧化層(BOX)。
11.根據(jù)權(quán)利要求10所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在該第一、該第二嵌入物與該頂氧化層之間的頂界面以及該第一、該第二嵌入物與該該底氧化層之間的底部界面進(jìn)行熱處理。
12.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在該基底頂部形成一高密度電漿氧化區(qū)塊，其緊鄰柵極的側(cè)壁且位于該第一與第二嵌入物一側(cè)。
13.根據(jù)權(quán)利要求12所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在該高密度電漿氧化區(qū)塊與該柵極之上沉積一多晶硅層；以及在該多晶硅層上沉積一層鎢金屬硅化物。
14.根據(jù)權(quán)利要求13所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的多晶硅層為一摻雜雜質(zhì)多晶硅層。
15.根據(jù)權(quán)利要求12所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括以化學(xué)物質(zhì)移除高密度電漿氧化區(qū)塊的頂部。
16.根據(jù)權(quán)利要求15所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的化學(xué)物質(zhì)為一氫氟酸。
17.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在該多晶硅柵極上形成一氮化硅區(qū)塊。
18.根據(jù)權(quán)利要求17所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在形成該第一與該第二嵌入物之后，再以化學(xué)物質(zhì)移除該氮化硅區(qū)塊。
19.根據(jù)權(quán)利要求18所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的化學(xué)物質(zhì)為一熱磷酸。
20.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的底切區(qū)域是以一化學(xué)物質(zhì)來形成的。
21.根據(jù)權(quán)利要求20所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的化學(xué)物質(zhì)是一氫氟酸。
22.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中形成該第一與該第二嵌入物的方法包括在該柵極與該基底上沉積一共形的非導(dǎo)電電荷捕捉材料層，以填入該些底切區(qū)域，該共形非導(dǎo)電電荷捕捉材料層覆蓋該柵極與該絕緣層；以及氧化該共形非導(dǎo)電電荷捕捉材料層的外部，以形成該第一與該第二嵌入物。
23.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中沉積該共形非導(dǎo)電電荷捕捉材料層的方法采用低壓化學(xué)氣相沉積法或原子層氣相沉積法。
24.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中該非導(dǎo)電電荷捕捉材料是選自于氮化物、氧化鋁、氧化鉿所組成的族群。
25.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中該柵極是一多晶硅柵極。
26.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其更包括在該第一、該第二嵌入物與該絕緣層的界面進(jìn)行熱處理。
27.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中該第一與第二嵌入物的橫向長(zhǎng)度是等長(zhǎng)或較短于通道熱電子注入或價(jià)帶-價(jià)帶熱電洞注入的長(zhǎng)度。
28.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中該第一與第二嵌入物的位置系發(fā)生通道熱電子注入或價(jià)帶-價(jià)帶熱電洞注入之處。
29.根據(jù)權(quán)利要求8所述的電荷捕捉記憶元件的制造方法，其特征在于其中形成該第一與第二嵌入物的方法包括在該柵極與該基底上沉積一共形非導(dǎo)電電荷捕捉材料層，以填入該些底切區(qū)域，該共形非導(dǎo)電電荷捕捉材料層覆蓋該柵極與該絕緣層；以及蝕刻該共形非導(dǎo)電電荷捕捉材料層的外部，以形成該第一與該第二嵌入物。
30.根據(jù)權(quán)利要求29所述的電荷捕捉記憶元件的制造方法，其特征在于其中所述的沉積該共形非導(dǎo)電電荷捕捉材料層的方法可采用一低壓化學(xué)氣相沉積法或一原子層氣相沉積法。
全文摘要
本發(fā)明是有關(guān)于一種電荷捕捉記憶元件的制造方法。此結(jié)構(gòu)有一硅基底與兩個(gè)接面。在兩個(gè)接面之間的基底上有一柵氧化層GOX，且在GOX上有一多晶硅柵極。而且，硅基底上有一底氧化層BOX，且沿著多晶硅柵極之底部與側(cè)壁形成有一共形的頂氧化層TOX。位于GOX旁邊、BOX與TOX之間有兩個(gè)電荷捕捉嵌入物。各個(gè)電荷捕捉嵌入物之上至少被一部分的多晶硅柵極所覆蓋。該新元件具有穩(wěn)定的位元，且不會(huì)有應(yīng)力誘導(dǎo)漏SILC的問題，可避免起始電壓VT變寬的問題以及初始起始電壓VT漂移的問題，容易抹除所捕捉的電荷并且體積小。
文檔編號(hào)H01L29/78GK1716614SQ20051005106
公開日2006年1月4日 申請(qǐng)日期2005年3月1日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者施彥豪 申請(qǐng)人:旺宏電子股份有限公司