專利名稱：縱型柵極半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有縱型柵極的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來，隨著電子器械的低耗電化、高功能化及高速化，也要求附屬于該器械的半導(dǎo)體裝置的低耗電化及高速化等。為了響應(yīng)這些要求，還要求一般在電子器械的DC-DC轉(zhuǎn)換器中使用的半導(dǎo)體裝置具有晶體管的接通電阻較小的特性。作為用以降低晶體管的接通電阻的方法之一，存在有將在每單位面積布置的晶體管密度增大的方法。
具體地說，存在有在縱方向(垂直于襯底主面的方向)上布置半導(dǎo)體裝置的柵極電極的方法。應(yīng)用該方法的半導(dǎo)體裝置為縱型柵極半導(dǎo)體裝置。在縱型柵極半導(dǎo)體裝置中，將柵極電極布置在縱方向上，且與該柵極電極的上部面對面地形成有源極區(qū)域。并且，與柵極電極的底部面對面地形成有漏極區(qū)域。
而且，在縱型柵極半導(dǎo)體裝置中，因?qū)艠O電極布置在縱方向上，所以該縱型柵極電極的最上面與源極區(qū)域存在的硅區(qū)域表面大致存在于同一平面上。這樣一來，當將共用電極連接在源極區(qū)域及本體接觸區(qū)域時，存在有例如必須要用凸形狀的絕緣膜覆蓋縱型柵極電極上部，藉此方法，來防止源極區(qū)域或本體接觸區(qū)域、與縱型柵極電極導(dǎo)通的問題。
作為解決該問題的以往技術(shù)，存在有例如公開在特開2000-252468號公報中的技術(shù)。其是通過在彼此并列布置的多個縱型柵極半導(dǎo)體裝置中，使各縱型柵極電極的最上面比源極區(qū)域存在的硅區(qū)域表面后退，且向縱型柵極電極上的凹部填充絕緣膜，來解決上述問題的。
以下，參照附圖對專利說明第2662217號公報或特開2000-252468號公報中公開的以往的縱型柵極半導(dǎo)體裝置加以說明。
圖1(a)為示出了以往的縱型柵極半導(dǎo)體裝置，具體地說，N溝道縱型柵極DMOS(雙重擴散金屬氧化物半導(dǎo)體)晶體管的剖面構(gòu)造圖。
如圖1(a)所示，在摻雜有N型(第一導(dǎo)電型)雜質(zhì)的N+型半導(dǎo)體襯底即硅襯底1800上，利用外延生長法形成有外延層1810。外延層1810由N型漏極區(qū)域1811；形成在漏極區(qū)域1811上的P型本體區(qū)域1812；形成在本體區(qū)域1812上的N+型源極區(qū)域1813；以及形成為與源極區(qū)域1813鄰接且雜質(zhì)濃度高于本體區(qū)域1812的P+型本體接觸區(qū)域1814構(gòu)成。在外延層1810設(shè)置有貫穿源極區(qū)域1813及本體區(qū)域1812，且到達漏極區(qū)域1811上部的溝渠，同時，在該溝渠內(nèi)部埋入有縱型柵極電極1820。縱型柵極電極1820的最上面低于源極區(qū)域1813存在的外延層1810的表面。此外，在上述溝渠內(nèi)部的縱型柵極電極1820上側(cè)填充有絕緣膜1830。此外，在漏極區(qū)域1811及本體區(qū)域1812的各自成為上述溝渠的垂直壁面的面與縱型柵極電極1820之間，夾有成為柵極絕緣膜的絕緣物質(zhì)1840。此外，在外延層1810上設(shè)有共用連接在源極區(qū)域1813及本體接觸區(qū)域1814的共用電極1850。
圖1(b)為示出了將圖1(a)所示的MOSFET作為1個單元(1個單位)，將該MOSFET布置成陣列狀的MOSFETs陣列的平面結(jié)構(gòu)圖。另外，圖1(a)為圖1(b)的A-A′線的剖面圖。此外，在圖1(b)中省略了縱型柵極電極1820、源極區(qū)域1813及本體接觸區(qū)域1814以外的部件的圖示。
如上所示，圖1(a)及(b)所示的以往的縱型柵極半導(dǎo)體裝置的外延層(半導(dǎo)體層)1810，具有N型漏極區(qū)域1811；形成在漏極區(qū)域1811上的P型本體區(qū)域1812；以及在本體區(qū)域1812上相互鄰接形成的N+型源極區(qū)域1813及P+型本體接觸區(qū)域1814。此外，源極區(qū)域1813及本體接觸區(qū)域1814的各表面成為半導(dǎo)體層1810的表面。此外，縱型柵極電極1820的上部與源極區(qū)域1813面對面，且縱型柵極電極1820的底部與漏極區(qū)域1811面對面。
在具有以上結(jié)構(gòu)的縱型柵極半導(dǎo)體裝置中，由于絕緣膜1830防止源極區(qū)域1813或本體接觸區(qū)域1814、與縱型柵極電極1820的導(dǎo)通，因此能夠省略在將共用電極連接在源極區(qū)域1813和本體接觸區(qū)域1814時所進行的通過絕緣膜覆蓋縱型柵極電極1820上表面的工序。
此外，由于絕緣膜1830的最上面、和源極區(qū)域1813存在的硅區(qū)域(半導(dǎo)體層1810)表面實質(zhì)上存在于同一個平面上，能夠在平坦的表面上實施之后的掩模工序，因此能夠很容易地制造縱型柵極半導(dǎo)體裝置。
圖2(a)及(b)為示出了在特開2000-252468號公報中所公開的其他以往縱型柵極半導(dǎo)體裝置，具體地說，N溝道縱型柵極DMOS晶體管的剖面結(jié)構(gòu)圖。另外，圖2(a)為示出了作為MOS晶體管發(fā)揮作用的第一區(qū)域的剖面圖，圖2(b)為示出了用以取得與該晶體管的本體區(qū)域電接觸的第二區(qū)域的剖面圖。
如圖2(a)所示，在第一區(qū)域中，摻雜有N型(第一導(dǎo)電型)雜質(zhì)的N+型半導(dǎo)體襯底即硅襯底2800上形成有N型漏極區(qū)域2811。在漏極區(qū)域2811上形成有P型本體區(qū)域2812，且在本體區(qū)域2812上形成有N+型源極區(qū)域2813。在源極區(qū)域2813及本體區(qū)域2812設(shè)置有到達漏極區(qū)域2811上部的溝渠，且在該溝渠內(nèi)部埋入有縱型柵極電極2820?？v型柵極電極2820的最上面低于源極區(qū)域2813存在的半導(dǎo)體層的表面。此外，在上述溝渠內(nèi)部的縱型柵極電極2820上側(cè)填充有絕緣膜2830。此外，在漏極區(qū)域2811及本體區(qū)域2812的各個成為上述溝渠的垂直壁面的面、與縱型柵極電極2820之間夾有成為柵極絕緣膜的絕緣物質(zhì)2840。此外，在源極區(qū)域2813上設(shè)置有連接于源極區(qū)域2813的共用電極2850。
另外，如圖2(b)所示，第二區(qū)域除了設(shè)置有P+型本體接觸區(qū)域2814來代替圖2(a)所示的源極區(qū)域2813之外，具有與第一區(qū)域相同的剖面結(jié)構(gòu)。
圖2(c)為示出了將圖2(a)所示的第一區(qū)域與圖2(b)所示的第二區(qū)域沿著縱型柵極電極2820，即柵極溝渠延伸的方向，成帶狀交互排列而成的MOSFETs陣列的平面結(jié)構(gòu)圖。另外，圖2(c)中，省略了縱型柵極電極2820、源極區(qū)域2813及本體接觸區(qū)域2814以外的部件的圖示。
如圖2(c)所示，通過沿著各柵極電極2820(即各柵極溝渠)交替布置源極區(qū)域2813及本體接觸區(qū)域2814，來構(gòu)成帶狀的多個陣列。此外，各陣列被布置為鄰接于柵極溝渠，且通過柵極溝渠而與其他陣列分離開。此外，如圖2(c)所示，關(guān)于布置在柵極溝渠的側(cè)方的陣列的縱向尺寸(柵極溝渠延伸方向上的尺寸)，源極區(qū)域2813具有相對較長的尺寸，本體接觸區(qū)域2814具有相對較短的尺寸。即，作為晶體管發(fā)揮作用的第一區(qū)域的面積比作為本體接觸發(fā)揮作用的第二區(qū)域的面積寬。
在圖2(a)～(c)所示的具有帶狀布局的其他以往的縱型柵極半導(dǎo)體裝置中，與圖1(a)及(b)所示的具有單元狀布局的以往的MOSFETs陣列比較，能夠進一步縮小柵極溝渠的間距。
另外，在具有單元狀布局的以往的MOSFETs陣列中，必須確保源極區(qū)域與電極(共用電極)的接觸面積，而在柵極溝渠內(nèi)，使形成在柵極電極上的絕緣膜的最上面低于源極區(qū)域存在的半導(dǎo)體層表面的技術(shù)，例如公開在特開2001-085685號公報或特開平11-103052號公報中。根據(jù)該技術(shù)，能夠使源極區(qū)域與共用電極在柵極溝渠壁面及上述半導(dǎo)體層表面的各自的一部分中接觸。
但是，在上述具有單元狀布局的以往的縱型柵極半導(dǎo)體裝置中，當為了對應(yīng)于微細化而欲謀求裝置的小型化時，會產(chǎn)生源極區(qū)域的接觸電阻增加的問題。即，當隨著縱型柵極半導(dǎo)體裝置的小型化，鄰接的溝渠柵極電極間的間隔變窄時，源極區(qū)域也隨之變窄。例如，由于在將寬度為0.25μm的縱型柵極電極以0.25μm的間隔排列的縱型半導(dǎo)體裝置中，欲將縱型柵極電極間的間隔縮短0.1μm時，考慮到多晶硅的電阻，無法縮小縱型柵極的寬度，因此必須要將縱型柵極電極間的間隔縮小到0.15μm，造成在該間隔內(nèi)形成的源極區(qū)域變得非常小。這樣一來，由于共用電極與源極區(qū)域的接觸面積變小，因此導(dǎo)致源極區(qū)域的接觸電阻增大。
另外，因本體接觸區(qū)域的布置面積與源極區(qū)域的布置面積彼此存在折衷(trade off)的關(guān)系，所以能夠通過縮小共用電極與本體接觸區(qū)域的接觸面積，來增大共用電極與源極區(qū)域的接觸面積。但是，會產(chǎn)生當共用電極與本體接觸區(qū)域的接觸面積變小時，本體區(qū)域無法充分地接地，結(jié)果使寄生雙極晶體管很容易動作的新問題。
另外，即使在上述具有帶狀布局的以往的縱型柵極半導(dǎo)體裝置中，當為了對應(yīng)于微細化而欲謀求裝置的小型化時，由于鄰接的溝渠柵極電極間的間隔變窄，所以源極區(qū)域也隨之變窄。因此，無法回避由于共用電極與源極區(qū)域的接觸面積變小，所以源極區(qū)域的接觸電阻增大的問題。
發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于提供一種不增加源極區(qū)域的接觸電阻，而可謀求小型化的縱型柵極半導(dǎo)體裝置及其制造方法。
為了達到上述目的，本發(fā)明所涉及的第一縱型柵極半導(dǎo)體裝置是將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與上述晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置的縱型柵極半導(dǎo)體裝置。第一區(qū)域，具有漏極區(qū)域、形成在漏極區(qū)域上側(cè)的本體區(qū)域、形成在本體區(qū)域上側(cè)的第一源極區(qū)域、和形成在第一源極區(qū)域及本體區(qū)域且埋入有柵極電極的溝渠。本體區(qū)域延伸于第二區(qū)域，且在第二區(qū)域的本體區(qū)域上側(cè)形成有與第一源極區(qū)域電連接的第二源極區(qū)域。
根據(jù)第一縱型柵極半導(dǎo)體裝置，在與本體區(qū)域取得電接觸用的第二區(qū)域中，在本體區(qū)域上側(cè)形成有源極區(qū)域。因此，即使隨著裝置的小型化，柵極電極間的距離變短時，也能夠在不縮小本體接觸區(qū)域的布置面積的情況下，充分地確保共用電極與源極區(qū)域的接觸面積。因而，能夠在不增大源極區(qū)域的接觸電阻的情況下，實現(xiàn)可謀求小型化的縱型柵極半導(dǎo)體裝置。
在第一縱型柵極半導(dǎo)體裝置中，最好第二源極區(qū)域的厚度小于第一源極區(qū)域的厚度。
這樣一來，即使設(shè)置在第二區(qū)域的柵極溝渠的深度與設(shè)置在第一區(qū)域的柵極溝溝渠的深度相同時，也能夠在第二區(qū)域的溝渠壁面確實地取得與各個源極區(qū)域及本體區(qū)域的電接觸。
在第一縱型柵極半導(dǎo)體裝置中，最好第二源極區(qū)域覆蓋第二區(qū)域的整個本體區(qū)域。
這樣一來，能夠通過在溝渠上部保留凹部來形成柵極，使第一區(qū)域及第二區(qū)域兩者在該凹部的壁面與源極區(qū)域取得電接觸。
在第一縱型柵極半導(dǎo)體裝置中，最好第二區(qū)域的本體區(qū)域中的第二源極區(qū)域的附近部分的雜質(zhì)濃度，高于第二區(qū)域的本體區(qū)域中的其他部分的雜質(zhì)濃度。
這樣一來，能夠更確實地取得與本體區(qū)域的電接觸。
在第一縱型柵極半導(dǎo)體裝置中，最好還將溝渠設(shè)置在第二源極區(qū)域及第二區(qū)域的本體區(qū)域內(nèi)，并在溝渠上部保留凹部來形成柵極電極，第二區(qū)域的本體區(qū)域露出于凹部的壁面，且在該露出部分取得電接觸。
這樣一來，由于除了能夠使第一區(qū)域及第二區(qū)域兩者取得與源極區(qū)域的電接觸之外，還能夠使第二區(qū)域與源極區(qū)域和本體區(qū)域兩方取得電接觸，因此能夠縮小溝渠柵極電極的間距，藉此方法，能夠謀求裝置的進一步小型化。
在第一縱型柵極半導(dǎo)體裝置中，最好還將溝渠設(shè)置在第二源極區(qū)域及第二區(qū)域的本體區(qū)域內(nèi)，并在溝渠上部保留凹部來形成柵極電極，第一源極區(qū)域及第二源極區(qū)域分別露出于凹部的壁面，且在該各露出部分及各源極區(qū)域的上表面取得電接觸。
這樣一來，由于能夠進一步增大共用電極與源極區(qū)域的接觸面積，因此能夠進一步降低源極區(qū)域的接觸電阻。
也可以是當?shù)诙^(qū)域的本體區(qū)域露出于柵極溝渠上的凹部壁面，且在該露出部分取得電接觸時，第二區(qū)域的本體區(qū)域在其上部具有雜質(zhì)濃度相對較高的高濃度區(qū)域，高濃度區(qū)域露出于凹部的壁面，且在該露出部分取得電接觸。或者，也可以是第二源極區(qū)域及第二區(qū)域的本體區(qū)域分別露出于凹部的壁面，且在該各露出部分取得電接觸?；蛘?，也可以是在柵極溝渠上的凹部內(nèi)，在與柵極電極之間夾著絕緣層形成其他電極，其他電極在凹部的壁面與第二源極區(qū)域及第二區(qū)域的本體區(qū)域接觸。
本發(fā)明的第二縱型柵極半導(dǎo)體裝置，是將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置的縱型柵極半導(dǎo)體裝置。第一區(qū)域，具有漏極區(qū)域，形成在漏極區(qū)域上側(cè)的本體區(qū)域，形成在本體區(qū)域上側(cè)的第一源極區(qū)域，和形成在第一源極區(qū)域及本體區(qū)域且埋入有柵極電極的溝渠。本體區(qū)域延伸于第二區(qū)域，且溝渠還設(shè)置在第二區(qū)域的本體區(qū)域中。柵極電極以凹部留在溝渠上部的方式形成。第二區(qū)域的本體區(qū)域露出于凹部的壁面，且在該露出部分中取得電接觸。
根據(jù)第二縱型柵極半導(dǎo)體裝置，由于能夠在溝渠內(nèi)的柵極上的凹部壁面取得與第二區(qū)域的本體區(qū)域的電接觸，因此能夠確保共用電極與本體區(qū)域的接觸面積。這樣一來，由于能夠抑制晶體管動作時在本體區(qū)域內(nèi)產(chǎn)生電壓差的現(xiàn)象，因此能夠防止寄生雙極晶體管動作的現(xiàn)象。
在第二縱型柵極半導(dǎo)體裝置中，最好在第二區(qū)域的本體區(qū)域上側(cè)形成有與第一源極區(qū)域電連接的第二源極區(qū)域，在凹部內(nèi)，與柵極電極之間夾著絕緣層而形成有其他電極，其他電極在凹部的壁面與第二源極區(qū)域及第二區(qū)域的本體區(qū)域接觸。
這樣一來，能夠在第二區(qū)域的柵極溝渠壁面中，將源極區(qū)域及本體區(qū)域分別確實地共同連接在電極上。即，由于除了能夠使第一區(qū)域及第二區(qū)域兩者取得與源極區(qū)域的電接觸之外，還能夠使第二區(qū)域與源極區(qū)域和本體區(qū)域兩方取得電接觸，因此能夠縮小溝渠柵極電極的間距，藉此方法，謀求裝置的進一步小型化。并且，此時，當其他電極與第一源極區(qū)域及第二源極區(qū)域的各上表面接觸時，能夠使第一區(qū)域及第二區(qū)域兩者在源極區(qū)域的上表面取得與源極區(qū)域的電接觸。
在第二縱型柵極半導(dǎo)體裝置中，最好在第二區(qū)域的本體區(qū)域上側(cè)形成有與第一源極區(qū)域電連接，且比第一區(qū)域的源極區(qū)域薄的第二源極區(qū)域。
這樣一來，即使設(shè)置在第二區(qū)域的柵極溝渠的深度與設(shè)置在第一區(qū)域的柵極溝渠的深度相同時，也能夠在第二區(qū)域的溝渠壁面確實地取得分別與源極區(qū)域及本體區(qū)域的電接觸。
在第二縱型柵極半導(dǎo)體裝置中，最好第二區(qū)域的本體區(qū)域在其上部具有雜質(zhì)濃度相對較高的高濃度區(qū)域，高濃度區(qū)域露出于凹部的壁面，且在該露出部分取得電接觸。
這樣一來，能夠更確實地取得與本體區(qū)域的電接觸。并且，此時，也可以在凹部內(nèi)，與柵極電極之間夾著絕緣層形成有其他電極，其他電極在凹部壁面與高濃度區(qū)域接觸。
本發(fā)明所涉及的第一縱型柵極半導(dǎo)體裝置的制造方法，是將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置的縱型柵極半導(dǎo)體裝置的制造方法。該制造方法，包括第一工序，在成為第一區(qū)域及第二區(qū)域的各半導(dǎo)體區(qū)域內(nèi)形成漏極區(qū)域，且在半導(dǎo)體區(qū)域的漏極區(qū)域上側(cè)形成本體區(qū)域；第二工序，在第一區(qū)域的本體區(qū)域內(nèi)形成溝渠；第三工序，在半導(dǎo)體區(qū)域的第一區(qū)域的本體區(qū)域上側(cè)形成第一源極區(qū)域；以及第四工序，在半導(dǎo)體區(qū)域的第二區(qū)域的本體區(qū)域上側(cè)形成第二源極區(qū)域。第一源極區(qū)域與第二源極區(qū)域以彼此電連接的方式形成。
根據(jù)第一縱型柵極半導(dǎo)體裝置的制造方法，在與本體區(qū)域取得電接觸用的第二區(qū)域中，在本體區(qū)域上側(cè)形成源極區(qū)域。因此，即使隨著裝置的小型化，柵極電極間的距離縮短時，也能夠在不縮小本體接觸區(qū)域的布置面積的情況下，充分地確保共用電極與源極區(qū)域的接觸面積。從而，能夠在不增大源極區(qū)域的接觸電阻的情況下，實現(xiàn)可謀求小型化的縱型柵極半導(dǎo)體裝置。
并且，根據(jù)第一縱型柵極半導(dǎo)體裝置的制造方法，通過在溝渠形成(第二工序)之后，進行各源極區(qū)域的形成(第三及第四工序)，能夠減少源極區(qū)域形成后的熱處理。從而，能夠控制源極區(qū)域中的雜質(zhì)擴散，使得能夠確實地進行器件尺寸的控制。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好第四工序包括向半導(dǎo)體區(qū)域的分別成為第一源極區(qū)域及第二源極區(qū)域的部分同時導(dǎo)入雜質(zhì)的工序。
這樣一來，由于能夠在形成第二源極區(qū)域時，通過對例如整個半導(dǎo)體區(qū)域進行離子注入來將雜質(zhì)導(dǎo)入半導(dǎo)體區(qū)域，因此能夠在不追加新的光刻工序的情況下，形成第二源極區(qū)域。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好第二源極區(qū)域形成為覆蓋第二區(qū)域的整個本體區(qū)域。
這樣一來，能夠通過在溝渠上部保留凹部來形成柵極電極，使第一區(qū)域及第二區(qū)域兩者在該凹部壁面取得與源極區(qū)域的電接觸。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好還包括在第二區(qū)域的本體區(qū)域上部形成雜質(zhì)濃度相對較高的高濃度區(qū)域的工序。
這樣一來，能夠更確實地取得與本體區(qū)域的電接觸。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好第二工序包括在第二區(qū)域的本體區(qū)域還形成溝渠的工序，在第二工序之后，包括以下工序以在溝渠上部保留凹部，且在該凹部的壁面露出第二區(qū)域的本體區(qū)域的方式，在溝渠內(nèi)形成柵極電極的工序；以及在凹部形成與第二區(qū)域的本體區(qū)域電連接的其他電極的工序。
這樣一來，由于除了能夠使第一區(qū)域及第二區(qū)域兩者取得與源極區(qū)域的電接觸之外，還能夠使第二區(qū)域與源極區(qū)域和本體區(qū)域兩方取得電接觸，因此能夠縮小溝渠柵極電極的間距，藉此方法，能夠謀求裝置的進一步小型化。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好第二工序包含在第二區(qū)域的本體區(qū)域還形成溝渠的工序，在第二工序及第四工序之后，包括以下工序以在溝渠上部保留凹部，且在該凹部的壁面露出第二源極區(qū)域的方式，在溝渠內(nèi)形成柵極電極的工序；以及在凹部形成與第二源極區(qū)域電連接的其他電極的工序。
這樣一來，由于能夠進一步增大共用電極(其他電極)與源極區(qū)域的接觸面積，因此能夠進一步降低源極區(qū)域的接觸電阻。
在第一縱型柵極半導(dǎo)體裝置的制造方法中，最好第二工序包含在第二區(qū)域的本體區(qū)域還形成溝渠的工序，在第二工序及第四工序之后，包括以下工序以在溝槽上部保留凹部，且在該凹部的壁面露出第二區(qū)域的本體區(qū)域及第二源極區(qū)域的方式，在溝渠內(nèi)形成柵極電極的工序；以及在凹部形成分別與第二區(qū)域的本體區(qū)域及第二源極區(qū)域電連接的其他電極的工序。
這樣一來，由于除了能夠使第一區(qū)域及第二區(qū)域兩者取得與源極區(qū)域的電接觸之外，還能夠使第二區(qū)域與源極區(qū)域和本體區(qū)域兩方取得電接觸，因此能夠縮小溝渠柵極電極的間距，藉此方法，能夠謀求裝置的進一步小型化。并且，由于能夠進一步增大共用電極(其他電極)與源極區(qū)域的接觸面積，因此能夠進一步降低源極區(qū)域的接觸電阻。
本發(fā)明所涉及的第二縱型柵極半導(dǎo)體裝置的制造方法，是將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置的縱型柵極半導(dǎo)體裝置的制造方法。該制造方法，包括以下工序在分別成為第一區(qū)域及第二區(qū)域的半導(dǎo)體區(qū)域內(nèi)形成漏極區(qū)域，且在半導(dǎo)體區(qū)域的漏極區(qū)域上側(cè)形成本體區(qū)域的工序；在第一區(qū)域及第二區(qū)域的各本體區(qū)域內(nèi)形成溝渠的工序；以凹部留在溝渠上部，且第二區(qū)域的本體區(qū)域露出于該凹部的壁面的方式，在溝渠內(nèi)形成柵極電極的工序；以及在凹部內(nèi)形成與第二區(qū)域的本體區(qū)域電連接的其他電極的工序。
根據(jù)第二縱型柵極半導(dǎo)體裝置的制造方法，由于能夠在溝渠內(nèi)的柵極上的凹部壁面取得與第二區(qū)域的本體區(qū)域的電接觸，因此能夠確保共用電極(其他電極)與本體區(qū)域的接觸面積。從而，由于能夠抑制晶體管動作時，在本體區(qū)域內(nèi)產(chǎn)生電壓差的現(xiàn)象，因此能夠防止寄生雙極晶體管動作的現(xiàn)象。
在第二縱型柵極半導(dǎo)體裝置的制造方法中，最好還包括在第二區(qū)域的本體區(qū)域上部形成雜質(zhì)濃度相對較高的高濃度區(qū)域的工序。
這樣一來，能夠更確實地取得與本體區(qū)域的電接觸。另外，此時，第二區(qū)域的本體區(qū)域的高濃度區(qū)域露出于柵極上的凹部壁面。
如上所述，根據(jù)本發(fā)明，能夠在不增大源極區(qū)域的接觸電阻的情況下，實現(xiàn)可謀求小型化的縱型柵極半導(dǎo)體裝置。
附圖的簡單說明圖1(a)及(b)為以往的縱型柵極半導(dǎo)體裝置的剖面圖及平面圖。
圖2(a)及(b)為其他以往的縱型柵極半導(dǎo)體裝置的剖面圖，圖2(c)為其他以往的縱型柵極半導(dǎo)體裝置的平面圖。
圖3為本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的俯視圖。
圖4(a)為圖3的a-a′線的第一區(qū)域的剖面圖，圖4(b)為圖3的b-b′線的第二區(qū)域的剖面圖，圖4(c)為本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的平面圖。
圖5為圖4(c)的c-c′線的剖面圖。
圖6(a)為模式地示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置中的、作為晶體管發(fā)揮作用的第一區(qū)域的剖面結(jié)構(gòu)圖，圖6(b)為模式地示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置中的、與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的剖面結(jié)構(gòu)圖。
圖7(a)～(f)為示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，其中圖7(a)、圖7(c)、圖7(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖7(b)、圖7(d)、圖7(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖8(a)～(f)為示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，其中圖8(a)、圖8(c)、圖8(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖8(b)、圖8(d)、圖8(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖9(a)～(f)為示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，圖9(a)、圖9(c)、圖9(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖9(b)、圖9(d)、圖9(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖10(a)～(f)為示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，圖10(a)、圖10(c)、圖10(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖10(b)、圖10(d)、圖10(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖11(a)～(f)為示出了本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，圖11(a)、圖11(c)、圖11(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖11(b)、圖11(d)、圖11(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖12(a)～(f)為示出了本發(fā)明的第二實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，圖12(a)、圖12(c)、圖12(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖12(b)、圖12(d)、圖12(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖13(a)及(b)為示出了本發(fā)明的第二實施例所涉及的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖，圖13(a)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域的樣子，圖13(b)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域的樣子。
圖14(a)為示出了在本發(fā)明的第一或第二實施例所涉及的縱型柵極半導(dǎo)體裝置中的晶體管部的周邊設(shè)置有齊納二極管的樣子的剖面圖，圖14(b)為模式地示出了圖14(a)所示的裝置的電路結(jié)構(gòu)圖。
具體實施例方式
(第一實施例)以下，參照附圖對本發(fā)明的第一實施例所涉及的縱型柵極半導(dǎo)體裝置及其制造方法加以說明。另外，本實施例的縱型柵極半導(dǎo)體裝置的目的在于能夠在不增大源極區(qū)域的接觸電阻的情況下，謀求裝置的小型化。
圖3為本實施例的縱型柵極半導(dǎo)體裝置的俯視圖(3-dimensionalview)。如圖3所示，在本實施例的縱型柵極半導(dǎo)體裝置中，在為第一導(dǎo)電型的半導(dǎo)體襯底的如N+型硅襯底100上，例如利用外延生長法形成有半導(dǎo)體層110。在半導(dǎo)體層110設(shè)置有帶狀延伸的多個溝渠，在該各溝渠內(nèi)部分別埋入有縱型柵極電極120。此外，在各溝渠內(nèi)的縱型柵極電極120上形成有埋入絕緣膜130。這里，埋入絕緣膜130的最上面低于半導(dǎo)體層110的表面。并且，在縱型柵極電極120(具體地說，其側(cè)面及下面)與半導(dǎo)體層110之間夾著成為柵極絕緣膜的絕緣物質(zhì)140。另外，在本實施例中，埋入有縱型柵極電極120的各溝渠寬度均相同，為0.25μm左右，各溝渠間的間距也為0.25μm左右。并且，各溝渠深度均相同，為1.25μm左右。即，各溝渠的縱橫尺寸比為5左右。這里，溝渠的深度是指后述的源極區(qū)域113的表面到溝渠底部為止的深度。并且，在本實施例中，溝渠數(shù)為1500個左右。即，1500個左右的溝渠彼此平行排列，且連續(xù)地橫跨后述的第一區(qū)域11及第二區(qū)域12(參照圖4(c))而延伸。并且，在包含各溝渠中的埋入絕緣膜130上的凹部的半導(dǎo)體層110上，形成有具有阻擋金屬膜160及鋁膜150的疊層構(gòu)造的共用電極(金屬布線)170，在此省略了圖示(參照圖4(a)及(b))。
如圖3所示，半導(dǎo)體層110在與帶狀的柵極溝渠的寬度方向(圖3中的x方向)正交的溝渠長度方向(圖3中的y方向)上，具有周期性變化的結(jié)構(gòu)。具體地說，在溝渠的長度方向即y方向上，半導(dǎo)體層110具有作為晶體管發(fā)揮作用的第一區(qū)域11、和與該晶體管的本體區(qū)域取得電接觸用的第二區(qū)域12交替排列的構(gòu)造(參照圖4(c))。換句話說，在半導(dǎo)體層110中，以y方向的規(guī)定位置為界，從第一區(qū)域11變成第二區(qū)域12。
圖4(a)為圖3的a-a′線的第一區(qū)域11的剖面圖，圖4(b)為圖3的b-b′線的第二區(qū)域12的剖面圖。并且，圖4(c)為示出了本實施例的縱型柵極半導(dǎo)體裝置的平面構(gòu)造的模式圖，圖5為圖4(c)的c-c′線的剖面圖。另外，圖4(a)為圖4(c)的a-a′線的剖面圖，圖4(b)為圖4(c)的b-b′線的剖面圖。
如圖4(a)及(b)所示，在第一區(qū)域11及第二區(qū)域12的無論哪一個中，半導(dǎo)體層110都具有為第一導(dǎo)電型(例如，N型)的半導(dǎo)體層的漏極區(qū)域111；以及形成在漏極區(qū)域111上，且柵極溝渠貫穿的第二導(dǎo)電型(第一導(dǎo)電型的相反極性例如，P型)的半導(dǎo)體層的本體區(qū)域112。即，漏極區(qū)域111及本體區(qū)域112延伸于包含第一區(qū)域11及第二區(qū)域12的整個半導(dǎo)體層110。
另外，在本實施例的縱型柵極半導(dǎo)體裝置中，第一區(qū)域11及第二區(qū)域12的各個布置面積的比率，是由可流入該縱型柵極半導(dǎo)體裝置的晶體管的允許電流值決定的。具體地說，如圖5所示，第一區(qū)域11及第二區(qū)域12的各個布置面積的比率(在本實施例中，為y方向的長度比)l∶m，在由低電流動作的晶體管構(gòu)成的裝置時，設(shè)定成5∶1左右，在由高電流動作的晶體管構(gòu)成的裝置時，設(shè)定成3∶1左右。因此，柵極溝渠的長度在y方向上為6μm左右，在由低電流動作的晶體管構(gòu)成裝置時，形成在y方向上具有l(wèi)＝5μm左右的長度的第一區(qū)域11、和在y方向上具有m＝1μm左右的長度的第二區(qū)域12。
這里，如圖4(a)所示，第一區(qū)域11的半導(dǎo)體層110在本體區(qū)域112上具有第一導(dǎo)電型(例如，N+型)的半導(dǎo)體層的源極區(qū)域113A。
另外，本實施例的特征如圖4(b)所示，第二區(qū)域12的半導(dǎo)體層110在本體區(qū)域112上，具有第二導(dǎo)電型(例如，P+型)的本體接觸區(qū)域114及第一導(dǎo)電型(例如，N+型)的源極區(qū)域113B。源極區(qū)域113B形成為覆蓋本體接觸區(qū)域114的整個上表面，且與第一區(qū)域11的源極區(qū)域113A電連接。此外，源極區(qū)域113B的厚度小于源極區(qū)域113A的厚度。另外，本體接觸區(qū)域114的雜質(zhì)濃度高于本體區(qū)域112的雜質(zhì)濃度。
即，第一區(qū)域11的半導(dǎo)體層110具有在本體區(qū)域112上形成源極區(qū)域113A，且源極區(qū)域113A的表面成為半導(dǎo)體層110的主面的結(jié)構(gòu)。而第二區(qū)域12的半導(dǎo)體層110具有在本體區(qū)域112上形成本體接觸區(qū)域114，在本體接觸區(qū)域114上形成源極區(qū)域113B，且源極區(qū)域113B的表面成為半導(dǎo)體層110的主面的結(jié)構(gòu)。
圖6(a)為模式地示出了本實施例的縱型柵極半導(dǎo)體裝置中的、作為晶體管發(fā)揮作用的第一區(qū)域11的剖面結(jié)構(gòu)圖，圖6(b)為模式地示出了本實施例的縱型柵極半導(dǎo)體裝置中的、與本體區(qū)域取得電接觸用的第二區(qū)域12的剖面結(jié)構(gòu)圖。另外，在圖6(a)及(b)中，由于對與圖4(a)及(b)等相同的構(gòu)成要素標注相同的符號，因此在此省略詳細說明。
以N溝道縱型柵極DMOS晶體管為例來說明本實施例的縱型柵極半導(dǎo)體裝置，如圖6(a)及(b)所示，本實施例的縱型柵極半導(dǎo)體裝置，由硅襯底100，其為摻雜有N型(第一導(dǎo)電型)雜質(zhì)的N+型半導(dǎo)體襯底；半導(dǎo)體層110，其具有形成在硅襯底100上的N型漏極區(qū)域111及P型(第二導(dǎo)電型)本體區(qū)域112；縱型柵極電極120，夾著絕緣物質(zhì)140而被埋入設(shè)置在半導(dǎo)體層110的溝渠(柵極溝渠)內(nèi)；埋入絕緣膜130，覆蓋縱型柵極電極120的上表面；以及共用電極170，具有成為布線材料的鋁膜150及阻擋金屬膜160的疊層結(jié)構(gòu)而構(gòu)成。
這里，本實施例的特征在于不管在第一區(qū)域11中，還是在第二區(qū)域12中，縱型柵極電極120均包含包圍其的埋入絕緣膜130及絕緣物質(zhì)140，并以在柵極溝渠的上部保留凹部(柵極上凹部)的形式被埋入，同時，在包含柵極上凹部的半導(dǎo)體層110上形成有共用電極170。另外，縱型柵極電極120與共用電極170都由埋入絕緣膜130來絕緣。
并且，如圖6(a)所示，作為晶體管發(fā)揮作用的第一區(qū)域11具有與縱型柵極電極120上部面對面而形成在本體區(qū)域112上的源極區(qū)域113A。源極區(qū)域113A設(shè)置在半導(dǎo)體層110的上部，源極區(qū)域113A的表面成為半導(dǎo)體層110的表面。此外，源極區(qū)域113A的一部分露出于柵極上凹部的壁面，該露出部分13和源極區(qū)域113A的上表面14，與共用電極170接觸。在具有此種結(jié)構(gòu)的本實施例的N溝道縱型柵極DMOS晶體管中，為了實現(xiàn)作為晶體管的作用，源極區(qū)域113A與柵極電極120都由埋入絕緣膜130及絕緣物質(zhì)140電絕緣。這里，當在源極電極(即，共用電極170)和漏極電極(省略圖示)之間施加高電壓，同時，在柵極電極120和源極區(qū)域113A之間施加大于或等于閾值電壓的電壓時，如圖6(a)所示，在成為柵極絕緣膜的絕緣物質(zhì)140和P型本體區(qū)域112間的界面(柵極電極120兩側(cè)的兩個界面)形成n型的反轉(zhuǎn)層(即，溝道層)，電流17通過該反轉(zhuǎn)層從漏極區(qū)域111流入源極區(qū)域113A。此外，通過使施加在柵極120的電壓小于閾值電壓，來使本體區(qū)域112的n型反轉(zhuǎn)層消失，使縱型柵極DMOS晶體管的源極·漏極間成為斷開狀態(tài)。
此外，如圖6(b)所示，與本體區(qū)域112取得電接觸用的第二區(qū)域12，具有形成在本體區(qū)域112上的本體接觸區(qū)域114、以及形成在本體接觸區(qū)域114上的源極區(qū)域113B。即，源極區(qū)域113B設(shè)置在半導(dǎo)體層110的最上部，源極區(qū)域113B的表面成為半導(dǎo)體層110的表面，同時，由該源極區(qū)域113B覆蓋本體接觸區(qū)域114的上表面。另外，本體區(qū)域112與本體接觸區(qū)域114接觸，且本體接觸區(qū)域114與源極區(qū)域113B接觸。此外，源極區(qū)域113B及本體接觸區(qū)域114的各自一部分露出于柵極上凹部的壁面，該各露出部分15及16、和源極區(qū)域113B的上表面14與共用電極170接觸。即，本體接觸區(qū)域114在柵極上凹部的壁面與共用電極170接觸，源極區(qū)域113B在柵極上凹部的壁面及半導(dǎo)體層110的表面與共用電極170接觸。這樣一來，能夠通過將共用電極170共同連接在源極區(qū)域113B和本體接觸區(qū)域114，來防止寄生雙極晶體管成為接通狀態(tài)。具體地說，在由低電流動作的晶體管構(gòu)成的裝置中，當?shù)谝粎^(qū)域11和第二區(qū)域12間的面積比率(l∶m)為5∶1時，設(shè)定為在柵極上的凹部的壁面中，本體接觸區(qū)域114例如以100nm或100nm以上的高度與共用電極170接觸。
以下，參照附圖以N溝道縱型柵極DMOS晶體管的制造方法為例，對上述本實施例的縱型柵極半導(dǎo)體裝置(參照圖3等)的制造方法加以說明。
圖7(a)～(f)、圖8(a)～(f)、圖9(a)～(f)、圖10(a)～(f)及圖11(a)～(f)為示出了本實施例的縱型柵極半導(dǎo)體裝置的制造方法的各工序的剖面圖。另外圖7(a)、(c)、(e)、圖8(a)、(c)、(e)、圖9(a)、(c)、(e)、圖10(a)、(c)、(e)及圖11(a)、(c)、(e)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域11的樣子，圖7(b)、(d)、(f)、圖8(b)、(d)、(f)、圖9(b)、(d)、(f)、圖10(b)、(d)、(f)及圖11(b)、(d)、(f)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域12的樣子。如上所述，第一區(qū)域11及第二區(qū)域12排列成沿著溝渠柵極延伸的方向交替且彼此鄰接的樣子。此外，在圖7(a)～(f)、圖8(a)～(f)、圖9(a)～(f)、圖10(a)～(f)及圖11(a)～(f)中，由于對與圖3、圖4(a)及圖4(b)等相同的構(gòu)成要素標注相同的符號，因此省略詳細說明。
首先，如圖7(a)及(b)所示，在高雜質(zhì)濃度的為第一導(dǎo)電型(例如，N+型)的半導(dǎo)體襯底的硅襯底100上，通過例如外延生長法形成低雜質(zhì)濃度的第一導(dǎo)電型(例如，N型)的半導(dǎo)體層(外延層)110后，對半導(dǎo)體層110的上部注入第二導(dǎo)電型(例如，P型)的雜質(zhì)。這樣一來，不管在第一區(qū)域11，還是第二區(qū)域12中均形成由第一導(dǎo)電型(例如，N型)的漏極區(qū)域111、和形成在其上的第二導(dǎo)電型(例如，P型)的本體區(qū)域112構(gòu)成的半導(dǎo)體層110。接著，在半導(dǎo)體層110的表面上，通過例如熱氧化來形成50～500nm左右的氧化硅膜300。另外，在形成本體區(qū)域112時，既可以使用離子注入法，或者也可以使用外延生長法。但是，為了使形成溝道層的區(qū)域的本體區(qū)域112的雜質(zhì)濃度穩(wěn)定，最好在形成本體區(qū)域112時使用外延生長法。
其次，如圖7(c)及(d)所示，將在柵極溝渠形成區(qū)域具有開口部的抗蝕圖案400形成在氧化硅膜300上。接著，使用抗蝕圖案400作為掩模，對氧化硅膜300進行干蝕刻。然后，在除去抗蝕圖案400后，如圖7(e)及(f)所示，將被圖案化的氧化硅膜300作為掩模，對半導(dǎo)體層110進行干蝕刻，藉此方法，形成貫穿本體區(qū)域112，到達漏極區(qū)域111上部的多個溝渠500。另外，各溝渠500的深度例如為0.8～3.0μm左右，當有3個或3個以上的溝渠500排列時，各溝渠500的間隔相等。此外，溝渠500連續(xù)橫跨第一區(qū)域11及第二區(qū)域12的各個本體區(qū)域112而延伸。
其次，如圖8(a)及(b)所示，為了除去溝渠500的壁部及底部的損傷層，例如通過熱氧化，在溝渠500的壁部及底部形成厚度為20～100nm左右的氧化硅膜600。
其次，如圖8(c)及(d)所示，例如通過濕蝕刻法除去形成在溝渠500的內(nèi)壁的氧化硅膜600。此時，雖然半導(dǎo)體層110上的氧化硅膜300也被蝕刻了一些，但是在除去氧化硅膜600后，氧化硅膜300仍具有足夠的厚度，存在于半導(dǎo)體層110上。
其次，如圖8(e)及(f)所示，分別在溝渠500的壁面及底面，形成例如厚度為8～100nm左右的為氧化膜等的絕緣物質(zhì)140。絕緣物質(zhì)140為氧化硅(SiO2)，作為柵極絕緣膜發(fā)揮作用。
其次，如圖9(a)及(b)所示，在包含溝渠500內(nèi)部的氧化硅膜300的表面上，沉積成為柵極電極材料的導(dǎo)電膜，例如沉積多晶硅膜900后，對該多晶硅膜900注入柵極電極用雜質(zhì)，然后，實施熱處理。此時，在氧化硅膜300的表面上，沉積例如厚度為300～800nm的多晶硅膜900。另外，也可以例如使用CVD(化學(xué)汽相沉積)法，在氧化硅膜300上直接沉積預(yù)先摻雜有柵極電極用雜質(zhì)(例如，磷)的多晶硅膜，來代替在沉積多晶硅膜900后另外實施雜質(zhì)注入的方法。
其次，如圖9(c)及(d)所示，通過對整個多晶硅膜900進行蝕刻，來除去多晶硅膜900中的高于氧化硅膜300的表面的部分、及位于溝渠500上部的部分，藉此方法，在溝渠500的內(nèi)部形成縱型柵極電極120。這里，將對溝渠500內(nèi)的多晶硅膜900進行的干蝕刻從氧化硅膜300的表面進行到例如200～800nm左右下方。即，在溝槽500內(nèi)的縱型柵極電極120上側(cè)保留凹部500a。
其次，如圖9(e)及(f)所示，在包含凹部500a的氧化硅膜300的表面上，沉積例如厚度為400～800nm左右的氧化硅膜1100來埋入凹部500a。
其次，如圖10(a)及(b)所示，依次對氧化硅膜1100及氧化硅膜300進行使用了抗蝕劑的平坦化回蝕，以凹部500a中的縱型柵極電極120上的氧化硅膜1100的最上面、和半導(dǎo)體層110的表面一致的形式，除去氧化硅膜300及氧化硅膜1100。藉此方法，由氧化硅膜1100和縱型柵極電極120來填充溝渠500的內(nèi)部。
其次，如圖10(c)及(d)所示，將覆蓋第一區(qū)域11的半導(dǎo)體層110的抗蝕圖案1300作為掩模，對第二區(qū)域12的半導(dǎo)體層110的表面部離子注入第二導(dǎo)電型的雜質(zhì)(例如，P型硼)1350。藉此方法，在第二區(qū)域12的半導(dǎo)體層110的表面部，換句話說，在第二區(qū)域12的本體區(qū)域112上側(cè)形成雜質(zhì)濃度高于本體區(qū)域112的第二導(dǎo)電型(例如，P+型)的本體接觸區(qū)域114。
其次，在除去抗蝕圖案1300后，如圖10(e)及(f)所示，將覆蓋第二區(qū)域12的半導(dǎo)體層110的抗蝕圖案1400作為掩模，對第一區(qū)域11的半導(dǎo)體層110的表面部離子注入第一導(dǎo)電型雜質(zhì)(例如，N型磷)1450。藉此方法，在第一區(qū)域11的半導(dǎo)體層110的表面部，換句話說，在第一區(qū)域11的本體區(qū)域112上側(cè)形成第一導(dǎo)電型(例如，N+型)的源極區(qū)域113A。
其次，在除去抗蝕圖案1400后，如圖11(a)及(b)所示，對半導(dǎo)體層110的整個表面部離子注入第一導(dǎo)電型雜質(zhì)(例如，N型磷)1500。藉此方法，在第二區(qū)域12的半導(dǎo)體層110的表面部形成第一導(dǎo)電型(例如，N+型)的源極區(qū)域113B。另外，在第二區(qū)域12的半導(dǎo)體層110中，源極區(qū)域113B的深度比本體接觸區(qū)域114的深度淺。即，以N+型源極區(qū)域113B形成在P+型本體接觸區(qū)域114上部的形式，來進行離子注入。此外，第二區(qū)域12的源極區(qū)域113B的厚度小于第一區(qū)域11的源極區(qū)域113A的厚度。即，是因為注入與本體接觸區(qū)域114的P型相反的導(dǎo)電型的N型雜質(zhì)(磷)的緣故。此外，在本實施例中，源極區(qū)域113B形成為覆蓋第二區(qū)域12的整個本體接觸區(qū)域114。另外，源極區(qū)域113A的雜質(zhì)濃度為離子注入后的雜質(zhì)1450和雜質(zhì)1500的合計。
其次，如圖11(c)及(d)所示，例如使用干蝕刻，除去溝渠500內(nèi)的縱型柵極電極120上的氧化硅膜1100及絕緣物質(zhì)140的各自的一部分。藉此方法，在溝渠500內(nèi)的縱型柵極電極120上形成凹部500b，并且，為了使縱型柵極電極120和共用電極170(參照圖11(e)及(f))電絕緣，能夠?qū)⒀趸枘?100作為埋入絕緣膜130殘留在縱型柵極電極120上。
另外，對于圖11(c)及(d)所示的縱型柵極電極120上的氧化硅膜1100及絕緣物質(zhì)140進行的蝕刻，是使在第一區(qū)域11的凹部500b的壁面露出源極區(qū)域113A，且在第二區(qū)域12的凹部500b的壁面露出本體接觸區(qū)域114及源極區(qū)域113B的蝕刻。具體地說，對于溝渠500內(nèi)的氧化硅膜1100及絕緣物質(zhì)140進行的干蝕刻，是從半導(dǎo)體層110的表面進行到例如100～300nm左右下方的蝕刻。
其次，如圖11(e)及(f)所示，在包含凹部500b內(nèi)的埋入絕緣膜130上的半導(dǎo)體層110的表面上，依次沉積阻擋金屬膜160及布線用導(dǎo)電膜(例如，鋁膜)150后，將鋁膜150及阻擋金屬膜160圖案化來形成共用電極170。藉此方法，在第一區(qū)域11的凹部500b的壁面，使源極區(qū)域113A和共用電極170電連接。此外，不用說，源極區(qū)域113A也在其上表面與共用電極170電連接。此外，在第二區(qū)域12的凹部500b的壁面，本體接觸區(qū)域114及源極區(qū)域113B分別與共用電極170電連接。即，能夠在第二區(qū)域12的柵極溝渠500的壁面，分別使源極區(qū)域113B及本體接觸區(qū)域114確實地共同連接在電極170上。此外，不用說，源極區(qū)域113B也在其上表面與共用電極170電連接。
根據(jù)上述第一實施例，在與本體區(qū)域112取得電接觸用的第二區(qū)域12中，在本體區(qū)域112(準確地說，本體區(qū)域112上部的本體接觸區(qū)域114)的上側(cè)，形成有與作為晶體管發(fā)揮作用的第一區(qū)域11的源極區(qū)域113A電連接的源極區(qū)域113B。即，即使在溝渠500的附近，本體接觸區(qū)域114的表面也不成為半導(dǎo)體層110的表面，源極區(qū)域113B的表面成為半導(dǎo)體層110的表面。因此，即使在隨著裝置的小型化，各柵極電極120間的距離變短時，也能夠在不縮小本體接觸區(qū)域114的布置面積的情況下，充分確保共用電極170和源極區(qū)域的接觸面積。從而，能夠在不增大源極區(qū)域的接觸電阻的情況下，實現(xiàn)可謀求小型化的縱型柵極半導(dǎo)體裝置。
此外，根據(jù)第一實施例，由于能夠在溝渠500內(nèi)的柵極電極120上的凹部500b(參照圖11(d)及(f))的壁面取得與第二區(qū)域12的本體區(qū)域112(準確地說，本體區(qū)域112上部的本體接觸區(qū)域114)的電接觸，因此能夠充分確保共用電極170和本體接觸區(qū)域114的接觸面積。從而，能夠抑制晶體管動作時在本體區(qū)域112內(nèi)產(chǎn)生電位差的現(xiàn)象，因此能夠防止寄生雙極晶體管動作的現(xiàn)象。
此外，根據(jù)第一實施例，將源極區(qū)域113A及113B形成在半導(dǎo)體層110的整個表面部及各溝渠500的壁部。換句話說，如圖5所示，源極區(qū)域113A及113B的各個表面成為半導(dǎo)體層110的表面，并且，源極區(qū)域113A及113B分別露出于柵極電極120上的凹部500b的壁面。因此，該各露出部分、和源極區(qū)域113A及113B的各個表面(上表面)與共用電極170接觸，進一步增大了共用電極170和源極區(qū)域的接觸面積，從而，能夠進一步降低源極區(qū)域的接觸電阻。具體地說，與以往技術(shù)那樣的源極區(qū)域未形成在半導(dǎo)體層110的整個表面部時相比，即與在第二區(qū)域12的本體接觸區(qū)域114上側(cè)未形成源極區(qū)域時相比，能夠降低晶體管的接通電阻。
此外，根據(jù)第一實施例，由于除了能夠使第一區(qū)域11及第二區(qū)域12兩者取得與源極區(qū)域113A及113B的電接觸之外，還能夠使第二區(qū)域12與源極區(qū)域113B共同取得與本體區(qū)域112(本體接觸區(qū)域114)的電接觸，因此能夠縮小柵極電極120的間距，從而，能夠謀求裝置的進一步小型化。
此外，根據(jù)第一實施例，由于第二區(qū)域12的源極區(qū)域113B的厚度小于第一區(qū)域11的源極區(qū)域113A的厚度，因此即使在第二區(qū)域12中的柵極溝渠500的深度與第一區(qū)域11中的柵極溝渠500的深度相同時，也能夠在第二區(qū)域12的溝渠500(準確地說，凹部500b)的壁面分別與源極區(qū)域113B及本體接觸區(qū)域114確實地取得電接觸。
此外，根據(jù)第一實施例，由于源極區(qū)域113B覆蓋第二區(qū)域的整個本體接觸區(qū)域114，所以能夠通過在溝渠500上部保留凹部500b來形成柵極電極120，在第一區(qū)域11及第二區(qū)域12兩者的凹部500b的壁面取得與源極區(qū)域113A及113B的電接觸。
此外，根據(jù)第一實施例，由于在第二區(qū)域12的本體區(qū)域112上部形成雜質(zhì)濃度高于本體區(qū)域112的其他部分的本體接觸區(qū)域114，因此能夠更確實地取得與本體區(qū)域112的電接觸。
此外，根據(jù)第一實施例，由于在形成溝渠500后形成源極區(qū)域113A及113B，因此能夠減少源極區(qū)域形成后的熱處理工序。所以，能夠控制源極區(qū)域113A及113B中的雜質(zhì)擴散，使得能夠確實地控制裝置尺寸，從而能夠很容易地獲得如設(shè)計一樣的晶體管特性。
此外，根據(jù)第一實施例，在形成第二區(qū)域12的源極區(qū)域113B時，對半導(dǎo)體層110中的成為源極區(qū)域113A及113B的部分使用離子注入同時導(dǎo)入雜質(zhì)。即，由于對整個半導(dǎo)體層110進行離子注入，因此能夠在不追加新的光刻工序的情況下，形成源極區(qū)域113B。
另外，在第一實施例中，在圖10(c)及(d)所示的本體接觸區(qū)域114的形成工序后，實施了圖10(e)及(f)所示的第一區(qū)域11的源極區(qū)域113A的形成工序。但是，不用說也可以代替它，在第一區(qū)域11的源極區(qū)域113A的形成工序后，實施本體接觸區(qū)域114的形成工序。
(第二實施例)以下，參照附圖對本發(fā)明的第二實施例所涉及的縱型柵極半導(dǎo)體裝置及其制造方法加以說明。另外，本實施例的縱型柵極半導(dǎo)體裝置與第一實施例一樣，其目的在于能夠在不增大源極區(qū)域的接觸電阻的情況下，謀求裝置的小型化。
本實施例與第一實施例的不同之處在于在第二區(qū)域12中，具有雜質(zhì)濃度相對較低(例如，1017個/cm3級別)的本體區(qū)域112上部，不形成具有雜質(zhì)濃度相對較高(例如，5×1019～1×1020個/cm3)的區(qū)域(第一實施例的本體接觸區(qū)域114)(參照圖11(b)及圖13(b))。但是，本實施例的第二區(qū)域12的本體區(qū)域112具有可與共用電極170充分歐姆接觸的雜質(zhì)濃度(例如，1018個/cm3級別)。
本實施例的縱型柵極半導(dǎo)體裝置的制造方法，到圖10(a)及(b)所示的工序為止均與第一實施例的工序相同。即，在本實施例中，首先，實施與圖7(a)～(f)、圖8(a)～(f)、圖9(a)～(f)和圖10(a)及(b)分別所示的第一實施例相同的各工序。此外，以下將要說明的圖12(a)～(f)及圖13(a)、(b)為示出了本實施例的縱型柵極半導(dǎo)體裝置的制造方法中的圖10(a)及(b)所示的工序以后的各工序的剖面圖。另外，圖12(a)、(c)、(e)及圖13(a)示出了形成作為晶體管發(fā)揮作用的第一區(qū)域11的樣子，圖12(b)、(d)、(f)及圖13(b)示出了形成與晶體管的本體區(qū)域取得電接觸用的第二區(qū)域12的樣子。如上所述，第一區(qū)域11及第二區(qū)域12排列成沿著溝渠柵極延伸的方向交互且彼此鄰接的樣子。此外，在圖12(a)～(f)及圖13(a)、(b)中，由于對與圖3、圖4(a)及圖4(b)等相同的結(jié)構(gòu)要素標注相同的符號，因此省略詳細說明。
具體地說，在本實施例中，在實施圖10(a)及(b)所示的工序之后，不進行本體接觸區(qū)域形成用的雜質(zhì)注入(第一實施例的圖10(c)及(d)所示的工序)，而是將覆蓋第二區(qū)域12的半導(dǎo)體層110的抗蝕圖案1400作為掩模，對第一區(qū)域11的半導(dǎo)體層110的表面部離子注入第一導(dǎo)電型的雜質(zhì)(例如，N型磷)1450。藉此方法，在第一區(qū)域11的半導(dǎo)體層110表面部，換句話說，在第一區(qū)域11的本體區(qū)域112上側(cè)形成第一導(dǎo)電型(例如，N+型)的源極區(qū)域113A。
其次，在除去抗蝕圖案1400后，如圖12(c)及(d)所示，在半導(dǎo)體層110的整個表面部離子注入第一導(dǎo)電型的雜質(zhì)(例如，N型磷)1500。藉此方法，在第二區(qū)域12的半導(dǎo)體層110表面部，換句話說，在第二區(qū)域12的本體區(qū)域112上側(cè)形成第一導(dǎo)電型(例如，N+型)的源極區(qū)域113B。另外，第二區(qū)域12的源極區(qū)域113B的厚度小于第一區(qū)域11的源極區(qū)域113A的厚度。此外，在本實施例中，源極區(qū)域113B形成為覆蓋第二區(qū)域12的整個本體區(qū)域112。
其次，如圖12(e)及(f)所示，例如使用干蝕刻除去溝渠500內(nèi)的縱型柵極電極120上的氧化硅膜1100及絕緣物質(zhì)140的各自的一部分。藉此方法，在溝渠500內(nèi)的縱型柵極電極120上形成凹部500b，并且，為了使縱型柵極電極120和共用電極170(參照圖13(a)及(b))電絕緣，能夠使氧化硅膜1100作為埋入絕緣膜130殘留在縱型柵極電極120上。
另外，對圖12(e)及(f)所示的縱型柵極電極120上的氧化硅膜1100及絕緣物質(zhì)140進行的蝕刻，是在第一區(qū)域11的凹部500b的壁面露出源極區(qū)域113A，且在第二區(qū)域12的凹部500b的壁面露出本體區(qū)域112及源極區(qū)域113B進行的。具體地說，對溝渠500內(nèi)的氧化硅膜1100及絕緣物質(zhì)140進行的干蝕刻，是從半導(dǎo)體層110的表面進行到例如100～300nm左右下方。
其次，如圖13(a)及(b)所示，在包含凹部500b內(nèi)的埋入絕緣膜130上的半導(dǎo)體層110表面上依序沉積阻擋金屬膜160及布線用導(dǎo)電膜(例如，鋁膜)150后，將鋁膜150及阻擋金屬膜160圖案化，形成共用電極170。這樣一來，在第一區(qū)域11的凹部500b的壁面，源極區(qū)域113A與共用電極170電連接。此外，在第二區(qū)域12的凹部500b的壁面，本體區(qū)域112及源極區(qū)域113B分別與共用電極170電連接。即，能夠在第二區(qū)域12的柵極溝渠500的壁面，確實地使源極區(qū)域113B及本體區(qū)域112共同連接在電極170。
根據(jù)上述第二實施例，由于不僅能夠獲得與第一實施例相同的效果，還能夠不要本體接觸區(qū)域形成工序，因此能夠簡化工序。
另外，雖然在第一或第二實施例中，以縱型柵極半導(dǎo)體裝置為N溝道縱型柵極DMOS晶體管為例加以了說明，但是不用說縱型柵極半導(dǎo)體裝置也可以為P溝道縱型柵極DMOS晶體管。當以P溝道縱型柵極DMOS晶體管為對象時，由于上述第一導(dǎo)電型及第二導(dǎo)電型分別為P型及N型，因此不用說源極區(qū)域、漏極區(qū)域及半導(dǎo)體襯底成為P型，本體區(qū)域及本體接觸區(qū)域成為N型。
此外，在第一或第二實施例中，將第二區(qū)域12的源極區(qū)域113B的厚度設(shè)定得小于第一區(qū)域11的源極區(qū)域113A的厚度。但是，也可以代替它，例如通過將第一區(qū)域11的溝渠500的深度設(shè)定得與第二區(qū)域12的溝渠500的深度不同(但是，在第二區(qū)域12的溝渠500的壁面露出本體區(qū)域112或本體接觸區(qū)域114)，來將源極區(qū)域113A的厚度設(shè)定得與源極區(qū)域113B的厚度相同。
此外，雖然在第一或第二實施例中，在第二區(qū)域12的本體區(qū)域112或本體接觸區(qū)域114上全面形成源極區(qū)域113B，但是也可以代替它，形成局部覆蓋本體區(qū)域112或本體接觸區(qū)域114的表面(上表面)的源極區(qū)域113B。此時，不僅在第二區(qū)域12的溝渠500(準確地說，凹部500b)的壁面取得本體區(qū)域112或本體接觸區(qū)域114與共用電極170的電接觸，還可以讓本體區(qū)域112或本體接觸區(qū)域114中的未形成源極區(qū)域113B的部分的表面(成為第二區(qū)域12的半導(dǎo)體層110的表面)與共用電極170電接觸。
此外，即使在第一及第二實施例的無論哪一個中，都將埋入柵極電極120的溝渠寬度及該溝渠間間距設(shè)定為0.25μm，并且將該溝渠的深度設(shè)定為1.25μm。但是，由于各實施例的溝渠MOS適于微細結(jié)構(gòu)，因此也可以將溝渠寬度及溝渠間間距設(shè)定為小于或等于0.25μm，且將溝渠的縱橫尺寸比設(shè)定為大于或等于5。象這樣，能夠通過使溝渠寬度等微細化，來設(shè)定1500或1500個以上的溝渠數(shù)。
此外，在第一或第二實施例中，如圖14(a)所示，也可以在由數(shù)條各實施例的N溝道縱型柵極DMOS晶體管的溝渠溝所構(gòu)成的晶體管部的周邊，在硅外延襯底100的上側(cè)設(shè)置通過氧化硅膜210絕緣分離形成的、由例如多晶硅構(gòu)成的N/P/N結(jié)構(gòu)的齊納二極管200。這里，圖14(a)為縱型柵極半導(dǎo)體裝置的剖面圖，除了示出了例如圖3所示的晶體管部分之外，還示出了其橫方向(對柵極延伸方向正交的方向)的部分。此外，如圖14(b)所示，齊納二極管200作為保護用二極管，連接在N溝道縱型柵極DMOS晶體管的柵極·源極電極間。藉此方法，能夠提高晶體管的靜電破壞強度。
另外，埋入柵極電極120的溝渠實際上設(shè)置有1500個左右。此外，如圖14(a)所示，在晶體管部分上形成有鋁膜(準確地說，阻擋金屬膜160及鋁膜150的疊層膜)作為共用電極170。共用電極170連接在由N型多晶硅構(gòu)成的為半導(dǎo)體層的源極區(qū)域113上。此外，源極區(qū)域113連接在由P型多晶硅構(gòu)成的為半導(dǎo)體層的本體區(qū)域112上。此外，本體區(qū)域112連接在由N型多晶硅構(gòu)成的為半導(dǎo)體層的漏極區(qū)域111上。而且，漏極區(qū)域111電連接在漏極電極。另外，齊納二極管200的各N型半導(dǎo)體區(qū)域通過設(shè)置在齊納二極管200上的層間絕緣膜220中的接觸孔而電連接在共用電極170上。
此外，能夠通過在形成柵極電極120的同時，形成非摻雜多晶硅，且對該多晶硅的規(guī)定區(qū)域注入雜質(zhì)，來制作由多晶硅構(gòu)成的齊納二極管200。
(實用性)本發(fā)明涉及縱型柵極半導(dǎo)體裝置，特別是當將其應(yīng)用于DC-DC轉(zhuǎn)換器等電子器械等中時，能夠獲得在不增大源極區(qū)域的接觸電阻的情況下，可謀求裝置小型化的效果，實用價值極高。
權(quán)利要求
1.一種縱型柵極半導(dǎo)體裝置，作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與上述晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置，其特征在于上述第一區(qū)域，具有漏極區(qū)域，形成在上述漏極區(qū)域上側(cè)的上述本體區(qū)域，形成在上述本體區(qū)域上側(cè)的第一源極區(qū)域，和形成在上述第一源極區(qū)域及上述本體區(qū)域且埋入有柵極電極的溝渠；上述本體區(qū)域延伸于上述第二區(qū)域，并且在上述第二區(qū)域的上述本體區(qū)域上側(cè)形成有與上述第一源極區(qū)域電連接的第二源極區(qū)域。
2.根據(jù)權(quán)利要求1所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二源極區(qū)域的厚度比上述第一源極區(qū)域的厚度小。
3.根據(jù)權(quán)利要求1所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二源極區(qū)域覆蓋整個上述第二區(qū)域的上述本體區(qū)域。
4.根據(jù)權(quán)利要求1所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二區(qū)域的上述本體區(qū)域中的上述第二源極區(qū)域附近的部分的雜質(zhì)濃度比上述第二區(qū)域的上述本體區(qū)域的其他部分的雜質(zhì)濃度高。
5.根據(jù)權(quán)利要求1所述的縱型柵極半導(dǎo)體裝置，其特征在于上述溝渠還設(shè)置在上述第二源極區(qū)域及上述第二區(qū)域的上述本體區(qū)域中；上述柵極電極以凹部留在上述溝渠上部的方式形成；上述第二區(qū)域的上述本體區(qū)域露出于上述凹部的壁面，且在該露出部分中取得電接觸。
6.根據(jù)權(quán)利要求1所述的縱型柵極半導(dǎo)體裝置，其特征在于上述溝渠還設(shè)置在上述第二源極區(qū)域及上述第二區(qū)域的上述本體區(qū)域中；上述柵極電極以凹部留在上述溝渠上部的方式形成；上述第一源極區(qū)域及上述第二源極區(qū)域分別露出于上述凹部的壁面，且在該各露出部分及上述各源極區(qū)域的上表面取得電接觸。
7.根據(jù)權(quán)利要求5所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二區(qū)域的上述本體區(qū)域，在上部具有雜質(zhì)濃度相對較高的高濃度區(qū)域；上述高濃度區(qū)域露出于上述凹部的壁面，且在該露出部分中取得電接觸。
8.根據(jù)權(quán)利要求5所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二源極區(qū)域及上述第二區(qū)域的上述本體區(qū)域分別露出于上述凹部的壁面，且在該各露出部分中取得電接觸。
9.根據(jù)權(quán)利要求5所述的縱型柵極半導(dǎo)體裝置，其特征在于在上述凹部內(nèi)，在與上述柵極電極之間夾著絕緣層形成有其他電極；上述其他電極在上述凹部的壁面與上述第二源極區(qū)域及上述第二區(qū)域的上述本體區(qū)域接觸。
10.一種縱型柵極半導(dǎo)體裝置，將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與上述晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置，其特征在于上述第一區(qū)域，具有漏極區(qū)域，形成在上述漏極區(qū)域上側(cè)的上述本體區(qū)域，形成在上述本體區(qū)域上側(cè)的第一源極區(qū)域，和形成在上述第一源極區(qū)域及上述本體區(qū)域且埋入有柵極電極的溝渠；上述本體區(qū)域延伸于上述第二區(qū)域，且上述溝渠還設(shè)置在上述第二區(qū)域的上述本體區(qū)域中；上述柵極電極以凹部留在上述溝渠上部的方式形成；上述第二區(qū)域的上述本體區(qū)域露出于上述凹部的壁面，且在該露出部分中取得電接觸。
11.根據(jù)權(quán)利要求10所述的縱型柵極半導(dǎo)體裝置，其特征在于在上述第二區(qū)域的上述本體區(qū)域上側(cè)形成有與上述第一源極區(qū)域電連接的第二源極區(qū)域；在上述凹部內(nèi)，在與上述柵極電極之間夾著絕緣層而形成有其他電極；上述其他電極在上述凹部的壁面與上述第二源極區(qū)域及上述第二區(qū)域的上述本體區(qū)域接觸。
12.根據(jù)權(quán)利要求11所述的縱型柵極半導(dǎo)體裝置，其特征在于上述其他電極與上述第一源極區(qū)域及上述第二源極區(qū)域的各個上表面接觸。
13.根據(jù)權(quán)利要求10所述的縱型柵極半導(dǎo)體裝置，其特征在于在上述第二區(qū)域的上述本體區(qū)域上側(cè)形成有與上述第一源極區(qū)域電連接，且厚度比上述第一源極區(qū)域薄的第二源極區(qū)域。
14.根據(jù)權(quán)利要求10所述的縱型柵極半導(dǎo)體裝置，其特征在于上述第二區(qū)域的上述本體區(qū)域，在上部具有雜質(zhì)濃度相對較高的高濃度區(qū)域；上述高濃度區(qū)域露出于上述凹部的壁面，且在該露出部分取得電接觸。
15.根據(jù)權(quán)利要求14所述的縱型柵極半導(dǎo)體裝置，其特征在于在上述凹部，在與上述柵極電極之間夾著絕緣層而形成有其他電極；上述其他電極在上述凹部的壁面與上述高濃度區(qū)域接觸。
16.一種縱型柵極半導(dǎo)體裝置的制造方法，該縱型柵極半導(dǎo)體裝置將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與上述晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置，其特征在于包括第一工序，在成為上述第一區(qū)域及上述第二區(qū)域的各半導(dǎo)體區(qū)域內(nèi)形成漏極區(qū)域，且在上述半導(dǎo)體區(qū)域的上述漏極區(qū)域上側(cè)形成本體區(qū)域，第二工序，在上述第一區(qū)域的上述本體區(qū)域內(nèi)形成溝渠，第三工序，在上述半導(dǎo)體區(qū)域的上述第一區(qū)域的上述本體區(qū)域上側(cè)形成第一源極區(qū)域，以及第四工序，在上述半導(dǎo)體區(qū)域的上述第二區(qū)域的上述本體區(qū)域上側(cè)形成第二源極區(qū)域；上述第一源極區(qū)域與上述第二源極區(qū)域以彼此電連接的方式形成。
17.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述第四工序包含對上述半導(dǎo)體區(qū)域中的成為上述第一源極區(qū)域及上述第二源極區(qū)域的各個區(qū)域的部分同時導(dǎo)入雜質(zhì)的工序。
18.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述第二源極區(qū)域是以覆蓋整個上述第二區(qū)域的上述本體區(qū)域的方式形成的。
19.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于還包括在上述第二區(qū)域的上述本體區(qū)域上部形成雜質(zhì)濃度相對較高的高濃度區(qū)域的工序。
20.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述第二工序包含還在上述第二區(qū)域的上述本體區(qū)域形成上述溝渠的工序；在上述第二工序之后，包括以下工序以凹部留在上述溝渠的上部，且上述第二區(qū)域的上述本體區(qū)域露出于該凹部的壁面的方式在上述溝渠內(nèi)形成柵極電極的工序，以及在上述凹部形成與上述第二區(qū)域的上述本體區(qū)域電連接的其他電極的工序。
21.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述第二工序包含還在上述第二區(qū)域的上述本體區(qū)域形成上述溝渠的工序；在上述第二工序及上述第四工序之后，包括以下工序以凹部留在上述溝渠的上部，且上述第二源極區(qū)域露出于該凹部的壁面的方式在上述溝渠內(nèi)形成柵極電極的工序，以及在上述凹部，形成與上述第二源極區(qū)域電連接的其他電極的工序。
22.根據(jù)權(quán)利要求16所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述第二工序包含還在上述第二區(qū)域的上述本體區(qū)域形成上述溝渠的工序；在上述第二工序及上述第四工序之后，包括以下工序以凹部留在上述溝渠的上部，且上述第二區(qū)域的上述本體區(qū)域及上述第二源極區(qū)域露出于該凹部的壁面的方式在上述溝渠內(nèi)形成柵極電極的工序，以及在上述凹部內(nèi)形成分別與上述第二區(qū)域的上述本體區(qū)域及上述第二源極區(qū)域電連接的其他電極的工序。
23.一種縱型柵極半導(dǎo)體裝置的制造方法，該縱型柵極半導(dǎo)體裝置將作為晶體管發(fā)揮作用的第一區(qū)域、和用于取得與上述晶體管的本體區(qū)域電接觸的第二區(qū)域相互鄰接布置，其特征在于包括在成為上述第一區(qū)域及上述第二區(qū)域的各區(qū)域的半導(dǎo)體區(qū)域內(nèi)形成漏極區(qū)域，并且在上述半導(dǎo)體區(qū)域的上述漏極區(qū)域上側(cè)形成本體區(qū)域的工序；在上述第一區(qū)域及上述第二區(qū)域的上述本體區(qū)域內(nèi)形成溝渠的工序；以凹部留在上述溝渠上部，且上述第二區(qū)域的上述本體區(qū)域露出于該凹部的壁面的方式，在上述溝渠內(nèi)形成柵極電極的工序；以及在上述凹部內(nèi)形成與上述第二區(qū)域的上述本體區(qū)域電連接的其他電極的工序。
24.根據(jù)權(quán)利要求23所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于還包括在上述第二區(qū)域的上述本體區(qū)域上部形成雜質(zhì)濃度相對較高的高濃度區(qū)域的工序。
25.根據(jù)權(quán)利要求24所述的縱型柵極半導(dǎo)體裝置的制造方法，其特征在于上述高濃度區(qū)域露出于上述凹部的壁面。
26.根據(jù)權(quán)利要求1或10所述的縱型柵極半導(dǎo)體裝置，其特征在于上述溝渠的寬度小于或等于0.25μm；上述溝渠的縱橫尺寸比大于或等于5。
27.根據(jù)權(quán)利要求26所述的縱型柵極半導(dǎo)體裝置，其特征在于上述溝渠數(shù)大于或等于1500。
28.一種縱型柵極半導(dǎo)體裝置，其特征在于包括第一導(dǎo)電型的第一半導(dǎo)體層，成為漏極區(qū)域，第二導(dǎo)電型的第二半導(dǎo)體層，形成在上述第一半導(dǎo)體層上，成為本體區(qū)域，第一導(dǎo)電型的第三半導(dǎo)體層，形成在上述第二半導(dǎo)體層上，成為源極區(qū)域，溝渠，形成在上述第二半導(dǎo)體層及上述第三半導(dǎo)體層，柵極電極，被埋入上述溝渠內(nèi)，以及電極，形成在上述第三半導(dǎo)體層上；在沿著上述柵極電極延伸的方向所設(shè)置的上述第三半導(dǎo)體層的一部分，形成有未到達上述第三半導(dǎo)體層表面，且露出于上述溝渠的壁面的第二導(dǎo)電型的第四半導(dǎo)體層；上述第四半導(dǎo)體層與上述柵極電極電分離，且在上述溝渠的上部與上述電極電連接。
29.一種縱型柵極半導(dǎo)體裝置，其特征在于包括第一導(dǎo)電型的第一半導(dǎo)體層，成為漏極區(qū)域，第二導(dǎo)電型的第二半導(dǎo)體層，形成在上述第一半導(dǎo)體層上，成為本體區(qū)域，第一導(dǎo)電型的第三半導(dǎo)體層，形成在上述第二半導(dǎo)體層上，成為源極區(qū)域，溝渠，形成在上述第二半導(dǎo)體層及上述第三半導(dǎo)體層，柵極電極，被埋入上述溝渠內(nèi)，埋入絕緣膜，形成在上述溝渠內(nèi)的上述柵極電極上，以及電極，形成在上述第三半導(dǎo)體層上及上述埋入絕緣膜上；在沿著上述柵極電極延伸的方向所設(shè)置的上述第三半導(dǎo)體層的一部分，形成有未到達上述第三半導(dǎo)體層表面，且露出于上述溝渠的壁面的第二導(dǎo)電型的第四半導(dǎo)體層；上述第四半導(dǎo)體層在上述溝渠的上部與上述電極電連接。
30.根據(jù)權(quán)利要求28或29所述的縱型柵極半導(dǎo)體裝置，其特征在于在上述第三半導(dǎo)體層，沿著上述溝渠延伸的方向周期性形成有上述第四半導(dǎo)體層。
31.根據(jù)權(quán)利要求28或29所述的縱型柵極半導(dǎo)體裝置，其特征在于上述溝渠形成有多個；上述各溝渠的寬度小于或等于0.25μm；上述各溝渠間的間距小于或等于0.25μm。
32.根據(jù)權(quán)利要求31所述的縱型柵極半導(dǎo)體裝置，其特征在于上述各溝渠的縱橫尺寸比大于或等于5。
全文摘要
本發(fā)明公開了縱型柵極半導(dǎo)體裝置及其制造方法。作為晶體管發(fā)揮作用的第一區(qū)域11，具有漏極區(qū)域111；本體區(qū)域112，形成在漏極區(qū)域111的上側(cè)；源極區(qū)域113A，形成在本體區(qū)域112的上側(cè)；以及溝渠，形成在本體區(qū)域112且埋入有柵極電極120。在延伸于第二區(qū)域12的本體區(qū)域112的上側(cè)形成有源極區(qū)域113B。
文檔編號H01L29/08GK1898801SQ20048003858
公開日2007年1月17日 申請日期2004年6月8日 優(yōu)先權(quán)日2003年12月22日
發(fā)明者溝口修二, 山中光浩, 郡司浩幸 申請人:松下電器產(chǎn)業(yè)株式會社