專(zhuān)利名稱：多芯片式半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)將多片半導(dǎo)體芯片裝在同一組件中的多芯片式半導(dǎo)體器件。
背景技術(shù)：
在將多片半導(dǎo)體芯片互相連接并通過(guò)樹(shù)脂鑄模構(gòu)成的多芯片式半導(dǎo)體器件中，半導(dǎo)體芯片之間以各種形式互相連接。例如有的情況以接合線形式在半導(dǎo)體芯片之間進(jìn)行連接。另外，也有的情況是將半導(dǎo)體芯片之間互相疊合在一起形成片載片結(jié)構(gòu)，借助凸點(diǎn)在半導(dǎo)體芯片之間互相進(jìn)行電氣連接。再有的情況是，在布線基板上將多片半導(dǎo)體芯片接合在一起，從而實(shí)現(xiàn)使多片半導(dǎo)體芯片之間互相電氣連接。
在同一組件中裝入多片芯片之理由例如可以舉出以下的例子即在將需要進(jìn)行高頻信號(hào)處理和基于低頻處理的LSI進(jìn)行集成時(shí)，若采用低頻工藝用單片集成，則因頻率特性不夠，就不能進(jìn)行高頻信號(hào)處理，另外，若采用高頻用工藝對(duì)芯片進(jìn)行集成，則成本增加。在這種情況下，有時(shí)各種半導(dǎo)體芯片的耐壓也各不相同，存在各種尚待解決的問(wèn)題。
關(guān)于將不同耐壓的芯片裝在同一組件中的多芯片式半導(dǎo)體器件的動(dòng)作測(cè)試中的問(wèn)題解決方法，例如可有如特開(kāi)2000-332193號(hào)公報(bào)中所記載的技術(shù)。
現(xiàn)參照?qǐng)D6說(shuō)明關(guān)于串行數(shù)據(jù)傳送問(wèn)題的解決方法。
圖6為表示不同耐壓的芯片裝在同一組件中的現(xiàn)有的多芯片式半導(dǎo)體的構(gòu)成方框圖，是一種將第1半導(dǎo)體芯片1和第2半導(dǎo)體芯片2裝在組件3中的多芯片式半導(dǎo)體器件，第1半導(dǎo)體芯片1包括第1串行譯碼器6和外部連接單元13，第2半導(dǎo)體芯片2包括第2串行譯碼器5和外部連接單元23。
電壓源7連接微機(jī)(微型計(jì)算機(jī))8和第1半導(dǎo)體芯片1。由微機(jī)8供給的串行數(shù)據(jù)一方面通過(guò)串行數(shù)據(jù)用外部連接端12供給第1半導(dǎo)體芯片1，另一方面，通過(guò)電壓變換電路21使串行數(shù)據(jù)的電壓降壓，通過(guò)串行數(shù)據(jù)用外部連接端22供給第2半導(dǎo)體芯片2。
由微機(jī)8供給的串行數(shù)據(jù)向第1半導(dǎo)體芯片1和第2半導(dǎo)體芯片2并行輸出，控制第1半導(dǎo)體芯片1和第2半導(dǎo)體芯片2的內(nèi)部電路。
還有，第1半導(dǎo)體芯片1為高耐壓芯片，而第2半導(dǎo)體芯片2為低耐壓芯片，低耐壓芯片的耐壓值小于等于微機(jī)8供給的串行數(shù)據(jù)的電壓值。
但是，按照?qǐng)D6示出的現(xiàn)有的多芯片式半導(dǎo)體器件的串行數(shù)據(jù)傳送方式，因自外部向低耐壓芯片供給串行數(shù)據(jù)，故需要串行數(shù)據(jù)用外部連接端22，所以引腳數(shù)增多，即招致安裝面積增大，組件整體難以做小。另外，在外部需要電壓變換電路21，所以存在導(dǎo)致成本增加的問(wèn)題。
本發(fā)明為解決上述問(wèn)題而提出，其目的在于提供一種多芯片式半導(dǎo)體器件，該器件不會(huì)大幅度地增加外部連接端，而且能以不需要外部電壓變換電路的構(gòu)成傳送串行數(shù)據(jù)。

發(fā)明內(nèi)容
為達(dá)到上述目的，本申請(qǐng)的第1方面為有關(guān)在組件內(nèi)使第1半導(dǎo)體芯片和第2半導(dǎo)體芯片互相連接構(gòu)成的多芯片式半導(dǎo)體器件，它具有以下特點(diǎn)。第1半導(dǎo)體芯片包括電壓變換電路；和第2半導(dǎo)體芯片連接用的多個(gè)第1芯片間連接單元；第1串行譯碼器；引出在組件外的外部連接端；與該外部連接端連接用的外部連接單元。另外，第2半導(dǎo)體芯片包括第2串行譯碼器；和第1半導(dǎo)體芯片連接用的多個(gè)第2芯片間連接單元，還包括將多個(gè)第1芯片間連接單元和多個(gè)第2芯片間連接單元直接連接的接合線。如上所述地構(gòu)成半導(dǎo)體器件，自外部連接端輸入的串行數(shù)據(jù)通過(guò)電壓變換電路、第1芯片間連接單元、和第2芯片間連接單元，傳送給第2串行譯碼器。
本申請(qǐng)的第2方面為有關(guān)在組件內(nèi)使第1半導(dǎo)體芯片和第2半導(dǎo)體芯片互相連接構(gòu)成的多芯片式半導(dǎo)體器件，它具有以下特點(diǎn)。第1半導(dǎo)體芯片包括電壓變換電路；和第2半導(dǎo)體芯片連接用的多個(gè)第1芯片間連接單元；第1內(nèi)部電路；引出在組件外的外部連接端；與該外部連接端連接用的外部連接單元。另外，第2半導(dǎo)體芯片包括第2內(nèi)部電路；和第1半導(dǎo)體芯片連接用的多個(gè)第2芯片間連接單元，還包括將多個(gè)第1芯片間連接單元和多個(gè)第2芯片間連接單元直接連接的接合線。如上所述地構(gòu)成半導(dǎo)體器件，自外部連接端輸入的控制信號(hào)通過(guò)電壓變換電路、第1芯片間連接單元、和第2芯片間連接單元，傳送給第2內(nèi)部電路。
本申請(qǐng)中，使得第1半導(dǎo)體芯片能外加高電壓，第2半導(dǎo)體芯片的耐壓比第1半導(dǎo)體芯片低，而且耐壓比外部所加的串行數(shù)據(jù)的電壓、控制信號(hào)的電壓要低。
另外，能用來(lái)自微型計(jì)算機(jī)的串行數(shù)據(jù)、控制信號(hào)控制第1半導(dǎo)體芯片及第2半導(dǎo)體芯片。
根據(jù)上述構(gòu)成，高電壓不會(huì)直接加在低耐壓芯片上，能進(jìn)行串行數(shù)據(jù)的傳送、控制信號(hào)的傳遞。
根據(jù)本申請(qǐng)，由于能如上所述，高電壓不會(huì)直接加在低耐壓芯片上，能進(jìn)行串行數(shù)據(jù)的傳送、控制信號(hào)的傳遞，所以不會(huì)大幅度地增加外部連接端數(shù)量，而且不需要外部電壓變換電路，以這樣的構(gòu)成提供一種能傳送串行數(shù)據(jù)的多芯片式半導(dǎo)體器件。


圖1為表示本發(fā)明實(shí)施方式1的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。
圖2為表示本發(fā)明實(shí)施方式2的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。
圖3為表示本發(fā)明的電壓變換電路一示例用的電路圖。
圖4為表示本發(fā)明實(shí)施方式3的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。
圖5為表示本發(fā)明實(shí)施方式3的第2串行譯碼器輸入電路一示例用的電路圖。
圖6為表示現(xiàn)有的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。
具體實(shí)施例方式
以下參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。在以下的說(shuō)明中，在與圖6中說(shuō)明過(guò)的構(gòu)成要素對(duì)應(yīng)的構(gòu)成要素上標(biāo)注同一標(biāo)號(hào)。
圖1為表示本發(fā)明實(shí)施方式1的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。在組件3內(nèi)高耐壓的第1半導(dǎo)體芯片1和低耐壓的第2半導(dǎo)體芯片互相連接。
第1半導(dǎo)體芯片1包括電壓變換電路4；和所述第2半導(dǎo)體芯片2連接用的多個(gè)第1芯片間連接單元10；第1串行譯碼器6；和引出在組件3外的外部連接端12連接用的外部連接端13，另外，低耐壓的第2半導(dǎo)體芯片2包括第2串行譯碼器5；和所述第1半導(dǎo)體芯片1連接用的多個(gè)第2芯片間連接單元11。
再有，其構(gòu)成為設(shè)置直接連接所述多個(gè)第1芯片間連接單元10和所述多個(gè)第2芯片間連接單元11的接合線9，自所述外部連接端12輸入的串行數(shù)據(jù)用所述電壓變換電路4降壓，通過(guò)所述第1芯片間連接單元10和所述第2芯片間連接單元11，供給第2串行譯碼器5。
圖2為表示本發(fā)明實(shí)施方式2的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。第1半導(dǎo)體芯片1包括電壓變換電路4；和所述第2半導(dǎo)體芯片2連接用的多個(gè)第1芯片間連接單元10；第1內(nèi)部電路14；引出在組件3外的外部連接端12；連接該外部連接端12用的外部連接端13，第2半導(dǎo)體芯片2包括第2內(nèi)部電路15；與所述第1半導(dǎo)體芯片1連接用的多個(gè)第2芯片間連接單元11。
再有，其構(gòu)成為設(shè)置將所述多個(gè)第1芯片間連接單元10和多個(gè)第2芯片間連接單元11直接連接的接合線9，自所述外部連接端12輸入的控制信號(hào)用所述電壓變換電路4降壓，通過(guò)所述第1芯片間連接單元10和所述第2芯片間連接單元11，供給所述第2內(nèi)部電路15。
圖3為表示本發(fā)明的電壓變換電路4一示例用的電路圖。包括電源電壓端31、低耐壓用電源端32、串行數(shù)據(jù)輸入端33及輸出端34、GND端35、參照電壓用端36、恒流源37、電阻38-1、38-2、PNP差動(dòng)晶體管(Tr)39、及電流鏡電路40-1至40-3。
另外，所述電源電壓端31連接電源7，低耐壓用電源端32連接設(shè)定在小于等于低耐壓用芯片的耐壓的電源電壓，串行數(shù)據(jù)輸入端33連接串行數(shù)據(jù)用外部連接端12，輸出端34連接第1芯片間連接單元10。
所述串行數(shù)據(jù)輸入端33輸入和電源7相同電壓的振幅，根據(jù)該電壓比參照電壓端36所加的電壓是高還是低，PND差動(dòng)晶體管39中某個(gè)晶體管導(dǎo)通或截止，同時(shí)，電流鏡電路40-1或40-2中的某一個(gè)導(dǎo)通或截止。最終，得到和加在低耐壓用電源端32上的電源電壓相同振幅值的串行數(shù)據(jù)信號(hào)。
根據(jù)所述構(gòu)成，能夠不直接地將高電壓加在低耐壓的第2半導(dǎo)體芯片2上，傳送串行數(shù)據(jù)，及傳遞控制信號(hào)。
另外，圖4為表示本發(fā)明實(shí)施方式3的多芯片式半導(dǎo)體器件的構(gòu)成方框圖。高耐壓芯片1的耐壓為10V，電源7最大變化至7V。低耐壓芯片2的耐壓為3.6V。
電源7和電壓變換電路4的電源31和3V調(diào)節(jié)器50的電源端連接。3V調(diào)節(jié)器50的輸出通過(guò)所述電壓變換電路4的輸出一側(cè)電源32、接合線9、多個(gè)第1芯片間連接單元10、多個(gè)第2芯片間連接單元11，連接第2串行譯碼器5的輸入電路的電源端53。
另一方面，所述電壓變換電路4的輸出端34通過(guò)接合線9、多個(gè)第1芯片間連接單元10、多個(gè)第2芯片間連接單元11，連接第2串行譯碼器5的輸入電路的輸入端54。
圖5為第2串行譯碼器5的輸入電路，包括輸入端54、與后級(jí)電路連接的輸出端56、電源端53、及接地端55。
上述構(gòu)成中，輸入外部連接端12的最大7V振幅的串行數(shù)據(jù)通過(guò)電壓變換，成為振幅限制在3V的串行數(shù)據(jù)，不超過(guò)低耐壓芯片2的耐壓，供給低耐壓芯片2。
工業(yè)上的實(shí)用性本發(fā)明適用于將多片半導(dǎo)體芯片裝在同一組件中的多芯片式半導(dǎo)體器件，特別是其構(gòu)成不會(huì)大幅度地增加外部連接端，而且不需要外部電壓變換電路，這種多芯片式半導(dǎo)體器件能有效地實(shí)施傳送串行數(shù)據(jù)。
權(quán)利要求
1.一種多芯片式半導(dǎo)體器件，其特征在于，在組件(3)內(nèi)使第1半導(dǎo)體芯片(1)和第2半導(dǎo)體芯片(2)互相連接構(gòu)成，所述第1半導(dǎo)體芯片(1)包括電壓變換電路(4)；和所述第2半導(dǎo)體芯片(2)連接用的多個(gè)第1芯片間連接單元(10)；第1串行譯碼器(6)；引出至組件(3)外的外部連接端(12)；與該外部連接端(12)連接用的外部連接單元(13)，所述第2半導(dǎo)體芯片(2)包括第2串行譯碼器(5)；和所述第1半導(dǎo)體芯片(1)連接用的多個(gè)第2芯片間連接單元(11)，還包括將所述多個(gè)第1芯片間連接單元(10)和所述多個(gè)第2芯片間連接單元(11)直接連接的接合線(9)，其結(jié)構(gòu)做成自外部連接端(12)輸入的串行數(shù)據(jù)通過(guò)所述電壓變換電路(4)、所述第1芯片間連接單元(10)、和所述第2芯片間連接單元(11)，傳遞給所述第2串行譯碼器(5)。
2.如權(quán)利要求1所述的多芯片式半導(dǎo)體器件，其特征在于，所述第1半導(dǎo)體芯片(1)能外加高電壓，所述第2半導(dǎo)體芯片(2)的耐壓比所述第1半導(dǎo)體芯片(1)低，而且耐壓比外部所加的串行數(shù)據(jù)的電壓要低。
3.如權(quán)利要求1或2所述的多芯片式半導(dǎo)體器件，其特征在于，由來(lái)自微型計(jì)算機(jī)(8)的串行數(shù)據(jù)控制所述第1半導(dǎo)體芯片(1)及所述第2半導(dǎo)體芯片(2)。
4.一種多芯片式半導(dǎo)體器件，其特征在于，在組件(3)內(nèi)使第1半導(dǎo)體芯片(1)和第2半導(dǎo)體芯片(2)互相連接構(gòu)成，所述第1半導(dǎo)體芯片(1)包括電壓變換電路(4)；和所述第2半導(dǎo)體芯片(2)連接用的多個(gè)第1芯片間連接單元(10)；第1內(nèi)部電路(14)；引出至組件(3)外的外部連接端(12)；與該外部連接端(12)連接用的外部連接單元(13)，所述第2半導(dǎo)體芯片(2)包括第2內(nèi)部電路(15)；和所述第1半導(dǎo)體芯片(1)連接用的多個(gè)第2芯片間連接單元(11)，還包括將所述多個(gè)第1芯片間連接單元(10)和所述多個(gè)第2芯片間連接單元(11)直接連接的接合線(9)，其結(jié)構(gòu)做成自外部連接端(12)輸入的控制信號(hào)通過(guò)所述電壓變換電路(4)、所述第1芯片間連接單元(10)、和所述第2芯片間連接單元(11)，傳遞給所述第2內(nèi)部電路(15)。
5.如權(quán)利要求4所述的多芯片式半導(dǎo)體器件，其特征在于，所述第1半導(dǎo)體芯片(1)能外加高電壓，所述第2半導(dǎo)體芯片(2)的耐壓比所述第1半導(dǎo)體芯片(1)低，而且耐壓比外部所加的控制信號(hào)的電壓要低。
6.如權(quán)利要求4或5所述的多芯片式半導(dǎo)體器件，其特征在于，由來(lái)自微型計(jì)算機(jī)(8)的控制信號(hào)控制所述第1半導(dǎo)體芯片(1)及所述第2半導(dǎo)體芯片(2)。
全文摘要
高耐壓的第1半導(dǎo)體芯片(1)和低耐壓的第2半導(dǎo)體芯片(2)在組件(3)內(nèi)互相連接。第1半導(dǎo)體芯片(1)包括電壓變換電路(4)；和第2半導(dǎo)體芯片(2)連接用的多個(gè)第1芯片間連接單元(10)；第1串行譯碼器(6)；及用于與引出至組件(3)外的外部連接端(12)連接用的外部連接單元(13)，低耐壓的第2半導(dǎo)體芯片(2)包括第2串行譯碼器(5)；以及和第1半導(dǎo)體芯片(1)連接用的第(2)芯片間連接單元(11)。還設(shè)置直接連接多個(gè)第1芯片間連接單元(10)和多個(gè)第2芯片間連接單元(11)的接合線(9)。
文檔編號(hào)H01L25/18GK1833318SQ20048002224
公開(kāi)日2006年9月13日 申請(qǐng)日期2004年8月2日 優(yōu)先權(quán)日2003年11月27日
發(fā)明者谷內(nèi)秀生 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社