專利名稱：半導(dǎo)體mos、cmos器件和電容器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管器件(包括n溝道金屬-氧化物半導(dǎo)體(NMOS)器件和p溝道金屬-氧化物半導(dǎo)體(PMOS)器件)和互補型金屬-氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)。本發(fā)明還涉及制造電容器、晶體管器件和CMOS結(jié)構(gòu)的方法。在一些特定形態(tài)中，本發(fā)明涉及包含晶體管器件、電容器結(jié)構(gòu)和/或CMOS組件的存儲器，并且在某些形態(tài)中本發(fā)明涉及動態(tài)隨機存取存儲器(DRAM)。在一些特定形態(tài)中，本發(fā)明涉及包含電容器結(jié)構(gòu)、晶體管器件和/或CMOS組件的電子系統(tǒng)。
背景技術(shù)：
可能存在著與各種半導(dǎo)體結(jié)構(gòu)(包括如晶體管器件和電容器)中高k柵介質(zhì)材料的使用相關(guān)聯(lián)的優(yōu)勢?？蓪⒏遦介質(zhì)理解為介電常數(shù)比二氧化硅大的介質(zhì)材料，包括如Ta2O5、Al2O3和許多的其它材料。
過去試圖將高k介質(zhì)材料合集成到標準CMOS流中的作法曾經(jīng)引起大家的一些興趣。然而，當這種高k介質(zhì)材料和代表CMOS結(jié)構(gòu)的硅柵電極一起使用時會帶來一些困難。例如，通常直接在高k柵介質(zhì)薄膜上淀積硅(例如多晶硅)會在硅和介質(zhì)交界面處形成一個反應(yīng)層。該反應(yīng)層可能在硅淀積期間和/或接下來的硅高溫退火期間出現(xiàn)。反應(yīng)層在硅和介質(zhì)材料之間生成一個界面薄膜(如硅酸鹽)。這個界面層減小了介質(zhì)疊層的有效介電常數(shù)，因而限制了介質(zhì)的可量測性。另外，部分由于金屬原子d的狀態(tài)和帶電原子的缺陷，該界面層可以是電荷截獲/固定電荷的源。電荷截獲/固定電荷可受到柵后退火的影響，并可導(dǎo)致晶體管器件臨界電壓的無法控制的改變。另外，由于從p-型導(dǎo)電摻雜的硅進入高k柵介質(zhì)的硼擴散，臨界電壓可改變。對于高熱堆積處理(如存儲單元處理)來說，這種臨界電壓的改變可能會特別明顯并難以解決。盡管與高k薄膜的使用有關(guān)的介質(zhì)厚度增加，但是通過介質(zhì)的硼擴散可能會是一個問題。
針對上面討論的原因，最好是開發(fā)出將高k介質(zhì)材料結(jié)合到CMOS流中的新方法。另外，因為高k介質(zhì)材料被用于除CMOS組件之外的其它半導(dǎo)體結(jié)構(gòu)，所以假如該方法可應(yīng)用于除CMOS流之外的其它半導(dǎo)體的制造，尤其是假如該方法可應(yīng)用于電容器的制造，那將是最理想的。此外，如果該方法不僅可應(yīng)用于高k介質(zhì)材料還可應(yīng)用于其它介質(zhì)材料，那就很最理想了。

發(fā)明內(nèi)容
在一形態(tài)中，本發(fā)明包括一種形成電路器件的方法。介質(zhì)層在襯底上構(gòu)成，含金屬的材料(例如包含有金屬元素、金屬硅化物和/或金屬氮化物的材料；含有金屬如鎢、鉿、鉭、鈦元素中的一種或多種)直接在介質(zhì)層上構(gòu)成。所構(gòu)成的含金屬的材料厚度不超過20埃。隨后，導(dǎo)電摻雜硅可直接在含金屬的材料上構(gòu)成。電路器件可以是如晶體管器件或電容器。
在另一形態(tài)中，本發(fā)明包括一種構(gòu)成晶體管器件的方法。柵介質(zhì)在襯底上構(gòu)成。含金屬的材料在介質(zhì)上構(gòu)成，所構(gòu)成的含金屬的材料厚度不超過20埃。導(dǎo)電摻雜硅在含金屬的材料上形成，隨后含金屬的材料和導(dǎo)電摻雜硅經(jīng)過圖案處理形成柵疊層。接著，在靠近柵疊層的地方設(shè)置源/漏區(qū)。
在另一形態(tài)中，本發(fā)明包括一個CMOS。該CMOS包括一個位于襯底上的介質(zhì)層。PMOS柵極和NMOS柵極位于介質(zhì)層上。第一含金屬材料位于介質(zhì)層上的PMOS柵極內(nèi)，其厚度大于20埃，更典型的厚度大于150埃。第二含金屬材料位于介質(zhì)層上的NMOS柵極內(nèi)，其厚度小于或等于約20埃。n-型摻雜硅的第一層位于PMOS柵極內(nèi)及第一含金屬材料上，n-型摻雜硅的第二層位于NMOS柵極內(nèi)及第二含金屬材料上。
在另一形態(tài)中，本發(fā)明包括一個電容器結(jié)構(gòu)。該結(jié)構(gòu)包括第一電容器電極，第一電容器電極包括導(dǎo)電摻雜硅。介質(zhì)層靠近第一電容器電極，第二電容器電極相對于第一電容器電極位于介質(zhì)層的另一端。含金屬材料位于第一電容器電極的經(jīng)導(dǎo)電摻雜的硅和介質(zhì)層之間。該含金屬材料的厚度小于或等于約20埃。
可以將本發(fā)明的各種不同結(jié)構(gòu)結(jié)合進存儲器件(如DRAM器件)。此外，可以將本發(fā)明的各種不同結(jié)構(gòu)包含在電子系統(tǒng)內(nèi)。
附圖簡述 下面，將參考下列附圖對本發(fā)明的優(yōu)選實施例進行描述。


圖1是關(guān)于在氧化鋁和多晶硅之間含有原子層淀積(ALD)形成的氮化鈦的各種不同結(jié)構(gòu)的電容-電壓曲線圖。氮化鈦層的厚度在曲線圖中的插入框內(nèi)給出，插入框中指明了下列情形下的曲線線型無鈦層存在，或者在形成氮化鈦層的過程中利用了特定數(shù)目的ALD周期，或者有厚度為100埃的氮化鈦層存在。每個ALD周期對應(yīng)于約0.3埃至0.4埃的氮化鈦生長率(growth rate)。
圖2是關(guān)于預(yù)處理階段半導(dǎo)體晶圓結(jié)構(gòu)的斷片示意圖，圖中顯示了一對晶圓結(jié)構(gòu)的斷片。
圖3顯示的是圖2所示晶圓斷片在圖2預(yù)處理過程之后的處理階段的晶圓結(jié)構(gòu)。
圖4顯示的是圖2所示晶圓斷片在圖3處理過程之后的處理階段的晶圓結(jié)構(gòu)。
圖5顯示的是圖2所示晶圓斷片在圖4處理過程之后的處理階段的晶圓結(jié)構(gòu)。
圖6顯示的是圖2所示的晶圓斷片在圖5處理過程之后的處理階段的晶圓結(jié)構(gòu)。
圖7顯示的是關(guān)于本發(fā)明另一實施例的半導(dǎo)體晶圓斷片的剖面圖，圖中所示為一個DRAM單元。
圖8是說明本發(fā)明應(yīng)用示例的計算機示意圖。
圖9顯示的是圖8所示計算機主板的特定特征的框圖。
圖10顯示的是本發(fā)明的一例電子系統(tǒng)的高級框圖。
圖11顯示的是本發(fā)明的一例電子系統(tǒng)的簡化框圖。
優(yōu)選實施例的詳細說明 在本發(fā)明的一形態(tài)中，判明將介質(zhì)材料和經(jīng)導(dǎo)電摻雜的硅之間的含金屬材料加入CMOS結(jié)構(gòu)的NMOS和PMOS器件可能是有益的。另外，判明PMOS器件中使用的含金屬材料實質(zhì)上比NMOS器件中使用的含金屬材料厚(PMOS器件中含金屬材料厚度大于20埃，通常大于100埃，甚至大于或等于150埃)可能是有益的，而NMOS器件中使用的含金屬材料較薄。在NMOS器件中使用的含金屬材料通常不超過20埃，常常小于或等于約15埃，甚至小于或等于約10埃?；蛘哒J為，在NMOS器件中使用的含金屬材料通常由不超過70個原子層淀積(ALD)周期形成，常常少于50個ALD周期，甚至少于40個ALD周期；本發(fā)明應(yīng)用中使用的典型ALD包括每個周期大約0.3埃至0.4埃的淀積率。然而，將會了解到本發(fā)明可利用具有與每個周期大約0.3埃至0.4埃不同的淀積率的ALD。因為在NMOS器件中使用的含金屬層較薄，因此它可以是不連續(xù)的，仍適合于本發(fā)明的特定應(yīng)用。
在一些特定形態(tài)中，含金屬材料包含鈦、鉿、鉭或鎢。示例含金屬材料包括/基本上包括/由以下部分組成鈦、鉿、鉭和鎢元素中的一種或多種和/或鈦、鉿、鉭或鎢中的一種或多種組成的氮化物和硅化物中的一個或多個。在某些形態(tài)中，可以期望含金屬材料包括/基本上包括/由以下部分組成氮化鉭、氮化鎢、氮化鉿和氮化鈦中的一個或多個。
在特定應(yīng)用中，在介質(zhì)材料和摻雜硼的多晶硅之間使用含金屬材料可以減少甚至可阻止硼向外擴散進介質(zhì)材料。此外，可選擇特定的含金屬材料(例如帶有適當?shù)?、由氮化鈦和氮化鎢組成的含金屬材料)，這樣，含金屬材料和p-型硅的功函數(shù)之間的相似性導(dǎo)致一個可忽略的PMOS器件臨界電壓的變化。另外，在高k介質(zhì)和多晶硅材料之間使用這種含金屬材料可減少甚至可防止硅酸鹽界面層的形成，因為若硅直接與介質(zhì)材料接觸，就會產(chǎn)生該硅酸鹽。
盡管在PMOS柵極中使用帶有與p-型摻雜硅相似功函數(shù)的含金屬材料可能是最好的，但是這種含金屬材料的功函數(shù)在NMOS柵極中可能有問題。例如，氮化鈦是一種含金屬材料，其功函數(shù)與p-型摻雜硅的功函數(shù)相似，并且相對于缺少氮化鈦的柵極而言，較厚的氮化鈦層將使NMOS臨界電壓產(chǎn)生將近1伏的變化。通過在NMOS柵極中使用一種功函數(shù)與在PMOS柵極中使用的含金屬材料的功函數(shù)不同的含金屬材料可以避免這個問題。然而，可能是n-型硅的適當替代品的功函數(shù)較低的金屬在高溫時往往不穩(wěn)定。因此，這種金屬不適于半導(dǎo)體器件制作期間典型的熱處理狀態(tài)。
本發(fā)明的一個形態(tài)是在NMOS器件內(nèi)使用非常薄的含金屬材料阻擋層(幾個單原子層或更薄)，并且其中含金屬材料的功函數(shù)實質(zhì)上不同于n-型硅的功函數(shù)。含金屬材料被放置于硅與介質(zhì)材料(如氧化鋁這樣的高k介質(zhì))之間。含金屬材料最好足夠薄，以避免n-型硅和含金屬材料的組合功函數(shù)完全占優(yōu)勢；但是又充分厚，以緩和甚至阻止硅與介質(zhì)材料之間的反應(yīng)。通過緩和硅與介質(zhì)材料之間的反應(yīng)，可以避免現(xiàn)有技術(shù)水平下、在硅和高k介質(zhì)材料的界面處截獲電荷的問題，這可使NMOS器件的臨界電壓更可控。
可采用任何適當?shù)姆椒?包括如原子層淀積(ALD)和/或化學(xué)汽相淀積(CVD))形成在NMOS器件中使用的薄含金屬材料阻擋層。原子層淀積可能是最好的，因為這樣可以對含金屬材料的厚度和均勻性實施更好的控制，而且可緩和甚至阻止對表面以下的介質(zhì)的損害以及表面以下的介質(zhì)與含金屬材料進行直接物理接觸時所發(fā)生的相互作用。
通常含金屬材料直接在介質(zhì)材料上形成。用語“直接在......上”意指如果含金屬材料是通過CVD形成的，則含金屬材料是與介質(zhì)材料通過物理接觸而形成的；或者如果過程是ALD，則在含金屬材料的形成過程中使用的層是在與介質(zhì)材料進行物理接觸時沉積形成的。在某些實施形態(tài)中，在形成含金屬材料塊之前就可在介質(zhì)材料塊上形成界面層，并且含金屬材料可在界面層上形成。界面層可包括如氮化物(例如氮化硅或氮化鉿)。例如，可以通過對特定介質(zhì)材料進行表面氮化處理來形成氮化物。
可通過任何適當?shù)姆椒?包括如化學(xué)汽相淀積)在含金屬材料上形成硅。增強導(dǎo)電性的摻雜物可于淀積期間在硅內(nèi)形成或者是在淀積后與適當?shù)淖⑷胛镆黄鹦纬伞?br> 硅直接在含金屬材料上形成(術(shù)語“直接在......上”表示如果過程是化學(xué)汽相淀積，則硅是與含金屬材料進行物理接觸而形成的。)可以使硅和含金屬材料發(fā)生反應(yīng)，以此形成含金屬和硅的合成材料，例如包含鈦、氮和硅的材料(TiNxSiy，其中x和y均大于0)；包含鉿、氮和硅的材料；包含鎢、氮和硅的材料；或者包含鉭、氮和硅的材料。如果合成材料包含鈦、氮和硅，則這種材料的功函數(shù)介于硅化鈦和氮化鈦的功函數(shù)之間。文獻資料表明硅化鈦和氮化鈦的功函數(shù)范圍分別是3.67-4.25電子伏特和4.83-4.95電子伏特。
圖1顯示的是高頻電容/電壓數(shù)據(jù)，表示通過原子層淀積形成的氮化鈦阻擋層的厚度對平帶電壓(Vfb)的影響。厚度為100埃的氮化鈦阻擋層展示了成塊氮化鈦的功函數(shù)并且在閃光(flash)晶體管試驗中被證明是與PMOS臨界電壓相匹配的。氮化鈦薄膜變薄至15個ALD周期(估計約為5埃至7埃厚)，可將Vfb改變負300毫伏。另外，Vfb可能隨著氮化鈦阻擋層的進一步變薄而改變。圖1的數(shù)據(jù)表明相對于在氧化鋁上使用氮化鈦，原子層淀積氮化鈦的5個周期并無明顯的影響。事實上，由3個周期形成的氮化鈦和由5個周期形成的氮化鈦的電容/電壓曲線與不帶居間氮化鈦阻擋層而是直接在氧化鋁上形成的多晶硅柵的電容/電壓曲線是完全一樣的。延伸開的電容/電壓曲線表示界面狀態(tài)的增加。這與累積電容的減少一起支持了在不存在氮化鈦的條件下或者在由5個或更少ALD周期(所示的ALD周期與氮化鈦每個周期約0.3-0.4埃的增長率相對應(yīng))形成的氮化硅存在的條件下界面硅酸鹽層的形成。
將參考圖2-7對本發(fā)明的一個示范形態(tài)進行描述。先看圖2，所示的半導(dǎo)體結(jié)構(gòu)10包括第一斷片12和第二斷片14。斷片12和14分別與NMOS區(qū)域和PMOS區(qū)域相對應(yīng)，并且可以一起包含到CMOS結(jié)構(gòu)內(nèi)。
結(jié)構(gòu)10包括襯底16，所述襯底16在NMOS區(qū)域12為p-型摻雜、在PMOS區(qū)域14為n-型摻雜。襯底16例如可包括單晶硅。為了對后續(xù)的權(quán)利要求的解釋有所幫助，術(shù)語“半導(dǎo)體的襯底”和“半導(dǎo)體襯底”的定義為包含半導(dǎo)體材料的任何結(jié)構(gòu)，包括(但不限于)成塊半導(dǎo)體材料，如半導(dǎo)體晶圓(單一或其上包含有其它材料的組合)；還包括半導(dǎo)體材料層(單一或包含有其它材料的組合)。術(shù)語“襯底”指任何支撐結(jié)構(gòu)，包括(但不限于)上述的半導(dǎo)體襯底。
介質(zhì)材料18在襯底16上延續(xù)。如圖所示，介質(zhì)材料18包括一對獨立層，下面的薄層20直接在襯底16的上表面形成，上面的厚層22在薄層20上形成。薄層20可包括如二氧化硅，并且在特定的應(yīng)用中薄層20可與在單晶體襯底16上表面形成的自然氧化物相對應(yīng)。介質(zhì)材料22可對應(yīng)于任何適當?shù)慕橘|(zhì)材料，包括如高k介質(zhì)材料。例如，層22可包括一種或多種氧化物和/或一種或多種硅酸鹽。在特定的應(yīng)用中，層22將包括鉭、鉿和鋁中的一種或多種。例如，層可包括鉭的氧化物(如Ta2O5)、鋁的氧化物(Al2O3)、氧化鉿和/或硅酸鉿；在某些應(yīng)用中，層可包括多層不同材料(如Al2O3/HfO2等)。例如，多層可以是納米疊層(nanolaminates)。盡管所示的介質(zhì)材料18包括兩個獨立層，但是還要了解材料可包括單層或者可包括不止兩個獨立層。在特定的處理中，可省略二氧化硅層20，并且可將高k介質(zhì)材料用作介質(zhì)層18的實體。在其它形態(tài)中，整個介質(zhì)材料可以是除高k材料以外的材料，如二氧化硅。
含金屬材料層24在介質(zhì)材料22上方形成，在所示的實施例中含金屬材料層24實際上對著介質(zhì)材料22形成，或者換句話說，含金屬材料層24直接在介質(zhì)材料22上形成。含金屬層24可被稱為厚含金屬層或第一含金屬層，以此將層24與隨后形成的含金屬層區(qū)別開來?？赏ㄟ^任何適當?shù)姆椒?包括如化學(xué)汽相淀積)形成含金屬層24。層24的金屬可包括如鈦、鉭、鎢或鉿。在一些特定形態(tài)中，層24可包括/基本上包括/由以下部分組成鈦、鉭、鎢或鉿元素中的一種或多種；或者層24可包括/基本上包括/由以下部分組成鈦、鉭、鎢或鉿中的一種或多種的氮化物和/或硅化物。所形成的層24的厚度大于20埃，并且通常其厚度大于100埃，比如大于或等于150埃。
參見圖3，對層24進行圖案處理，使層24的材料位于PMOS區(qū)域14上而不是位于NMOS區(qū)域12上。對層24的圖案處理使該層的材料形成塊(block)。這種圖案處理可通過如下方法完成通過光刻加工在層24上形成經(jīng)圖案化的光刻膠掩模(圖中未示出)，對層24實施適當?shù)奈g刻以此將圖案從掩模轉(zhuǎn)移到材料層，然后剝?nèi)ス饪棠z掩模。圖2和圖3所示的過程只是可用來在PMOS區(qū)域14上而不是在NMOS區(qū)域12上形成含金屬材料塊(圖3中保留了層24的部分)的若干方法中的一種。
參見圖4，疊層30、32、34和36在NMOS區(qū)域12和PMOS區(qū)域14上形成。層30包括含金屬材料，并且其厚度小于或等于約20埃。層30可稱為第二含金屬層，以此將該層和第一含金屬層24區(qū)分開來。在所示的本發(fā)明的實施例中，在NMOS區(qū)域12上，層30實際上對著介質(zhì)材料22形成，在PMOS區(qū)域14上，層30實際上對著第一含金屬層24形成。例如可以通過原子層淀積形成含金屬層30，并且其形成厚度可小于或等于約15埃，在一些特定形態(tài)中，該形成厚度可小于或等于約10埃；或者，所形成的層可以是小于或等于約50個ALD周期，或者小于或等于約30個ALD周期。第二含金屬層30可具有與第一含金屬層24相同或不同的成分。含金屬層30可主要包括氮化鈦(即，按重量計算，含金屬層30中超過50％可能是氮化鈦)。另外，含金屬層30可主要包括氮化鉭、氮化鎢或氮化鉿。在一些特定形態(tài)中，層30可包括/由或基本上由一些部分組成鈦、鉭、鎢和鉿元素中的一種或多種；以及，層30可包括/基本上包括/由以下部分組成鈦、鉭、鎢和鉿中的一種或多種的氮化物和/或硅化物。
層32包括/基本上包括/由以下部分組成經(jīng)導(dǎo)電摻雜的硅(如導(dǎo)電摻雜非晶形硅或?qū)щ姄诫s多晶硅)。在所示出的本發(fā)明的形態(tài)中，含硅層32實際上與含金屬層30相對而置。此外，在所示出的本發(fā)明的實施形態(tài)中，相同的經(jīng)導(dǎo)電摻雜的硅層在NMOS區(qū)域和PMOS區(qū)域上延續(xù)。因此，如果導(dǎo)電摻雜層32主要是n-型摻雜，則這種材料被用于NMOS區(qū)域和PMOS區(qū)域。還將了解到本發(fā)明可包含其它實施形態(tài)(圖中未示出)，其中相對于NMOS區(qū)域，PMOS區(qū)域可使用不同的導(dǎo)電摻雜材料，或者MMOS區(qū)域和PMOS區(qū)域中的一個省略經(jīng)導(dǎo)電摻雜的硅材料。然而，所示的本發(fā)明的實施形態(tài)可以被優(yōu)選，因為若相同的經(jīng)導(dǎo)電摻雜的硅在整個襯底的NMOS區(qū)域和PMOS區(qū)域上形成，該形態(tài)可簡化加工工序。
層34可包含如金屬和/或金屬合金；在一些特定形態(tài)中，層34將包含鎢。
層36可包含一個電絕緣蓋(如氮化硅)。
參見圖5，對層30、32、34和36進行圖案化處理，以此分別在NMOS區(qū)域12和PMOS區(qū)域14上形成柵疊層40和42。疊層40和42的經(jīng)圖案化的材料可分別稱為第一材料和第二材料，以此區(qū)分特定疊層內(nèi)的材料。例如，可將經(jīng)圖案化的硅層32稱為疊層40內(nèi)的第一硅材料和疊層42內(nèi)的第二硅材料。
疊層40和42之間顯著的差別是柵疊層40只帶有一個位于經(jīng)導(dǎo)電摻雜的硅層32和介質(zhì)材料22之間的薄層含金屬材料30，而柵疊層42除了帶有一個薄層含金屬材料30之外還帶有一個位于經(jīng)導(dǎo)電摻雜的硅層32和介質(zhì)材料之間的厚層含金屬材料24。
柵疊層42內(nèi)位于經(jīng)導(dǎo)電摻雜的硅層32和介質(zhì)材料22之間的含金屬材料最好足夠厚，這樣?xùn)暖B層42的功函數(shù)與單純形式的含金屬材料的功函數(shù)相當。相反，柵疊層40內(nèi)的含金屬材料最好足夠薄，這樣疊層40的功函數(shù)不等于單純形式的含金屬材料的功函數(shù)，而是被經(jīng)導(dǎo)電摻雜的硅層32所調(diào)制。然而，含金屬材料層30最好足夠厚，這樣疊層40的功函數(shù)也不等于單純形式的經(jīng)導(dǎo)電摻雜的硅層32的功函數(shù)，而是介于單純形式的含金屬材料和單純形式的經(jīng)導(dǎo)電摻雜的硅的功函數(shù)之間。在一些特定形態(tài)中，相對于以單純形式出現(xiàn)的經(jīng)導(dǎo)電摻雜的硅和含金屬材料的功函數(shù)，在NMOS疊層40內(nèi)合并的經(jīng)導(dǎo)電摻雜的硅層32和含金屬材料層30的功函數(shù)被改變，并且比起單純形式的含金屬材料的功函數(shù)至少改變了50毫伏。
在NMOS柵疊層40的功函數(shù)包括了來自經(jīng)導(dǎo)電摻雜的硅層32的影響的應(yīng)用中，材料32的多數(shù)摻雜類型一般為n-型。
由于PMOS柵疊層42的功函數(shù)事實上是含金屬材料24的功函數(shù)，所以對于柵疊層的功函數(shù)，硅層32的導(dǎo)電型摻雜是無關(guān)的。因此，對層32來說，PMOS柵疊層42既可包含n-型硅也可包含p-型硅。然而，最好柵疊層利用n-型硅作為疊層42的硅。接著，如圖4所示的加工過程，疊層42的硅可與疊層40的硅在單個步驟中一起形成。
柵疊層40由層30、32、34和36形成，可認為是將這些層的材料加入NMOS柵疊層而形成的。同樣地，柵疊層42由層24、30、32、34和36形成，可認為是將這些層的材料加入PMOS柵疊層而形成的。
在本發(fā)明的特定實施形態(tài)中，可將柵疊層40和42下的區(qū)域分別稱為NMOS柵區(qū)和PMOS柵區(qū)。此外，可將柵疊層40和42下的介質(zhì)材料20和22視為本發(fā)明特定實施形態(tài)中的柵介質(zhì)層。
與含金屬層30接觸的層32的硅可以和本發(fā)明各實施形態(tài)中的含金屬材料發(fā)生反應(yīng)，以此在硅和含金屬材料的界面處形成包含有金屬、硅且可能還有氮的合成物。這種合成物的功函數(shù)介于金屬硅化物和含金屬材料的功函數(shù)之間，并且在NMOS柵極40的場合，這種功函數(shù)最終可影響柵疊層的總功函數(shù)。
參見圖6，側(cè)壁隔層46和48分別沿柵疊層的兩個側(cè)壁形成。隔層46和48可包括任何適當?shù)慕^緣材料(包括如氮化硅和二氧化硅中的一種或兩種)，并且可在材料的各向異性蝕刻過程之后通過適當?shù)牟牧系矸e來形成。
N-型源/漏區(qū)50在襯底16內(nèi)靠近柵疊層40處形成，從而完成NMOS晶體管器件的形成；p-型源/漏區(qū)52在襯底16內(nèi)靠近柵疊層42處形成，從而完成PMOS晶體管器件的形成。源/漏區(qū)50和52可通過任何適當?shù)姆绞叫纬?包括如發(fā)生在側(cè)壁隔層46和48形成前和/或后的各種注入)。
盡管對圖2至圖6加工過程的描述以NMOS晶體管和PMOS晶體管的形成(即CMOS結(jié)構(gòu)的形成)為參照進行，但是將會了解到本發(fā)明的各個實施形態(tài)也適用于單個晶體管的形成。例如，圖6所示類型的NMOS晶體管可單獨形成，以包含到各種電路器件內(nèi)。
上述的形成NMOS晶體管器件的加工過程可用于其它器件(包括如電容器)的形成。這一點可參見圖7來說明，圖7顯示了包含DRAM單元102的結(jié)構(gòu)100。DRAM單元包含具有與電容器結(jié)構(gòu)106以及位線130電連接的源/漏區(qū)107的晶體管結(jié)構(gòu)104。
晶體管結(jié)構(gòu)104以NMOS結(jié)構(gòu)示出。因此，源/漏區(qū)107是n-型摻雜區(qū)域。源/漏區(qū)延續(xù)進p-型襯底108。襯底108可包括任何適當?shù)慕Y(jié)構(gòu)(包括如單晶硅)。晶體管器件104還包括一個導(dǎo)電柵110，該導(dǎo)電柵110與襯底108之間被柵介質(zhì)112隔開。柵介質(zhì)112可包含任何適當?shù)牟牧?包括如二氧化硅和/或高k介質(zhì)材料)。導(dǎo)電柵材料110可包含任何適當?shù)牟牧匣蜻@些材料的組合。在一些特定實施形態(tài)中，圖7的NMOS晶體管器件將與圖6所示的NMOS器件相對應(yīng)，因此柵極110將包含層30、32和34。在其它實施形態(tài)中，柵極110可包含傳統(tǒng)結(jié)構(gòu)。
絕緣蓋114在導(dǎo)電柵材料110上形成，絕緣的側(cè)壁隔層116沿導(dǎo)電柵材料的側(cè)壁形成。蓋114和隔層116可包含任何適當?shù)牟牧?例如包括二氧化硅和氮化硅中的一種或兩種)。
電絕緣材料118在晶體管器件104上方及周圍延續(xù)。絕緣材料118可包括一種或多種適當?shù)牟牧?例如包括硼磷酸鹽玻璃(BPSG))。
有一個通路穿過材料118延伸到源/漏區(qū)107中的一個。導(dǎo)電基座120位于通路內(nèi)，并且與源/漏區(qū)電連接。導(dǎo)電基座可包含任何適當?shù)膶?dǎo)電材料(例如包括經(jīng)導(dǎo)電摻雜的硅、金屬和/或金屬化合物)。
電容器結(jié)構(gòu)106也在絕緣材料118中的通路內(nèi)延續(xù)，并且與導(dǎo)電基座120電連接。電容器結(jié)構(gòu)106包含存儲節(jié)點122、介質(zhì)材料124和含金屬材料126。
存儲節(jié)點122可包含任何適當?shù)膶?dǎo)電材料，例如包括凸凹不平的經(jīng)導(dǎo)電摻雜的硅(例如半球狀顆粒硅)。
介質(zhì)材料124可包括任何適當?shù)牟牧?，例如包括高k介質(zhì)材料(例如上述的、用于圖2的介質(zhì)區(qū)域18的高k材料)和/或二氧化硅、和/或二氧化硅與氮化硅的結(jié)合物。在一些特定實施形態(tài)中，介質(zhì)材料124可包含氧化鋁和二氧化硅，并且二氧化硅是位于存儲節(jié)點122的經(jīng)導(dǎo)電摻雜的硅和氧化鋁之間的一個薄層(圖中未示出)。
含金屬材料126可包括與前述用于含金屬材料層30相同的組成，并且含金屬材料126可通過例如ALD或CVD形成。
電容器電極128例如可包含經(jīng)導(dǎo)電摻雜的硅，并且它既可以是p-型摻雜也可以是n-型摻雜。含金屬材料126薄層與電容極板128的經(jīng)導(dǎo)電摻雜的硅一起使用的好處是可使得包含材料126和128的疊層的功函數(shù)可控且可操作。
盡管所示的含金屬材料126位于介質(zhì)材料124和第二電容器電極128之間，但是將會了解到含金屬材料可代之以和/或另外又在介質(zhì)材料和電容器存儲節(jié)點122之間形成。
含有依照本發(fā)明方法形成的凸凹不平的半導(dǎo)體材料的電路器件可用于許多系統(tǒng)(例如包括計算機系統(tǒng)和其它電子系統(tǒng))。
圖8通過舉例的方式(但不是以限制的方式)示出本發(fā)明一個實施形態(tài)的計算機系統(tǒng)400。計算機系統(tǒng)400包含監(jiān)視器401或其它的通信輸出器件、鍵盤402或其它通信輸入器件以及主板404。主板404上載有微處理器406或其它數(shù)據(jù)處理部件，以及至少一個存儲器件408。存儲器件408可包括本發(fā)明的上述各個形態(tài)(例如包括一個或多個晶體管器件、CMOS結(jié)構(gòu)、電容器結(jié)構(gòu)和DRAM單元)。存儲器件408可包含存儲單元陣列，這樣的陣列可與尋址電路連接，用于訪問陣列中各存儲單元。另外，存儲單元陣列可連接到讀出電路，以從存儲單元讀取數(shù)據(jù)。尋址電路和讀出電路可用來在存儲器件408和處理器406之間傳遞信息。這在圖9所示的主板404的框圖中說明。在這種框圖中，尋址電路標示為410，讀出電路標示為412。
在本發(fā)明的一些特定實施形態(tài)中，存儲器件408可與一個存儲模塊相對應(yīng)。例如，單列直插式內(nèi)存組件(SIMM)和雙列直插式內(nèi)存組件(DIMM)可在基于本發(fā)明講述內(nèi)容的實現(xiàn)方式中使用。該存儲器件可結(jié)合到能提供從器件的存儲單元讀取和寫入數(shù)據(jù)的不同方法的多種設(shè)計的任何一種中。一種方法是頁式操作。DRAM中的頁式操作由這樣的方法確定對存儲單元陣列進行行訪問并對陣列的不同列進行隨機訪問。當某列被訪問時，在行和列交叉點存儲的數(shù)據(jù)即可被讀取并輸出。
一個可選的器件類型是擴充數(shù)據(jù)輸出(EDO)存儲器，該EDO存儲器讓存儲在存儲陣列地址的數(shù)據(jù)在被尋址列關(guān)閉后可供輸出。通過允許較短的存取信號，這個存儲器可在不減少存儲器輸出數(shù)據(jù)占用存儲總線時間的條件下提高一些通信速度。其它可選的器件類型包括SDRAM、DDR SDRAM、SLDRAM、VRAM和直接RARAM，以及其它如SRAM或快閃存儲器。
圖10是說明本發(fā)明一個示范性電子系統(tǒng)700的各實施例的高級組織(high-level organization)的簡化框圖。系統(tǒng)700可與比如一個計算機系統(tǒng)、一個處理控制系統(tǒng)或任何其它使用處理器和相關(guān)存儲器的系統(tǒng)相對應(yīng)。電子系統(tǒng)700具有功能元件，包括處理器或運算/邏輯部件(ALU)702、控制部件704、存儲設(shè)備706和輸入/輸出(I/O)設(shè)備708。通常，電子系統(tǒng)700將帶有一組本機指令，指定由處理器702對數(shù)據(jù)實施的操作以及在處理器702、存儲設(shè)備706和輸入/輸出設(shè)備708之間的其它互動。通過連續(xù)循環(huán)從存儲器件706取出指令并執(zhí)行的一組操作，控制部件704調(diào)整處理器702、存儲器706和輸入/輸出器件708的所有操作。在各種實施形態(tài)中，存儲設(shè)備706包括(但不限于)隨機存取存儲(RAM)器件、只讀存儲(ROM)器件以及外圍設(shè)備(如軟盤驅(qū)動器和光盤驅(qū)動器)。本領(lǐng)域普通的技術(shù)人員在閱讀和理解了本公開內(nèi)容后將會了解到任何所描述的電器件都能包含基于本發(fā)明各實施形態(tài)的元件而制造。
圖11是本發(fā)明一個示范性電子系統(tǒng)800的各種實施例的高級組織的簡化框圖。系統(tǒng)800包括由存儲單元804陣列形成的存儲器件802、地址解碼器806、行存取電路808、列存取電路810、用于控制操作的讀/寫控制電路812和輸入/輸出電路814。存儲器件802還包括電源電路816和傳感器820(如電流傳感器，用于確定一個存儲單元是處于低臨界導(dǎo)電狀態(tài)還是處于高臨界非導(dǎo)電狀態(tài))。所描述的電源電路816包括供電電路880、用于提供基準電壓的電路882、用于提供帶脈沖的第一字線的電路884、用于提供帶脈沖的第二字線的電路886，用于提供帶脈沖的位線的電路888。系統(tǒng)800還包括處理器822或用于存儲器存取的存儲控制器。
存儲器件802從處理器822并經(jīng)由接線或鍍金屬線接收控制信號824。存儲器件802被用來存儲通過輸入/輸出線存取的數(shù)據(jù)。本領(lǐng)域的技術(shù)人員將會理解可設(shè)置另外的電路和控制信號，且存儲器件802已被簡化，以有助于將注意點集中到本發(fā)明上。處理器822或存儲器件802中的至少一個可包含本公開中已描述的類型的DRAM單元、CMOS以及電容器或晶體管。
本公開所描述的各種系統(tǒng)用以為本發(fā)明的電路和結(jié)構(gòu)的各種應(yīng)用提供一般的了解，并不作為是對本發(fā)明所有要素和使用存儲單元的電子系統(tǒng)的特征的完整描述。本領(lǐng)域普通的技術(shù)人員將理解為了減少處理器和存儲器件之間的通信時間，可在單獨封裝的處理單元甚至在單個半導(dǎo)體芯片上制作各種電子系統(tǒng)。
存儲單元的應(yīng)用可包括在存儲模塊、設(shè)備驅(qū)動器、功率模塊、通信調(diào)制解調(diào)器、處理器模塊和專用模塊中使用的電子系統(tǒng)，并可包括多層、多片模塊。這樣的電路還可包括多種電子系統(tǒng)(如時鐘、電視、移動電話、個人電腦、汽車、工業(yè)控制系統(tǒng)、飛行器等等)的子部件。
權(quán)利要求書(按照條約第19條的修改)1-30(刪除)31.一種形成PMOS器件和NMOS器件的方法，包括設(shè)置包含PMOS柵區(qū)和NMOS柵區(qū)的襯底；在所述襯底的PMOS和NMOS柵區(qū)上形成柵介質(zhì)層；在所述PMOS柵區(qū)上而不在NMOS柵區(qū)上形成厚層含金屬材料，該厚層含金屬材料形成為大于20埃的厚度；在所述PMOS和NMOS柵區(qū)上形成薄層含金屬材料，該薄層含金屬材料形成為小于或等于約20埃的厚度，并且形成在所述PMOS柵區(qū)上的所述厚層含金屬材料之上；在所述薄層含金屬材料上形成經(jīng)導(dǎo)電摻雜的硅層，該硅層在整個PMOS和NMOS柵區(qū)上延續(xù)；將所述厚層含金屬材料、薄層含金屬材料和經(jīng)導(dǎo)電摻雜的硅包含到所述PMOS柵區(qū)上的PMOS晶體管柵疊層中；以及將所述薄層含金屬材料和經(jīng)導(dǎo)電摻雜的硅包含到所述NMOS柵區(qū)上的NMOS晶體管柵疊層中。
32.如權(quán)利要求31所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
33.如權(quán)利要求31所述的方法，其中，所述柵介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
34.如權(quán)利要求31所述的方法，其中，所述柵介質(zhì)層包含二氧化硅上的氧化鋁。
35.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料包括氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
36.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
37.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料中的金屬主要包括鈦、鉭、鎢和鉿中的一種或多種。
38.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料的厚度小于或等于約15埃。
39.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料的厚度小于或等于約10埃。
40-68(刪除)69.一種CMOS，包括襯底上的介質(zhì)層；所述介質(zhì)層上的PMOS柵極和NMOS柵極；所述介質(zhì)層上的所述PMOS柵極內(nèi)的第一含金屬材料，所述第一含金屬材料具有大于20埃的厚度；所述介質(zhì)層上的所述NMOS柵極內(nèi)的第二含金屬材料，所述第二含金屬材料具有小于或等于約20埃的厚度；所述第一含金屬材料上的所述PMOS柵極內(nèi)的第一n-型摻雜硅層；以及所述第二含金屬材料上的所述NMOS柵極內(nèi)的第二n-型摻雜硅層。
70.如權(quán)利要求69所述的CMOS，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
71.如權(quán)利要求69所述的CMOS，其中，所述介質(zhì)層包括氧化鋁。
72.如權(quán)利要求71所述的CMOS，其中，所述第一和第二含金屬材料實際上對著所述氧化鋁。
73.如權(quán)利要求69所述的CMOS，其中，所述第一和第二含金屬材料具有彼此相同的成分。
74.如權(quán)利要求73所述的CMOS，其中，所述第一和第二含金屬材料主要包括氮化鈦、氮化鉭、氮化鎢和氮化鉿中的一種或多種。
75.如權(quán)利要求73所述的CMOS，其中，所述第一和第二含金屬材料主要包括硅化鈦、硅化鉭、硅化鎢和硅化鉿中的一種或多種。
76.如權(quán)利要求69所述的CMOS，其中，所述第二含金屬材料的厚度為小于或等于約15埃。
77.如權(quán)利要求69所述的CMOS，其中，所述第二含金屬材料的厚度為小于或等于約10埃。
78.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約100埃。
79.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約150埃。
80.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約150埃，且其中，所述第二含金屬材料的厚度小于或等于約15埃。
81.一個包括權(quán)利要求69所述的CMOS的電子系統(tǒng)。
82-94(刪除)
權(quán)利要求
1.一種形成電路器件的方法，包括在襯底上形成介質(zhì)層；直接在所述介質(zhì)層上形成含金屬材料，所述含金屬材料形成為不超過20埃的厚度；以及直接在所述含金屬材料上形成經(jīng)導(dǎo)電摻雜的硅。
2.如權(quán)利要求1所述的方法，其中，經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
3.如權(quán)利要求1所述的方法，其中，經(jīng)導(dǎo)電摻雜的硅是n-型摻雜；其中，相對于單純形式的所述經(jīng)導(dǎo)電摻雜的硅和所述含金屬材料的功函數(shù)，所述經(jīng)導(dǎo)電摻雜的硅層和所述含金屬材料層的合并功函數(shù)被改變，并且比單純形式的含金屬材料的功函數(shù)改變至少50毫伏。
4.如權(quán)利要求1所述的方法，其中所述電路器件為電容器結(jié)構(gòu)；所述襯底包含電容器的第一電節(jié)點；以及所述經(jīng)導(dǎo)電摻雜的硅包含第二電節(jié)點，所述第二電節(jié)點與所述第一電節(jié)點之間至少被介質(zhì)材料隔開。
5.如權(quán)利要求1所述的方法，其中所述電路器件是晶體管；所述介質(zhì)包括柵介質(zhì)；以及所述經(jīng)導(dǎo)電摻雜的硅包含柵極。
6.如權(quán)利要求1所述的方法，其中，形成所述經(jīng)導(dǎo)電摻雜的硅的步驟包括在所述含金屬材料上淀積硅，其中，在含金屬材料和硅的界面上形成由硅和含金屬材料中的金屬的合成物。
7.如權(quán)利要求1所述的方法，其中，所述介質(zhì)層包括高k介質(zhì)材料。
8.如權(quán)利要求1所述的方法，其中，所述介質(zhì)層包括鉭、鉿和鋁中的一種或多種。
9.如權(quán)利要求1所述的方法，其中，所述含金屬材料包括氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
10.如權(quán)利要求1所述的方法，其中，所述含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
11.如權(quán)利要求1所述的方法，其中，所述含金屬材料中的金屬包括鈦、鎢、鉿和鉭中的一種或多種。
12.如權(quán)利要求1所述的方法，其中，所述含金屬材料中的金屬基本上由鈦、鎢、鉿和鉭中的一種或多種組成。
13.如權(quán)利要求1所述的方法，其中，所述含金屬材料中的金屬由鈦、鎢、鉿和鉭中的一種或多種組成。
14.如權(quán)利要求1所述的方法，其中，所述含金屬材料厚度小于或約等于約15埃。
15.如權(quán)利要求1所述的方法，其中，所述含金屬材料的厚度小于或等于約10埃。
16.一種形成晶體管器件的方法，包括在襯底上形成柵介質(zhì)層；在所述介質(zhì)層上形成含金屬材料，所述含金屬材料以帶有不超過70個ALD周期形成；在所述含金屬材料上形成經(jīng)導(dǎo)電摻雜的硅；對所述含金屬材料和所述經(jīng)導(dǎo)電摻雜的硅進行圖案化處理而形成柵疊層；以及在靠近所述柵疊層處設(shè)置源/漏區(qū)。
17.如權(quán)利要求16所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
18.如權(quán)利要求16所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅為n-型摻雜，并且其中，相對于單純形式的經(jīng)導(dǎo)電摻雜的硅和含金屬材料的功函數(shù)，經(jīng)導(dǎo)電摻雜的硅層和含金屬材料層的合并功函數(shù)被改變，且比單純形成的含金屬材料的功函數(shù)改變至少50毫伏。
19.如權(quán)利要求16所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅之形成包含在含金屬材料上淀積硅，并且其中，在含金屬材料和硅的界面上形成含有硅和含金屬材料中的金屬的合成物。
20.如權(quán)利要求16所述的方法，其中，所述介質(zhì)層包含高k介質(zhì)材料。
21.如權(quán)利要求16所述的方法，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
22.如權(quán)利要求16所述的方法，其中，所述含金屬材料包括氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
23.如權(quán)利要求16所述的方法，其中，所述含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
24.如權(quán)利要求16所述的方法，其中，所述含金屬材料中的金屬主要包含鈦。
25.如權(quán)利要求16所述的方法，其中，所述含金屬材料中的金屬主要包含鉭。
26.如權(quán)利要求16所述的方法，其中，所述含金屬材料中的金屬主要包含鉿。
27.如權(quán)利要求16所述的方法，其中，所述含金屬材料中的金屬主要包含鎢。
28.如權(quán)利要求16所述的方法，其中，所述含金屬材料厚度小于或等于約20埃。
29.如權(quán)利要求16所述的方法，其中，所述含金屬材料厚度小于或等于約15埃。
30.如權(quán)利要求16所述的方法，其中，所述含金屬材料厚度小于或等于約10埃。
31.一種形成PMOS器件和NMOS器件的方法，包括設(shè)置包含PMOS柵區(qū)和NMOS柵區(qū)的襯底；在所述襯底的PMOS和NMOS柵區(qū)上形成柵介質(zhì)層；在所述PMOS柵區(qū)上而不在NMOS柵區(qū)上形成厚層含金屬材料，該厚層含金屬材料形成為大于20埃的厚度；在所述PMOS和NMOS柵區(qū)上形成薄層含金屬材料，該薄層含金屬材料形成為小于或等于約20埃的厚度，并且形成在所述PMOS柵區(qū)上的所述厚層含金屬材料之上；在所述薄層含金屬材料上形成經(jīng)導(dǎo)電摻雜的硅層，該硅層在整個PMOS和NMOS柵區(qū)上延續(xù)；將所述厚層含金屬材料、薄層含金屬材料和經(jīng)導(dǎo)電摻雜的硅包含到所述PMOS柵區(qū)上的PMOS晶體管柵疊層中；以及將所述薄層含金屬材料和經(jīng)導(dǎo)電摻雜的硅包含到所述NMOS柵區(qū)上的NMOS晶體管柵疊層中。
32.如權(quán)利要求31所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
33.如權(quán)利要求31所述的方法，其中，所述柵介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
34.如權(quán)利要求31所述的方法，其中，所述柵介質(zhì)層包含二氧化硅上的氧化鋁。
35.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料包括氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
36.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
37.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料中的金屬主要包括鈦、鉭、鎢和鉿中的一種或多種。
38.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料的厚度小于或等于約15埃。
39.如權(quán)利要求31所述的方法，其中，所述薄層含金屬材料的厚度小于或等于約10埃。
40.一種形成電容器結(jié)構(gòu)的方法，包括在電容器存儲節(jié)點上形成介質(zhì)層；在所述介質(zhì)層上形成含金屬材料，該含金屬材料以少于或等于約70個ALD周期形成；以及在所述含金屬材料上形成經(jīng)導(dǎo)電摻雜的硅。
41.如權(quán)利要求40所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
42.如權(quán)利要求40所述的方法，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
43.如權(quán)利要求40所述的方法，其中，所述含金屬材料包含氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
44.如權(quán)利要求40所述的方法，其中，所述含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
45.如權(quán)利要求40所述的方法，其中，所述含金屬材料中的金屬主要包含鈦、鉭、鎢和鉿中的一種或多種。
46.如權(quán)利要求40所述的方法，其中，所述含金屬材料具有小于或等于約20埃的厚度。
47.如權(quán)利要求40所述的方法，其中，所述含金屬材料具有小于或等于約15埃的厚度。
48.如權(quán)利要求40所述的方法，其中，所述含金屬材料具有小于或等于約10埃的厚度。
49.一種形成電容器結(jié)構(gòu)的方法，包括形成包含經(jīng)導(dǎo)電摻雜的硅的電容器電極；以及在所述電容器電極和電容器介質(zhì)層之間設(shè)置含金屬材料，該含金屬材料具有不超過約20埃的厚度。
50.如權(quán)利要求49所述的方法，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
51.如權(quán)利要求49所述的方法，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
52.如權(quán)利要求49所述的方法，其中，所述介質(zhì)層包含氧化鋁。
53.如權(quán)利要求49所述的方法，其中，所述含金屬材料中的金屬主要包括鈦、鉭、鎢和鉿中的一種或多種。
54.如權(quán)利要求49所述的方法，其中，所述含金屬材料包括氮化鈦、氮化鉭、氮化鉿和氮化鎢中的一種或多種。
55.如權(quán)利要求49所述的方法，其中，所述含金屬材料包括硅化鈦、硅化鉭、硅化鉿和硅化鎢中的一種或多種。
56.如權(quán)利要求49所述的方法，其中，所述含金屬材料的厚度為小于或等于約15埃。
57.如權(quán)利要求49所述的方法，其中，所述含金屬材料厚度為小于或等于約10埃。
58.一種晶體管器件，包括襯底上的柵介質(zhì)層；所述柵介質(zhì)層上的柵疊層；以及靠近所述柵疊層的源/漏區(qū)，其中，所述柵疊層包括所述介質(zhì)層上的含金屬材料，該含金屬材料具有不超過約20埃的厚度；以及所述含金屬材料上的經(jīng)導(dǎo)電摻雜的硅層。
59.如權(quán)利要求58所述的晶體管器件，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
60.如權(quán)利要求58所述的晶體管器件，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
61.如權(quán)利要求58所述的晶體管器件，其中，所述介質(zhì)層包含氧化鋁。
62.如權(quán)利要求61所述的晶體管器件，其中，所述含金屬材料實際上對著所述氧化鋁。
63.如權(quán)利要求61所述的晶體管器件，其中，所述介質(zhì)層包括二氧化硅上的氧化鋁。
64.如權(quán)利要求58所述的晶體管器件，其中，所述含金屬材料中的金屬主要包括鈦、鎢、鉭和鉿中的一種或多種。
65.如權(quán)利要求58所述的晶體管器件，其中，所述含金屬材料主要包括氮化鈦、氮化鎢、氮化鉭和氮化鉿中的一種或多種。
66.如權(quán)利要求58所述的晶體管器件，其中，所述含金屬材料的厚度為小于或等于約15埃。
67.如權(quán)利要求58所述的晶體管器件，其中，所述含金屬材料的厚度為小于或等于約10埃。
68.一個包含權(quán)利要求58所述的晶體管器件的電子系統(tǒng)。
69.一種CMOS，包括襯底上的介質(zhì)層；所述介質(zhì)層上的PMOS柵極和NMOS柵極；所述介質(zhì)層上的所述PMOS柵極內(nèi)的第一含金屬材料，所述第一含金屬材料具有大于20埃的厚度；所述介質(zhì)層上的所述NMOS柵極內(nèi)的第二含金屬材料，所述第二含金屬材料具有小于或等于約20埃的厚度；所述第一含金屬材料上的所述PMOS柵極內(nèi)的第一n-型摻雜硅層；以及所述第二含金屬材料上的所述NMOS柵極內(nèi)的第二n-型摻雜硅層。
70.如權(quán)利要求69所述的CMOS，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
71.如權(quán)利要求69所述的CMOS，其中，所述介質(zhì)層包括氧化鋁。
72.如權(quán)利要求71所述的CMOS，其中，所述第一和第二含金屬材料實際上對著所述氧化鋁。
73.如權(quán)利要求69所述的CMOS，其中，所述第一和第二含金屬材料具有彼此相同的成分。
74.如權(quán)利要求73所述的CMOS，其中，所述第一和第二含金屬材料主要包括氮化鈦、氮化鉭、氮化鎢和氮化鉿中的一種或多種。
75.如權(quán)利要求73所述的CMOS，其中，所述第一和第二含金屬材料主要包括硅化鈦、硅化鉭、硅化鎢和硅化鉿中的一種或多種。
76.如權(quán)利要求69所述的CMOS，其中，所述第二含金屬材料的厚度為小于或等于約15埃。
77.如權(quán)利要求69所述的CMOS，其中，所述第二含金屬材料的厚度為小于或等于約10埃。
78.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約100埃。
79.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約150埃。
80.如權(quán)利要求69所述的CMOS，其中，所述第一含金屬材料的厚度為大于或等于約150埃，且其中，所述第二含金屬材料的厚度小于或等于約15埃。
81.一個包括權(quán)利要求69所述的CMOS的電子系統(tǒng)。
82.一種電容器結(jié)構(gòu)，包括第一電容器電極，該第一電容器電極包含經(jīng)導(dǎo)電摻雜的硅；鄰近所述第一電容器電極的介質(zhì)層；與所述第一電容器電極隔著所述介質(zhì)層的第二電容器電極；以及在所述第一電容器電極的經(jīng)導(dǎo)電摻雜的硅和所述介質(zhì)層之間的含金屬材料，所述含金屬材料具有小于或等于約20埃的厚度。
83.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述第二電容器電極是所述電容器的一個存儲節(jié)點。
84.如權(quán)利要求83所述的電容器結(jié)構(gòu)，其中，所述第二電容器電極包含凹凸不平的硅。
85.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述經(jīng)導(dǎo)電摻雜的硅大多為n-型摻雜。
86.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述介質(zhì)層包含鉭、鉿和鋁中的一種或多種。
87.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述介質(zhì)層包含氧化鋁。
88.如權(quán)利要求87所述的電容器結(jié)構(gòu)，其中，所述含金屬材料實際上對著所述氧化鋁。
89.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述含金屬材料主要包括氮化鈦、氮化鉭、氮化鎢和氮化鉿中的一種和多種。
90.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述含金屬材料主要包括硅化鈦、硅化鉭、硅化鎢和硅化鉿中的一種或多種。
91.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述含金屬材料的厚度小于或等于約15埃。
92.如權(quán)利要求82所述的電容器結(jié)構(gòu)，其中，所述含金屬材料的厚度小于或等于約10埃。
93.一個包含權(quán)利要求82所述的電容器結(jié)構(gòu)的DRAM。
94.一個包含權(quán)利要求93所述的DRAM的電子系統(tǒng)。
全文摘要
本發(fā)明包括形成電路器件的方法。厚度不超過20埃(或者說由不超過70個ALD周期形成的厚度)的含金屬材料在經(jīng)導(dǎo)電摻雜的硅和介質(zhì)層之間形成。經(jīng)導(dǎo)電摻雜的硅可以為n－型硅，介質(zhì)層可以為高k介質(zhì)材料。含金屬材料可直接在介質(zhì)層上形成，經(jīng)導(dǎo)電摻雜的硅可直接在含金屬材料上形成。電路器件可為電容器結(jié)構(gòu)或晶體管結(jié)構(gòu)。如果電路器件是晶體管結(jié)構(gòu)，則該電路器件可包含在CMOS組件內(nèi)。本發(fā)明的各種器件可被包含在存儲結(jié)構(gòu)內(nèi)，并且可被包含在電子系統(tǒng)中。
文檔編號H01L29/49GK1784769SQ200480012495
公開日2006年6月7日 申請日期2004年3月3日 優(yōu)先權(quán)日2003年3月12日
發(fā)明者D·M·埃皮奇, R·A·維默 申請人:微米技術(shù)有限公司