專(zhuān)利名稱(chēng)：雙極晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高頻雙極晶體管，它至少包括與發(fā)射極連接區(qū)域鄰接的發(fā)射極接觸、與基極連接區(qū)域鄰接的基極接觸、與集電極連接區(qū)域鄰接的集電極接觸，提供埋層作為集電極連接區(qū)域，所述埋層連接集電極接觸與集電極區(qū)。這種高頻雙極晶體管從US 5,773,350可知。
本發(fā)明還涉及一種制造高頻雙極晶體管的方法，其中，提供集電極連接區(qū)域、集電極區(qū)、至少位于集電極連接區(qū)域上的第一絕緣層、基極區(qū)、基極連接區(qū)域、至少位于基極連接區(qū)域上的第二絕緣層和發(fā)射極連接區(qū)域，集電極連接區(qū)域體現(xiàn)為埋層。這種方法從DE 19958062可知。
下面的公式對(duì)于雙極晶體管是正確的12πfτ=τf+(RC+RE)CBC+CBE+CBCICUT]]>其中，fT是過(guò)渡頻率，f是渡越時(shí)間，RC是集電極電阻，RE是發(fā)射極電阻，CBC是基極-集電極電容，CBE是基極-發(fā)射極電容，IC是集電極電流，UT是熱電壓。
隨著集電極電流IC的增加，與1/IC成正比的項(xiàng)變得越來(lái)越小。因此過(guò)渡頻率fT的主要部分，除了渡越時(shí)間f，尤其由集電極電阻RC和發(fā)射極電阻RE給出。然而現(xiàn)在的晶體管中，過(guò)渡頻率fT除了由f給出，主要由集電極電阻RC給出，其一般比發(fā)射極電阻RE大一個(gè)數(shù)量級(jí)。因此，對(duì)于快速晶體管，集電極電阻必須被最小化。
為了獲得低阻抗的集電極連接，通常使用高摻雜的埋層。該層在晶體管制造的開(kāi)始制造。此后，在所述低阻抗層上外延生長(zhǎng)半導(dǎo)體層(其中制造發(fā)射極、基極和集電極區(qū))。高摻雜的埋層通過(guò)金屬集電極接觸連接，并通向雙極晶體管的表面。例如這在US 5,773,350和DE 19958062中有所描述。
一般而言，集電極接觸僅在晶體管的一側(cè)提供。如果埋層不是僅在一側(cè)連接，而是在對(duì)側(cè)或甚至環(huán)形圍繞整個(gè)晶體管區(qū)都連接，則可以獲得更低的集電極電阻。這種晶體管結(jié)構(gòu)的電阻大約為僅具有單個(gè)集電極接觸的結(jié)構(gòu)的電阻的一半或四分之一，因?yàn)榧姌O電流不僅可以流向一側(cè)，而且可以流向兩側(cè)或四側(cè)。
然而，該實(shí)施例具有很大的缺點(diǎn)。首先，晶體管尺寸由于附加的集電極接觸區(qū)域而增大。因?yàn)樾枰蟮囊r底面積，這導(dǎo)致更高的制造成本。第二，該雙極晶體管的集電極-襯底電容隨埋層面積的增大而成比例地增大。因此導(dǎo)致了負(fù)面的影響，例如延長(zhǎng)了門(mén)延遲時(shí)間或增加了集成電路的功耗。
因此，本發(fā)明的一個(gè)目標(biāo)是提供一種高頻雙極晶體管，其將小的空間需求和低的集電極電阻相結(jié)合，因而產(chǎn)生高的過(guò)渡頻率。而且，本發(fā)明的一個(gè)目標(biāo)是獲得一種制造這種雙極晶體管的方法，而沒(méi)有額外的工藝復(fù)雜性。
根據(jù)本發(fā)明，該目標(biāo)通過(guò)引言中提及類(lèi)型的高頻雙極晶體管實(shí)現(xiàn)，其具有埋層上的硅化物區(qū)域，所述硅化物區(qū)域以低阻抗的方式連接集電極接觸與集電極區(qū)。由此獲得集電極電阻的降低，因?yàn)樯踔羶H在一側(cè)提供集電極接觸時(shí)，該雙極晶體管的集電極區(qū)實(shí)際上從所有側(cè)連接。
本發(fā)明基于以下認(rèn)識(shí)通過(guò)埋層上的硅化物區(qū)域可以獲得大約1ohm/sq的薄層電阻。與此對(duì)照，在摻雜之后的厚度為幾個(gè)um的相應(yīng)的埋層，僅具有大約10ohm/sq的薄層電阻。埋層的薄層電阻以及集電極連接電阻因此可以通過(guò)硅化物區(qū)域減少大約一個(gè)數(shù)量級(jí)之多。由此，薄層電阻是如此低，甚至僅在晶體管的單側(cè)上用埋層制造接觸時(shí)，集電極連接區(qū)域通過(guò)硅化物區(qū)域以低阻抗的方式實(shí)際上從所有側(cè)連接。
根據(jù)本發(fā)明的雙極晶體管的一個(gè)典型結(jié)構(gòu)中，硅化物區(qū)域的厚度為10nm-200nm；該硅化物區(qū)域的厚度優(yōu)選大約為100nm。
該硅化物區(qū)域一般包含至少一種過(guò)渡金屬。使用的過(guò)渡金屬可以是例如鈦、鈷、鎳、鉑或鉭，它們和硅形成相應(yīng)的過(guò)渡硅化物。優(yōu)選將與用于硅化其它區(qū)(例如，基極接觸區(qū)域或CMOS晶體管的源極、漏極和柵極區(qū))的全部工藝中所需要的金屬相同的金屬用于硅化。因此，用來(lái)形成硅化物區(qū)域的過(guò)渡金屬可以沒(méi)有附加成本地集成到晶體管中。
根據(jù)本發(fā)明的雙極晶體管的一個(gè)特別優(yōu)選的結(jié)構(gòu)中，硅化物區(qū)域包含鈦或鈷。這些過(guò)渡金屬確保了埋層的特別低的薄層電阻。因此選擇產(chǎn)生最小薄層電阻的金屬。
硅化物區(qū)域的硅化或形成一般使薄層電阻從100nm厚的摻雜多晶硅層的大約100ohm/sq減小到大約1ohm/sq。與此相比，具有相同厚度的摻雜的硅層的薄層電阻大約為10ohm/sq，金屬層則在mohm/sq的范圍內(nèi)。
而且，通過(guò)以下事實(shí)獲得引言中提及的方法-至少部分地去除第一絕緣層，直到埋層，和-在制造發(fā)射極接觸、基極接觸和集電極接觸之前，直接在埋層上制造硅化物區(qū)域，-形成硅化物區(qū)域，使得集電極接觸以低阻抗的方式連接到集電極區(qū)。
這使得可能不增加工藝復(fù)雜度，制造一種高頻雙極晶體管，其結(jié)合了小的空間需求和低集電極電阻兩方面，因而具有高的過(guò)渡頻率。
和已知方法，例如所謂的掩埋金屬的方法(其中埋層在其制造之后直接被硅化，或甚至完全由金屬組成)形成鮮明對(duì)照，在這種情況下，直到晶體管徹底完成、正好在(電極的)接觸制造開(kāi)始之前，才硅化埋層。這避免了晶體管實(shí)際制造過(guò)程中金屬的使用以及金屬的污染，這種污染使這種工藝實(shí)施與當(dāng)前的晶體管制造方法不兼容和不相適應(yīng)。
硅化物區(qū)域一般以10-200nm的厚度形成，優(yōu)選地為100nm。
根據(jù)本發(fā)明的方法的另一種配置提供過(guò)渡金屬，優(yōu)選地為鈦或鈷，用來(lái)形成硅化物區(qū)域。所述過(guò)渡金屬與硅形成相應(yīng)的過(guò)渡金屬硅化物。一般選擇導(dǎo)致埋層的薄層電阻最小的過(guò)渡金屬。
根據(jù)本發(fā)明的方法的另一個(gè)發(fā)展中，第一絕緣層和第二絕緣層都被至少部分地去除，使得埋層和基極連接區(qū)域至少部分地不被覆蓋并可以被硅化。絕緣層通常包括氧化硅或氮化硅。因此，這樣絕緣層是氮化硅時(shí)可以使用磷酸去除，是氧化硅時(shí)可以使用氫氟酸去除。如果兩個(gè)絕緣層由相同的材料組成，不需要額外的工藝步驟用來(lái)蝕刻。如果絕緣層由不同的材料組成，在蝕刻第一絕緣層之后改變蝕刻劑以蝕刻第二絕緣層。
蝕刻之后，基極連接區(qū)域和埋層都至少部分地不被覆蓋，并且可以被硅化。在刻蝕過(guò)程中，為了避免對(duì)其它芯片區(qū)域(例如，絕緣區(qū)域或其它部分)有不需要的初期蝕刻，可以借助于掩膜實(shí)現(xiàn)該蝕刻。掩膜在希望產(chǎn)生蝕刻的區(qū)域被去除，并在其它區(qū)域保留覆蓋。
蝕刻一般使用濕法化學(xué)蝕刻實(shí)現(xiàn)，因?yàn)槠渚哂懈叨冗x擇性。然而，原則上，可以使用干法化學(xué)蝕刻方法。
根據(jù)本發(fā)明的方法的一個(gè)優(yōu)選的發(fā)展提供相對(duì)于基極連接區(qū)域以自對(duì)準(zhǔn)方式形成的硅化物區(qū)域。這種情況下，硅化物區(qū)域僅在硅上形成；例如氧化硅或氮化硅的區(qū)域不被硅化。這種所謂的“自對(duì)準(zhǔn)硅化方法”從DE 19958062中以實(shí)例的方式獲知。
這樣，埋層上硅化物區(qū)域的位置的定義在沒(méi)有光刻的幫助下獲得。這意味著硅化物區(qū)域可以保持相對(duì)很小，例如，為0.25-0.35um。
下面參照附圖詳細(xì)解釋本發(fā)明的優(yōu)選實(shí)例，附圖中

圖1示出了已知雙極晶體管的示意性剖面圖。
圖2示出了已知雙極晶體管的示意性平面圖，其中，在埋層的一側(cè)上提供集電極接觸。
圖3示出了已知雙極晶體管的示意性平面圖，其中，在埋層的兩側(cè)上提供集電極接觸。
圖4示出了已知雙極晶體管的示意性平面圖，其中，環(huán)繞著晶體管的在埋層上提供集電極接觸。
圖5示出了根據(jù)本發(fā)明的雙極晶體管的示意性平面圖，其具有相對(duì)于基極連接區(qū)域自對(duì)準(zhǔn)地以環(huán)形方式硅化的埋層。
圖6示出了根據(jù)本發(fā)明的雙極晶體管的示意性平面圖，其具有相對(duì)于基極連接區(qū)域自對(duì)準(zhǔn)地部分硅化的埋層。
圖7示出了圖形化發(fā)射極連接區(qū)域之后的雙極晶體管的示意性剖面圖。
圖8示出了在蝕刻絕緣層之后并在形成硅化物區(qū)域之后根據(jù)本發(fā)明的雙極晶體管的示意性剖面圖。
圖1示出了已知雙極晶體管1的示意性剖面圖，其中，在半導(dǎo)體襯底12中設(shè)置被兩個(gè)絕緣區(qū)11(這里構(gòu)造為深溝槽11)限定的埋層。埋層7通過(guò)集電極接觸6連接，該接觸電學(xué)直通向雙極晶體管1的表面。這使得雙極晶體管1能夠集成到集成電路中。
雙極晶體管1還包括與發(fā)射極連接區(qū)域3鄰接的發(fā)射極接觸2、以及基極接觸4。為了減小基極電阻，如圖1所示，在基極連接區(qū)域5上提供硅化的基極連接區(qū)域13，所述基極連接區(qū)13連接基極接觸4和基極連接區(qū)域5。這種雙極晶體管1在DE 199 58 062中以實(shí)例的方式描述。
位于發(fā)射極連接區(qū)域3之下的基極區(qū)15可以包括硅-鍺，SiGe的厚度為1nm-200nm，一般為30nm。集電極區(qū)14以與埋層7鄰接的方式設(shè)置于基極區(qū)15之下。所述埋層7僅在圖1中所示的雙極晶體管1的一側(cè)上設(shè)有集電極接觸6。
圖2示意性地示出了雙極晶體管的平面圖，其中，在埋層7的單側(cè)上提供集電極接觸6。基極連接區(qū)域5通過(guò)基極接觸4連接，且發(fā)射極連接區(qū)域3通過(guò)發(fā)射極接觸2連接。這種結(jié)構(gòu)中，盡管雙極晶體管1具有由埋層7的范圍確定的小面積，由于埋層7的相對(duì)大的薄層電阻，集電極區(qū)域(這里未示出)僅在一側(cè)通過(guò)集電極接觸6連接。
通過(guò)不僅在一側(cè)(如圖2所示)連接埋層7，并且在相對(duì)側(cè)也連接埋層7(如圖3的平面圖所示)，可以獲得更小的集電極電阻。圖3的雙極晶體管1的電阻大小大約是圖2中的雙極晶體管1的一半。
然而，被埋層7占用的面積比圖2的晶體管的埋層7要大這點(diǎn)是清楚的。埋層7額外需要的面積由集電極接觸6的寬度X1、集電極接觸6和基極連接區(qū)域5之間的距離X2、以及埋層7的突出量X4產(chǎn)生，圖3中突出量X4代表集電極接觸6和埋層7最接近的邊之間的距離。
該額外所需的面積由可用的光刻和對(duì)準(zhǔn)客差給出。例如，在對(duì)準(zhǔn)容差為0.25um時(shí)，目前光刻中典型的接觸孔的寬度是0.5um，所以如果提供額外的集電極接觸6，整個(gè)埋層7被加寬大約1um。
倘若如圖4示意性示出的，環(huán)繞基極連接區(qū)域5提供集電極接觸6和埋層7，可以獲得甚至更低的埋層7的薄層電阻。這種情況下，集電極電流可以在四側(cè)上流動(dòng)，因此集電極連接電阻變成四分之一。然而，這些增大了的集電極接觸6導(dǎo)致雙極晶體管1的尺寸顯著增大。除了由于半導(dǎo)體襯底需要更大面積導(dǎo)致制造成本增加之外，雙極晶體管1的集電極-襯底電容也隨埋層7的面積增加成比例地增大。這導(dǎo)致晶體管的門(mén)延遲時(shí)間更長(zhǎng)或集成電路功耗增加。
因此，迄今所用的晶體管結(jié)構(gòu)依賴(lài)于晶體管是為最大過(guò)渡頻率設(shè)計(jì)(如圖4所示)，是為最小空間需求設(shè)計(jì)(如圖2所示)，或是在兩者之間的折中(如圖3所示)。
圖5中根據(jù)本發(fā)明的雙極晶體管1結(jié)合了低的集電極電阻(和因此產(chǎn)生的高過(guò)渡頻率)和小的空間需求兩方面。該平面圖示出了硅化物區(qū)域8圍繞基極連接區(qū)域5延伸。圖5中，集電極接觸6和硅化物區(qū)域8的交迭區(qū)域的寬度X3比集電極接觸6的寬度X1小。
該交迭區(qū)域的寬度X3和集電極接觸6的寬度X1通常大小相同。這樣，集電極接觸6可以用其整個(gè)橫截面覆蓋硅化物區(qū)域8。當(dāng)對(duì)準(zhǔn)不精確時(shí)，集電極接觸還和硅化物區(qū)域8相連。
而且，位于遠(yuǎn)離基極連接區(qū)域5的集電極接觸6一側(cè)上的埋層7可以保持不被硅化，如圖5和6所示。如果其它不需要被硅化的組成部分放置得十分靠近，這可能是有利的。則與埋層7完全硅化的情況相比，也就是，與如果硅化物區(qū)域8在埋層7的整個(gè)區(qū)域上延伸的情況相比，可以選擇更小的防止硅化的輔助掩膜。這減小了組成部分間的可能的最小距離并因此減小了集成電路所需的面積。
硅化物區(qū)域8具有歐姆范圍內(nèi)的薄層電阻。因此埋層7的薄層電阻以這種方式減小，即，即使埋層7的金屬接觸連接僅借助于晶體管1單側(cè)上的集電極接觸6，集電極區(qū)也通過(guò)硅化物區(qū)域8以低阻抗的方式從所有側(cè)有效地連接。
這種情況下，硅化物區(qū)域8沒(méi)有必要相對(duì)于集電極接觸6被引導(dǎo)為閉合環(huán)。參照?qǐng)D6的平面圖所示，例如如果埋層7僅到雙極晶體管1的末端被硅化，側(cè)已經(jīng)導(dǎo)致了集電極電阻顯著的減小。這里，硅化物區(qū)域8至少延伸到發(fā)射極接觸2的位置。
例如如果基極連接區(qū)域5部分地通過(guò)絕緣區(qū)被引導(dǎo)(參考圖1所示)，這種結(jié)構(gòu)是有利的。這樣晶體管尺寸可以保持盡可能的小。
對(duì)于根據(jù)本發(fā)明的雙極晶體管1，硅化物區(qū)域8覆蓋沒(méi)有被基極連接區(qū)域5覆蓋的整個(gè)埋層7，還是埋層7的一些區(qū)域保留不被硅化都是不重要的，只要從硅化物區(qū)域8到集電極接觸6存在連續(xù)的連接。
下面參考圖7和8，描述硅化物區(qū)域8怎樣相對(duì)于基極連接區(qū)域5以自對(duì)準(zhǔn)的方式制造，和已知制造方法相比，不需要明顯的額外費(fèi)用。
首先以已知的方式制造雙極晶體管1，制造埋層7、集電極區(qū)14、埋層7和集電極區(qū)14上的第一絕緣層10、集電極區(qū)域14上的基極區(qū)15、基極連接區(qū)域5、基極連接區(qū)域5上的第二絕緣層9、以及發(fā)射極連接區(qū)域3。與基極區(qū)域15鄰接的發(fā)射極區(qū)域沒(méi)有示出。
例如，第二絕緣層9和第一絕緣層10都可以由氧化硅或氮化硅組成。第一絕緣層10的厚度可以為幾百nm，優(yōu)選地為100-600nm，第二絕緣層9的厚度為50-300nm。一般而言，第一絕緣層10比第二絕緣層9厚。
埋層7一般包括1到9um的高摻雜硅層，集電極區(qū)14一般包括100-1000nm厚的外延硅層，基極連接區(qū)域5一般包括50-300nm厚的高摻雜的多晶硅層。
這種制造雙極晶體管1的已知方法在DE 199 58 062 C2中以實(shí)例的方式詳細(xì)描述。
根據(jù)本發(fā)明的方法中，參考圖8所示，然后優(yōu)選的情況是埋層7上的第一絕緣層10被去除，在氧化硅的情況下使用氫氟酸去除，在氮化硅的情況下使用磷酸。這種蝕刻相對(duì)于基極連接區(qū)域5以自對(duì)準(zhǔn)的方式進(jìn)行。為了避免蝕刻過(guò)程中蝕刻其它不希望蝕刻的芯片區(qū)域，可以借助于掩膜進(jìn)行蝕刻，例如該掩膜可以由抗蝕劑制成，其覆蓋不希望執(zhí)行蝕刻的區(qū)域，只有在后續(xù)的方法步驟中希望被硅化的區(qū)域沒(méi)有被覆蓋。
可以想象僅第一絕緣層10被徹底去除直到埋層7以制造埋層7中的硅化物區(qū)域8。
為制造硅化物區(qū)域8，例如，有可能，直接應(yīng)用金屬(例如借助于濺射)并將埋層7的表面和金屬表面轉(zhuǎn)變成硅化物，或者直接應(yīng)用硅化物。這種硅化物區(qū)域8的厚度一般為10-200nm。
如果除了埋層7，基極連接區(qū)域5也希望被硅化，那么第二絕緣層9也要同樣被去除。如果第二絕緣層9和第一絕緣層10由相同的材料制成，那么通常甚至不需要為此目的而延長(zhǎng)蝕刻時(shí)間，因?yàn)榈谝唤^緣層10一般比第二絕緣層9厚。如果絕緣層9和10由不同的材料組成，在蝕刻第二絕緣層9之后，改變蝕刻劑以去除第一絕緣層10。
每種情況下第二絕緣層9和第一絕緣層10都可以由不同的層構(gòu)造。那么蝕刻以這種方式執(zhí)行，即，至少所述絕緣層9和10的所有的層都被去除。
上述方法具有這樣的效果，即，埋層7相對(duì)于基極連接區(qū)域5以自對(duì)準(zhǔn)的方式被硅化。埋層7上的硅化物區(qū)域8由此相對(duì)于基極連接區(qū)域5的外邊界傾斜對(duì)準(zhǔn)設(shè)置，也就是說(shuō)在平面圖中硅化物8直接與基極連接區(qū)域5相鄰，這可以從圖5和6看出。由此可能實(shí)現(xiàn)尺寸特別小的雙極晶體管1，小于那些通過(guò)光刻制造的。自對(duì)準(zhǔn)的另一個(gè)優(yōu)勢(shì)在于雙極晶體管1的對(duì)稱(chēng)結(jié)構(gòu)。而且，因?yàn)椴恍枰饪?，?duì)準(zhǔn)方法所需的成本更低。
然后，雙極晶體管1以通常的方式完成，也就是淀積覆蓋整個(gè)雙極晶體管1的電介質(zhì)。然后，制造金屬接觸、發(fā)射極接觸、基極接觸和集電極接觸，并淀積金屬面。
上述方法可以用于自對(duì)準(zhǔn)雙多晶硅晶體管和多晶體管(polytransistor)或?qū)?zhǔn)晶體管，自對(duì)準(zhǔn)雙多晶硅晶體管也就是這樣的晶體管，其中發(fā)射極和基極連接區(qū)域在每種情況下都由多晶硅組成并相對(duì)于彼此自對(duì)準(zhǔn)。
通過(guò)本發(fā)明所獲得的全部為，提供一種高頻雙極晶體管，其結(jié)合小空間需求(和由此導(dǎo)致的更低的功耗)，以及低的集電極電阻(和由此導(dǎo)致的高過(guò)渡頻率)這兩方面。而且，根據(jù)本發(fā)明提出一種方法，其使得有可能制造具有上述屬性的高頻雙極晶體管而不需要額外的工藝復(fù)雜度。
和具有相同空間需求的已知雙極晶體管相比，根據(jù)本發(fā)明的高頻雙極晶體管具有更低的集電極電阻并因此具有更好的晶體管特性，例如，更高的過(guò)渡頻率、更短的門(mén)延遲時(shí)間、或更低的集成電路功耗。這種情況下制造成本相當(dāng)。
和已知的具有環(huán)形連接的集電極的已知高頻雙極晶體管相比，根據(jù)本發(fā)明的高頻雙極晶體管同樣呈現(xiàn)快的過(guò)渡頻率，但是由于空間需求更小，它顯然具有更低的制造成本，并且由于集電極-襯底電容更小，它具有更低的功耗。
權(quán)利要求
1.一種高頻雙極晶體管(1)，至少包括-與發(fā)射極連接區(qū)域(3)鄰接的發(fā)射極接觸(2)，-與基極連接區(qū)域(5)鄰接的基極接觸(4)，-與集電極連接區(qū)域(7)鄰接的集電極接觸(6)，埋層(7)作為集電極連接區(qū)域提供，所述埋層將集電極接觸(6)連接到集電極區(qū)(14)，其特征在于在埋層(7)上提供硅化物區(qū)域(8)，所述硅化物區(qū)域以低阻抗的方式將集電極接觸(6)連接到集電極區(qū)(14)。
2.如權(quán)利要求1所述的雙極晶體管，其特征在于，硅化物區(qū)域(8)的厚度為10-200nm。
3.如權(quán)利要求1或2所述的雙極晶體管，其特征在于，硅化物區(qū)域(8)包含至少一種過(guò)渡金屬。
4.一種制造高頻雙極晶體管(1)的方法，其中提供-集電極連接區(qū)域(7)，-集電極區(qū)(14)，-至少位于集電極連接區(qū)域(7)之上的第一絕緣層(10)，-基極區(qū)(15)，-基極連接區(qū)域(5)，-至少位于基極連接區(qū)域(5)之上的第二絕緣層(9)和-發(fā)射極連接區(qū)域(3)，-該集電極連接區(qū)域體現(xiàn)為埋層(7)，其特征在于-至少部分地去除第一絕緣層(10)，直到埋層(7)，和-直接在制造發(fā)射極接觸(2)、基極接觸(4)和集電極接觸(6)之前，在埋層(7)上提供硅化物區(qū)域(8)，-硅化物區(qū)域(8)以這樣的方式形成，即，使得集電極接觸(6)以低阻抗的方式連接到集電極區(qū)(14)。
5.如權(quán)利要求4所述的方法，其特征在于，硅化物區(qū)域(8)以10-200nm的厚度形成。
6.如權(quán)利要求4或5所述的方法，其特征在于，采用過(guò)渡金屬形成硅化物區(qū)域(8)。
7.如權(quán)利要求4到6中的一個(gè)所述的方法，其特征在于，第二絕緣層(9)和第一絕緣層(10)都被至少部分地去除。
8.如權(quán)利要求4到7中的一個(gè)所述的方法，其特征在于，硅化物區(qū)域(8)相對(duì)于基極連接區(qū)域(5)以自對(duì)準(zhǔn)的方式形成。
全文摘要
本發(fā)明涉及一種高頻雙極晶體管(1)，包括至少一個(gè)與發(fā)射極連接區(qū)(3)鄰接的發(fā)射極接觸(2)、與基極連接區(qū)(5)鄰接的基極接觸(4)、與集電極連接區(qū)(7)鄰接的集電極接觸(6)。埋層(7)作為集電極連接區(qū)域提供，用于連接集電極接觸(6)和集電極區(qū)(14)。本發(fā)明也涉及制造一個(gè)這種(15)高頻雙極晶體管(1)的方法。本發(fā)明的特征在于在埋層(7)上提供硅化物區(qū)域(8)，所述硅化物區(qū)域以低電阻的方式將集電極接觸(6)連接到集電極區(qū)(14)。
文檔編號(hào)H01L29/08GK1777995SQ200480010707
公開(kāi)日2006年5月24日 申請(qǐng)日期2004年3月19日 優(yōu)先權(quán)日2003年4月23日
發(fā)明者J·貝克, T·梅斯特, R·施滕格爾, H·謝菲爾 申請(qǐng)人:因芬尼昂技術(shù)股份公司